CN104316866B - 芯片的测试结构及测试方法 - Google Patents
芯片的测试结构及测试方法 Download PDFInfo
- Publication number
- CN104316866B CN104316866B CN201410667831.4A CN201410667831A CN104316866B CN 104316866 B CN104316866 B CN 104316866B CN 201410667831 A CN201410667831 A CN 201410667831A CN 104316866 B CN104316866 B CN 104316866B
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- processing unit
- switching
- logic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种芯片的测试方法，包括：根据芯片中处理单元的逻辑功能而生成测试向量；将所述测试向量固化存储于所述芯片内；通过切换操作而控制所述处理单元在工作模式和测试模式中进行切换；在所述测试模式中，调取所述测试向量并将所述测试向量传送至所述处理单元，进而控制所述处理单元进行所述逻辑功能的测试。采用芯片内集成固化存储单元和切换逻辑单元，节省了传统测试方法中的***板，节省了向量存储单元，节约成本，缩短测试时间。
Description
技术领域
本发明涉及芯片处理器领域，尤指一种芯片的测试结构及测试方法。
背景技术
芯片是按照设计时的功能和技术参数来设计的，设计制造出来的芯片，总要测试其性能是否达到设计时的技术参数，比如电流、电压、阻值、时序，周期等测试向量。但芯片这类数字电路测试起来却非常困难，因芯片中包括有成千上万个逻辑门组成的逻辑电路，以往简单的功能测试已经不能满足芯片的测试需要，现有的芯片测试方法，如图1所示，利用向量产生软件101生成测试向量，将测试向量写入***板102内，测试向量再通过芯片管脚输入芯片103，使得芯片103进入测试模块，对芯片逻辑104进行测试，达到测试芯片103的目的，但这样的做法存在如下缺陷：
一、需要***板生成测试向量电信号，***板增加开发任务，加长芯片开发时间；
二、测试向量电信号通过芯片管脚速度受到很大的限制，导致测试向量电信号输入待测芯片的时间大大超出芯片内部信号速度十倍以上数量级；
三、有***板的存在，且还需要设置向量存储单元向***板灌输测试向量，使得其无法实现测试环境小型化。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种芯片的测试结构及测试方法，解决现有芯片测试方法中存在的加长开发时间、管脚速度限制造成的测试向量电信号输入时间过长、以及无法实现测试环境小型化的问题。
实现上述目的的技术方案是：
本发明一种芯片的测试方法，包括：
根据芯片中处理单元的逻辑功能而生产测试向量；
将所述测试向量固化存储于所述芯片内；
通过切换操作而控制所述处理单元在工作模式和测试模式中进行切换；在所述测试模式中，调取所述测试向量并将所述测试向量传送至所述处理单元，进而控制所述处理单元进行所述逻辑功能的测试。
将测试向量存储在芯片内，对芯片进行逻辑功能测试时，直接调取测试向量即可，节省了传统测试方法中的***板，避免了***板的开发，节省了向量存储单元，节约成本，缩短测试时间，而且可以使得测试环境小型化。采用芯片内集成测试向量，实现直接传送测试向量电信号至处理单元中进行芯片测试，传送速度高于传统方法中通过芯片管脚进入芯片逻辑电路的十倍以上，大大的缩短了芯片的测试时间。
本发明芯片的测试方法的进一步改进在于，通过切换操作而控制所述处理单元在工作模式和测试模式中进行切换，包括：接收来自所述芯片之外的外部控制信号，并根据所述外部信号进行切换操作。
本发明芯片的测试方法的进一步改进在于，所述外部信号包括高电平信号和低电平信号，当所述外部信号为高电平信号时，控制所述处理单元处于测试模式，当所述外部信号为低电平信号时，控制所述处理单元处于工作模式。
本发明一种芯片的测试结构，包括：
设于芯片内的处理单元，具有待实现的逻辑功能；
设于所述芯片内的固化存储单元，所述固化存储单元内存储有适配于所述逻辑功能的测试向量；以及
设于所述芯片内的切换逻辑单元，所述切换逻辑单元控制连接所述处理单元和所述固化存储单元，所述切换逻辑单元用于控制所述处理单元在工作模式和测试模式中进行切换；在所述测试模式中，所述切换逻辑单元读取所述固化存储单元内的测试向量，并传送至所述处理单元，进而控制所述处理单元进行逻辑功能测试。
在芯片上设置固化存储单元存储测试向量，并通过切换逻辑单元控制完成芯片的测试，节省了传统测试方法中的***板，避免了***板的开发，节省了向量存储单元，节约成本，缩短测试时间，而且可以使得测试环境小型化。采用芯片内集成固化存储单元和切换逻辑单元，实现直接传送测试向量电信号至处理单元中进行芯片测试，传送速度高于传统方法中通过芯片管脚进入芯片逻辑电路的十倍以上，大大的缩短了芯片的测试时间。
本发明芯片的测试结构的进一步改进在于，所述切换逻辑单元包括功能模块和测试模块，所述切换逻辑单元通过切换所述功能模块和所述测试模块的工作状态，实现控制所述处理单元在工作模式和测试模式中进行切换。
本发明芯片的测试结构的进一步改进在于，还包括跳线电路板，所述跳线电路板上设有高电平端和低电平端，所述切换逻辑单元通过切换开关连接所述跳线电路板上的高电平端和低电平端，通过切换开关控制所述切换逻辑单元连接所述高电平端或所述低电平端，实现所述切换逻辑单元内的所述功能模块和所述测试模块之间的工作状态的切换。
本发明芯片的测试结构的进一步改进在于，所述切换开关连接所述高电平端时，所述切换逻辑单元内的测试模块处于工作状态，进而控制所述处理单元处于测试模式；所述切换开关连接所述低电平端时，所述切换逻辑单元内的功能模块处于工作状态，进而控制所述处理单元处于工作模式。
附图说明
图1为现有技术中芯片的测试方法的结构示意图；
图2为本发明芯片的测试结构的示意图；以及
图3为本发明芯片中切换逻辑单元的电路图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
参阅图2，显示了本发明芯片的测试结构的示意图。本发明芯片的测试结构及测试方法，在芯片中增设了固化存储单元用于存储测试向量，通过切换逻辑单元控制完成芯片的测试，该切换逻辑单元包括功能模块和测试模块，通过功能模块和测试模块间工作状态的切换，实现处理单元在工作模式和测试模式间的切换。切换逻辑单元通过切换功能模块工作，控制芯片处理单元处于工作模式，实现芯片的处理单元正常的工作运行，实现处理单元的设计逻辑功能；切换逻辑单元通过切换测试模块工作，控制芯片的处理单元处于测试模式，进行逻辑功能的测试，该测试模块读取固化存储单元中的测试向量将测试向量传输给处理单元，并控制处理单元进行逻辑功能的测试。本发明的芯片的测试结构及测试方法，可以减少现有的***板的开发，节约芯片开发时间，在芯片上设置跳线电路板，控制切换逻辑单元的功能模块和测试模块的工作切换，无需设计复杂的向量生成***板；测试向量在芯片的内部存储并传送，传送速度高于通过芯片管脚传送时的十倍以上；在芯片的***仅设有跳线，无需设置***板，极大压缩***板的体积，可以充分利用测试空间。下面结合附图对本发明芯片的测试结构及测试方法进行说明。
参阅图2，显示了本发明芯片的测试结构的示意图，下面结合图2，对本发明芯片的测试结构进行说明。
如图2所示，本发明芯片的测试结构包括设于芯片20内的处理单元201、固化存储单元202、以及切换逻辑单元203，处理单元201具有待实现的逻辑功能，固化存储单元202内存储有适配于处理单元201的逻辑功能的测试向量，切换逻辑单元203控制连接处理单元201和固化存储单元202，切换逻辑单元203控制处理单元201在工作模式和测试模式中进行切换，在测试模式中，切换逻辑单元203调取固化存储单元202内存储的测试向量，并传送给处理单元201，控制处理单元201进行逻辑功能测试。
该切换逻辑单元203内包括有功能模块2031和测试模块2032，切换逻辑单元203通过控制功能模块2031和测试模块2032的工作状态的切换，实现对处理单元201的工作模式和测试模式的切换操作。该功能模块2031控制处理单元201处于工作模式，实现处理单元201自身的逻辑功能，该测试模块2032控制处理单元201处于测试模式，该测试模块2032读取固化存储单元202内的测试向量，并将读取的测试向量传送至处理单元201，进而控制处理单元201进行逻辑功能测试。
本发明芯片的测试结构还包括跳线电路板21，跳线电路板21上设有高电平端211和低电平端212，切换逻辑单元203通过切换开关213连接跳线电路板21上的高电平端211和低电平端212，该切换开关213控制切换逻辑单元203连接高电平端211或者切换逻辑单元203连接低电平端212，切换开关213控制切换逻辑单元203连接高电平端211时，切换逻辑单元203内的测试模块2032工作，控制处理单元201处于测试模式，该测试模块2032读取固化存储单元202内的测试向量，将读取的测试向量传送至处理单元201，进而控制处理单元201进行逻辑功能测试。切换开关213控制切换逻辑单元203连接低电平端212时，切换逻辑单元203内的功能模块2031工作，控制处理单元201处于工作模式，该功能模块2031控制处理单元201处于工作状态，实现处理单元201自身的逻辑功能。通过切换开关213实现了功能模块2031和测试模块2032之间的工作状态的切换。如图3所示，显示了本发明芯片中切换逻辑单元的电路图。其中S为选择端，A和B分别为输入，Y是输出。其Y的布尔表达式是：当S为低电平，即0时， 即Y等于A，电路断开B于Y之间连接，而将Y切换到A。当S为高电平，即1时，即Y等于B，电路断开A于Y之间连接，而将Y切换到B。在本实施方式中，将A端连接功能模块2031，将B端连接测试模块2032，Y端连接处理单元201，S选择端连接切换开关213，切换开关213控制S选择端的高低电平，进行控制输出端Y连接功能模块2031或者测试模块2032，实现切换功能模块2031和测试模块2032的工作状态，进而控制了芯片的处理单元201处于工作模式或者测试模式。
下面对本发明芯片的测试方法进行说明。
本发明芯片的测试方法包括：
如图2所示，根据芯片中处理单元201的逻辑功能而生成测试向量，处理单元201具有待实现的逻辑功能，该测试向量匹配于该逻辑功能；
将测试向量固化存储于芯片内，可在芯片20上设置固化存储单元202，用于存储该测试向量；
通过切换操作而控制处理单元201在工作模式和测试模式中进行切换；在测试模式中，调取测试向量并将测试向量传送至处理单元201，进而控制处理单元201进行逻辑功能的测试。可在芯片20上设置切换逻辑单元203，对处理单元201在工作模式和测试模块间切换进行控制，将切换逻辑单元203控制连接固化存储单元202和处理单元201，切换逻辑单元203控制处理单元201在工作模式和测试模式中进行切换，控制处理单元201切换到测试模式时，切换逻辑单元203调取固化存储单元202内的测试向量传送给处理单元201，并控制处理单元201进行逻辑功能测试。
其中：通过切换操作而控制处理单元在工作模式和测试模式中进行切换，包括：接收来自芯片之外的外部控制信号，并根据外部信号进行切换操作。该外部信号包括高电平信号和低电平信号，当外部信号为高电平信号时，控制处理单元处于测试模式，当外部信号为低电平信号时，控制处理单元处于工作模式。在切换逻辑单元203内设置功能模块2031和测试模块2032，通过切换逻辑单元203切换功能模块2031和测试模块2032的工作状态，实现处理单元201在工作模式和测试模式间的切换。控制切换逻辑单元203内的功能模块2031和测试模块2032的工作状态的切换，可在芯片20的外部设置跳线电路板21，该跳线电路板21上设置有高电平端211和低电平端212，切换逻辑单元203通过切换开关213连接跳线电路板21上的高电平端211或低电平端212，切换开关213控制切换逻辑单元203连接高电平端211，切换逻辑单元203内的测试模块2032工作，该测试模块2032读取固化存储单元202内的测试向量，并将读取的测试向量传送至处理单元201，进而控制处理单元201进行逻辑功能测试。切换开关213控制切换逻辑单元203连接低电平端212，切换逻辑单元203内的功能模块2031工作，该功能模块2031控制处理单元201处于工作模式，实现处理单元201自身的逻辑功能。
本发明芯片的测试结构及测试方法的有益效果为：
采用芯片上集成固化存储单元和切换逻辑单元，实现芯片上的处理单元可方便地进行逻辑功能测试，节省了传统测试方法中的***板，避免了***板的开发，节省了向量存储单元，节约成本，缩短测试时间，而且可以使得测试环境小型化。
采用芯片内集成固化存储单元和切换逻辑单元，实现直接传送测试向量电信号至处理单元中进行芯片测试，传送速度高于传统方法中通过芯片管脚进入芯片逻辑电路的十倍以上，大大的缩短了芯片的测试时间。
切换逻辑单元的触发控制仅需要跳线电路板的高低电平控制，结构简单，操作方便。
以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。
Claims (4)
1.一种芯片的测试方法，其特征在于，包括：
根据芯片中处理单元的逻辑功能而生成测试向量；
将所述测试向量固化存储于所述芯片内；
通过切换操作而控制所述处理单元在工作模式和测试模式中进行切换，包括：接收来自所述芯片之外的外部控制信号，并根据所述外部控制信号进行切换操作；在所述测试模式中，调取所述测试向量并将所述测试向量传送至所述处理单元，进而控制所述处理单元进行所述逻辑功能的测试；还包括：
于所述芯片上设置切换逻辑单元，通过所述切换逻辑单元对所述处理单元在工作模式和测试模式间切换进行控制，所述切换逻辑单元内设置功能模块和测试模块；
将所述切换逻辑单元通过设于所述芯片外部的切换开关连接跳线电路板上的高电平端或低电平端，当所述切换开关控制切换逻辑单元连接高电平端时，所述切换逻辑单元内的测试模块工作，所述测试模块读取所述测试向量并传送至所述处理单元；当所述切换开关控制切换逻辑单元连接低电平端时，切换逻辑单元内的功能模块工作，控制所述处理单元处于工作模式。
2.如权利要求1所述的芯片的测试方法，其特征在于，所述外部信号包括高电平信号和低电平信号，当所述外部信号为高电平信号时，控制所述处理单元处于测试模式，当所述外部信号为低电平信号时，控制所述处理单元处于工作模式。
3.一种芯片的测试结构，其特征在于，包括：
设于芯片内的处理单元，具有待实现的逻辑功能；
设于所述芯片内的固化存储单元，所述固化存储单元内存储有适配于所述逻辑功能的测试向量；以及
设于所述芯片内的切换逻辑单元，所述切换逻辑单元控制连接所述处理单元和所述固化存储单元，所述切换逻辑单元用于控制所述处理单元在工作模式和测试模式中进行切换；在所述测试模式中，所述切换逻辑单元读取所述固化存储单元内的测试向量，并传送至所述处理单元，进而控制所述处理单元进行逻辑功能测试；所述切换逻辑单元包括功能模块和测试模块，所述切换逻辑单元通过切换所述功能模块和所述测试模块的工作状态，实现控制所述处理单元在工作模式和测试模式中进行切换；所述芯片的测试结构还包括跳线电路板，所述跳线电路板上设有高电平端和低电平端，所述切换逻辑单元通过切换开关连接所述跳线电路板上的高电平端和低电平端，通过切换开关控制所述切换逻辑单元连接所述高电平端或所述低电平端，实现所述切换逻辑单元内的所述功能模块和所述测试模块之间的工作状态的切换。
4.如权利要求3所述的芯片的测试结构，其特征在于，所述切换开关连接所述高电平端时，所述切换逻辑单元内的测试模块处于工作状态，进而控制所述处理单元处于测试模式；所述切换开关连接所述低电平端时，所述切换逻辑单元内的功能模块处于工作状态，进而控制所述处理单元处于工作模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410667831.4A CN104316866B (zh) | 2014-11-20 | 2014-11-20 | 芯片的测试结构及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410667831.4A CN104316866B (zh) | 2014-11-20 | 2014-11-20 | 芯片的测试结构及测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104316866A CN104316866A (zh) | 2015-01-28 |
| CN104316866B true CN104316866B (zh) | 2017-11-14 |
Family
ID=52372119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410667831.4A Active CN104316866B (zh) | 2014-11-20 | 2014-11-20 | 芯片的测试结构及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104316866B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106405373B (zh) * | 2016-08-29 | 2019-06-21 | 北京自动测试技术研究所 | 一种主动式测试向量匹配方法 |
| CN108333497A (zh) * | 2017-11-28 | 2018-07-27 | 上海华力微电子有限公司 | 一种芯片测试的方法 |
| CN109581199A (zh) * | 2019-01-22 | 2019-04-05 | 上海艾为电子技术股份有限公司 | 数字量产测试机、激励信号获取方法及待测数据比较方法 |
| CN109901051A (zh) * | 2019-03-01 | 2019-06-18 | 马鞍山创久科技股份有限公司 | 一种芯片动态电流测试*** |
| CN111307420A (zh) * | 2020-01-23 | 2020-06-19 | 珠海荣邦智能科技有限公司 | 红外发射管产品红外质量测试装置及测试方法 |
| CN113391184A (zh) | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
| CN113393892A (zh) | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
| CN112802538A (zh) * | 2021-01-06 | 2021-05-14 | 上海华岭集成电路技术股份有限公司 | 一种增加测试机向量深度的方法 |
| CN113567832A (zh) * | 2021-07-08 | 2021-10-29 | 北京中电华大电子设计有限责任公司 | 一种电路板io连通性的测试装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200565B2 (ja) * | 1996-12-10 | 2001-08-20 | 松下電器産業株式会社 | マイクロプロセッサおよびその検査方法 |
| CN1536486A (zh) * | 2003-04-04 | 2004-10-13 | 上海华园微电子技术有限公司 | 可自测试的带微处理器的智能卡芯片 |
| US9384108B2 (en) * | 2012-12-04 | 2016-07-05 | International Business Machines Corporation | Functional built-in self test for a chip |
| KR20140112135A (ko) * | 2013-03-11 | 2014-09-23 | 삼성전자주식회사 | 디바이스 인터페이스 보드의 반도체 소자 및 이를 이용한 테스트 시스템 |
| CN204142916U (zh) * | 2014-10-11 | 2015-02-04 | 上海华力创通半导体有限公司 | 芯片 |
-
2014
- 2014-11-20 CN CN201410667831.4A patent/CN104316866B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104316866A (zh) | 2015-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104316866B (zh) | 芯片的测试结构及测试方法 | |
| CN106531654B (zh) | 一种芯片输入引脚测试方法和装置 | |
| CN204422717U (zh) | 测试板装置及测试*** | |
| CN107431061A (zh) | 用于多裸片封装中通信的方法和电路 | |
| CN105092103B (zh) | 基于wifi节点型压力传感器及其工作状态管控制方法 | |
| CN108052018A (zh) | 一种制导与控制组件轻量化处理方法及制导与控制组件 | |
| CN104967787B (zh) | 移动终端、摄像装置及其控制方法 | |
| CN106776195B (zh) | 一种soc芯片调试方法和设备 | |
| CN104008084B (zh) | 一种可拓展的2.5d多核处理器架构 | |
| CN105677525B (zh) | 基于可重复配置单元的fpga局部互联资源自动化测试方法 | |
| CN101769988B (zh) | 芯片调试方法、***和调试模块 | |
| CN105760558B (zh) | Fpga芯片中多输入查找表的布局方法 | |
| CN102495356A (zh) | 扫描链异步复位寄存器复位端口处理方法 | |
| CN101976216B (zh) | 基于ieee 1500标准的ip核测试结构及测试方法 | |
| CN206149239U (zh) | 芯片可测性端口电路 | |
| CN106506160B (zh) | 一种asic和fpga异构紧耦合结构 | |
| CN102967824B (zh) | 一种扫描链控制电路及其实现方法 | |
| CN104731992B (zh) | 配电自动化建模方法及装置 | |
| CN204142916U (zh) | 芯片 | |
| CN106224763B (zh) | Lng加气机多机互联的单总线控制装置及方法 | |
| CN208953913U (zh) | Dsp芯片选择电路、装置、控制***及电器设备 | |
| CN106155947B (zh) | 一种数据存储模块的实现方法 | |
| CN104794087B (zh) | 一种多核处理器中处理单元接口电路 | |
| CN106294252B (zh) | 超高速芯片互连装置及其连接控制方法 | |
| CN203930814U (zh) | 一种基于pcie接口且可配置交换机的cpu板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211115 Address after: 610000 China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 301, 302, 401 and 402, building 4, No. 715, north section of Hupan Road, Zhengxing street, Tianfu new area, Chengdu Patentee after: Hualizhi core (Chengdu) integrated circuit Co., Ltd Address before: 201702 room 133, Zone C, floor 1, building 1, No. 1362, Huqingping highway, Qingpu District, Shanghai Patentee before: Shanghai Huali chuangtong Semiconductor Co., Ltd |