CN104270007B - 开关电源电路及方法 - Google Patents

开关电源电路及方法 Download PDF

Info

Publication number
CN104270007B
CN104270007B CN201410484431.XA CN201410484431A CN104270007B CN 104270007 B CN104270007 B CN 104270007B CN 201410484431 A CN201410484431 A CN 201410484431A CN 104270007 B CN104270007 B CN 104270007B
Authority
CN
China
Prior art keywords
signal
clock
lead
terminal
receives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410484431.XA
Other languages
English (en)
Other versions
CN104270007A (zh
Inventor
金亦青
陈跃东
林思聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN201410484431.XA priority Critical patent/CN104270007B/zh
Publication of CN104270007A publication Critical patent/CN104270007A/zh
Priority to TW104130622A priority patent/TWI549410B/zh
Priority to US14/859,070 priority patent/US9634572B2/en
Application granted granted Critical
Publication of CN104270007B publication Critical patent/CN104270007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

本申请公开了一种开关电源电路及方法。所述开关电源电路包括：输入端口、输出端口、功率级、谐振槽、时钟信号产生器、极性判断电路、控制与逻辑电路、逻辑延时电路及驱动电路。所述开关电源电路能有效检测出***是否将进入容性模式，从而避免***处于容性工作模式。

Description

开关电源电路及方法
技术领域
本发明涉及一种电子电路，更具体地说，本发明涉及一种开关电源电路及方法。
背景技术
开关电源电路由于高效率，在电源转换领域得到了广泛应用。在应用中，开关电源电路的开关频率通常被设置得比较高，以减小无源器件(如变压器、滤波器)的尺寸。但高的开关频率使得开关损耗较大。为了减小开关损耗的同时保持较高的开关频率，引入了谐振技术。谐振技术通常在开关电源电路的功率级和输出负载之间耦接由电感和电容构成的谐振槽，并通过调节开关电源电路的开关频率来调节输出功率。
图1示意性地示出了使用谐振技术的开关电源电路的电路增益Gain随频率f变化的曲线图，其中f为归一化的频率。图1示出了电路的品质因数Q为1、0.3和0.15时的三条曲线图。图1所示阴影部分谐振槽中电容起主导作用，此时电路的工作模式被定义为容性模式；而在阴影部分外部，谐振槽中电感起主导作用，此时电路的工作模式被定义为感性模式。当***的开关频率位于谐振频率fr的左侧时，如果此时突发重载，或者甚至短路的情形，即Q值突然变大，那么开关电源电路会由正常感性区进入容性区。在感性模式下，功率级中的功率开关可被控制为零电压开通(zero voltage switching，ZVS)。相反的，容性模式应该被避免。在容性模式下，功率级中的功率开关不能被控制为零电压开通，使得开关损耗增大。更为严重的是，在容性模式下，功率开关的寄生二极管将会出现反向恢复问题，导致上下功率开关直通，而直通问题将很可能损坏功率开关。因此在电路控制中，有必要对电路的工作模式进行检测以避免容性模式。
发明内容
因此本发明的目的在于解决现有技术的上述技术问题，提出一种改进的开关电源电路及方法。
为实现上述目的，本发明提出了一种开关电源电路,包括：输入端口，接收输入电压；输出端口，提供输出电压；功率级，所述功率级包括串联耦接在输入端口和参考地之间的第一功率开关和第二功率开关；谐振槽，耦接在第一功率开关和第二功率开关的串联耦接节点和输出端口之间，所述谐振槽包括谐振电感和谐振电容；时钟信号产生器，提供时钟信号；极性判断电路，接收表征流过谐振电感的电流的电流采样信号和时钟信号，所述极性判断电路基于电流采样信号和时钟信号产生容性判断信号；控制与逻辑电路，耦接至时钟信号产生器和极性判断电路，接收时钟信号和容性判断信号，并基于时钟信号和容性判断信号产生第一逻辑信号和第二逻辑信号；逻辑延时电路，耦接至控制与逻辑电路接收第一逻辑信号和第二逻辑信号，并基于第一逻辑信号和第二逻辑信号产生第一逻辑延时信号和第二逻辑延时信号；驱动电路，耦接至逻辑延时电路接收第一逻辑延时信号和第二逻辑延时信号，产生第一驱动信号和第二驱动信号，用以分别控制第一功率开关和第二功率开关的运行。
为实现上述目的，本发明还提出了一种开关电源电路，包括：输入端口，接收输入电压；输出端口，提供输出电压；功率级，所述功率级包括串联耦接在输入端口和参考地之间的第一功率开关和第二功率开关；谐振槽，耦接在第一功率开关和第二功率开关的串联耦接节点和输出端口之间，所述谐振槽包括谐振电感和谐振电容；时钟信号产生器，提供时钟信号；极性判断电路，接收表征流过谐振电感的电流的电流采样信号和时钟信号，所述极性判断电路基于电流采样信号和时钟信号产生容性判断信号；控制与逻辑电路，耦接至时钟信号产生器和极性判断电路，接收时钟信号和容性判断信号，并基于时钟信号和容性判断信号产生第一逻辑信号和第二逻辑信号；中间电路，耦接至控制与逻辑电路接收第一逻辑信号和第二逻辑信号，并基于第一逻辑信号和第二逻辑信号产生第一逻辑延时信号和第二逻辑延时信号；驱动电路，耦接至中间电路接收第一逻辑延时信号和第二逻辑延时信号，产生第一驱动信号和第二驱动信号，用以分别控制第一功率开关和第二功率开关的运行。
为实现上述目的，本发明还提出了一种用于开关电源电路的方法，所述开关电源电路接收输入电压，产生输出电压，所述开关电源电路包括功率级和谐振槽，所述功率级具有串联耦接的第一功率开关和第二功率开关，所述谐振槽包括谐振电感和谐振电容，所述方法包括：提供具有50％占空比的时钟信号和反相时钟信号，所述时钟信号和反相时钟信号互补；提供表征流过谐振电感的电流的电流采样信号；检测所述电流采样信号的方向：若在反相时钟信号的上升沿所述方向为正且在时钟信号的上升沿所述方向为负，根据第一功率开关和第二功率开关串联耦接节点处的电压提供死区时间信号；反之，若在反相时钟信号的上升沿所述方向为负或在时钟信号的上升沿所述方向为正，提供定时信号，根据定时信号提供当前开关周期的死区时间信号；响应时钟信号、反相时钟信号和死区时间信号，产生第一逻辑信号和第二逻辑信号；对所述第一逻辑信号和第二逻辑信号进行延时，产生第一逻辑延时信号和第二逻辑延时信号，用以分别控制第一功率开关和第二功率开关的运行。
根据本发明各方面的上述开关电源电路及方法，能有效检测出***是否将进入容性模式，从而避免***工作在容性模式下。
附图说明
图1示意性地示出了使用谐振技术的开关电源电路的电路增益Gain随频率f变化的曲线图；
图2为根据本发明实施例的开关电源电路100的电路结构示意图；
图3示意性地示出了根据本发明实施例的开关电源电路200的电路结构图；
图4示意性地示出了根据本发明实施例的极性判断电路106的电路结构图；
图5示意性地示出了根据本发明实施例的控制与逻辑电路107的电路结构图；
图6示意性地示出了根据本发明实施例的逻辑延时电路108的电路结构图；
图7示意性地示出了根据本发明实施例的时钟信号产生器105的电路结构图；
图8示意性地示出了图2和图3所示开关电源电路100与200中各信号的时序波形图；
图9示意性地示出了根据本发明实施例的开关电源电路300的电路结构图；
图10示意性地示出了图9所示开关电源电路300中各信号的时序波形图；
图11示意性地示出了根据本发明实施例的极性判断电路106-1的电路结构图；
图12示意性示出了根据本发明实施例的用于开关电源电路的方法流程图300。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“连接到”另一元件时，它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图2为根据本发明实施例的开关电源电路100的电路结构示意图。在图2所示实施例中，所述开关电源电路100包括：输入端口101，接收输入电压VIN；输出端口102，提供输出电压VO；功率级103，所述功率级103包括串联耦接在输入端口101和参考地之间的第一功率开关31和第二功率开关32；谐振槽104，耦接在第一功率开关31和第二功率开关32的串联耦接节点(即开关节点)SW和输出端口102之间，所述谐振槽包括谐振电感41和谐振电容42；时钟信号产生器105，提供时钟信号CLK；极性判断电路106，接收表征流过谐振电感41的电流的电流采样信号VCS和时钟信号CLK，所述极性判断电路106基于电流采样信号VCS和时钟信号CLK产生容性判断信号MC；控制与逻辑电路107，耦接至时钟信号产生器105和极性判断电路106，接收时钟信号CLK和容性判断信号MC，并基于时钟信号CLK和容性判断信号MC产生第一逻辑信号H1和第二逻辑信号L1；逻辑延时电路108，耦接至控制与逻辑电路107接收第一逻辑信号H1和第二逻辑信号L1，并基于第一逻辑信号H1和第二逻辑信号L1产生第一逻辑延时信号HD和第二逻辑延时信号LD；驱动电路109，耦接至逻辑延时电路108接收第一逻辑延时信号HD和第二逻辑延时信号LD，产生第一驱动信号HG和第二驱动信号LG，用以分别控制第一功率开关31和第二功率开关32的运行。
在一个实施例中，所述极性判断电路106判断第一逻辑信号H1和第二逻辑信号L1下降沿(即从逻辑高电平跳变为逻辑低电平)时刻电流采样信号VCS的电流极性，产生容性判断信号MC。若在第一逻辑信号H1的下降沿电流采样信号VCS的方向为正(即流过谐振电感41的电流IL为从节点SW流向输出端口102)，或者在第二逻辑信号L1的下降沿电流采样信号VCS的方向为负(即流过谐振电感41的电流IL为从输出端口102流向节点SW)，则开关电源电路将会进入感性模式。此时***的工作模式为所期望的模式。反之，若在第一逻辑信号H1的下降沿电流采样信号VCS的方向为负(即流过谐振电感41的电流IL为从输出端口102流向节点SW)，或者在第二逻辑信号L1的下降沿电流采样信号VCS的方向为正(即流过谐振电感41的电流IL为从节点SW流向输出端口102)，则开关电源电路将会进入容性模式。此时，逻辑与控制电路启动容性保护，以避免***处于容性模式。
从下文的阐述中可以看到，在开关电源电路100中，第一逻辑信号H1的下降沿即为时钟信号CLK的下降沿。
图3示意性地示出了根据本发明实施例的开关电源电路200的电路结构图。在图3所示实施例中，谐振槽104包括串联耦接在节点SW和参考地之间的谐振电感41、谐振电容42以及励磁电感43(即所谓的LLC谐振电路)。所述开关电源电路200进一步包括采样电容110和采样电阻111，所述采样电容110与采样电阻111串联耦接后与谐振电容42并联耦接；其中所述电流采样信号VCS在采样电容110与采样电阻111的串联耦接节点处提供。开关电源电路200的其他电路结构与开关电源电路100相似，为叙述简明，这里不再详述。
图4示意性地示出了根据本发明实施例的极性判断电路106的电路结构图。在图4所示实施例中，所述极性判断电路106包括：正向比较器61，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号VCS，第二输入端子接收第一门限信号Vth1，所述正向比较器61基于电流采样信号VCS和第一门限信号Vth1产生正向比较信号；负向比较器62，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号VCS，第二输入端子接收第二门限信号Vth2，所述负向比较器62基于电流采样信号VCS和第二门限信号Vth2产生负向比较信号；第一D触发器63，具有触发输入端子D、时钟输入端子、复位端子Rst和输出端子，其触发输入端子D耦接至正向比较器61的输出端子接收正向比较信号，时钟输入端子接收反相时钟信号CLKN(即时钟信号CLK的互补信号)，复位端子Rst接收时钟信号CLK，所述第一D触发器63基于正向比较信号和反相时钟信号CLKN的上升沿在其输出端子产生正向判断信号，并在时钟信号CLK的上升沿将正向判断信号复位(如复位为逻辑低电平)；第二D触发器64，具有触发输入端子D、时钟输入端子、复位端子Rst和输出端子，其触发输入端子D耦接至负向比较器62的输出端子接收负向比较信号，时钟输入端子接收时钟信号CLK，复位端子Rst接收反相时钟信号CLKN，所述第二D触发器64基于负向比较信号和时钟信号CLK的上升沿在其输出端子产生负向判断信号，并在反相时钟信号CLKN的上升沿将负向判断信号复位；逻辑或电路65，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收正向判断信号，第二输入端子接收负向判断信号，所述逻辑或电路65基于正向判断信号和负向判断信号在其输出端子产生所述容性判断信号MC。
在一个实施例中，所述第一门限信号Vth1和第二门限信号Vth2互为相反数，即Vth1＝-Vth2，且所述第一门限信号Vth1和第二门限信号Vth2的绝对值在零值附近，如Vth1＝50mV；Vth2＝-50mV。
图5示意性地示出了根据本发明实施例的控制与逻辑电路107的电路结构图。在图5所示实施例中，所述控制与逻辑电路107包括：定时器71，提供定时信号Tout；第一逻辑与电路72，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至定时器71接收定时信号Tout，第二输入端子接收容性判断信号MC，所述第一逻辑与电路72基于定时信号Tout和容性判断信号MC在其输出端子产生容性复位信号RC；第一逻辑或电路73，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一逻辑与电路72的输出端子接收容性复位信号RC，第二输入端子接收第一死区设定信号Td1，所述第一逻辑或电路73基于容性复位信号RC和第一死区设定信号Td1在其输出端子产生第一复位信号；第二逻辑或电路74，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一逻辑与电路72的输出端子接收容性复位信号RC，第二输入端子接收第二死区设定信号Td2，所述第二逻辑或电路74基于容性复位信号RC和第二死区设定信号Td2在其输出端子产生第二复位信号；第一RS触发器75，具有置位输入端子S、复位输入端子R和输出端子Q，其置位输入端子S接收时钟信号CLK，复位输入端子R耦接至第一逻辑或电路73的输出端子接收第一复位信号，所述第一RS触发器75基于时钟信号CLK和第一复位信号在其输出端子产生第一死区时间信号；第二RS触发器76，具有置位输入端子S、复位输入端子R和输出端子Q，其置位输入端子S接收反相时钟信号CLKN，复位输入端子R耦接至第二逻辑或电路74的输出端子接收第二复位信号，所述第二RS触发器76基于反相时钟信号CLKN和第二复位信号在其输出端子产生第二死区时间信号；逻辑或非电路77，具有第一输入端子、第二输入端子、第一输出端子和第二输出端子，其第一输入端子耦接至第一RS触发器75的输出端子接收第一死区时间信号，第二输入端子耦接至第二RS触发器76的输出端子接收第二死区时间信号，所述逻辑或非电路77基于第一死区时间信号和第二死区时间信号，在第一输出端子产生死区时间信号ADT，在第二输出端子产生非死区时间信号NADT；第二逻辑与电路78，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至逻辑或非电路77接收非死区时间信号NADT，第二输入端子接收时钟信号CLK，所述第二逻辑与电路78基于时钟信号CLK和非死区时间信号NADT在其输出端子产生第一逻辑信号H1；第三逻辑与电路79，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至逻辑或非电路77接收非死区时间信号NADT，第二输入端子接收反相时钟信号CLKN，所述第三逻辑与电路79基于反相时钟信号CLKN和非死区时间信号NADT在其输出端子产生第二逻辑信号L1。
在一个实施例中，所述定时信号Tout的有效(如逻辑高电平)时长大于第一死区设定信号Td1和第二死区设定信号Td2的有效(如逻辑高电平)时长。
在一个实施例中，所述第一死区设定信号Td1和第二死区设定信号Td2可根据开关电源电路的实际情况做适应性变化。例如，所述第一死区设定信号Td1和第二死区设定信号Td2根据开关节点SW处的电压VSW的变化而变化。
由于第二逻辑与电路78和第三逻辑与电路79的作用，第一逻辑信号H1的下降沿即为时钟信号CLK的下降沿(反相时钟信号CLKN的上升沿)，第二逻辑信号L1的下降沿即为反相时钟信号CLKN的下降沿(时钟信号CLK的上升沿)。
图6示意性地示出了根据本发明实施例的逻辑延时电路108的电路结构图。在图6所示实施例中，所述逻辑延时电路108包括：第一短脉冲电路81，接收反相时钟信号CLKN，并基于反相时钟信号CLKN的上升沿产生第一短脉冲信号P1；第一逻辑或单元83，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一短脉冲电路81接收第一短脉冲信号P1，第二输入端子接收第一逻辑信号H1，所述第一逻辑或单元83基于第一短脉冲信号P1和第一逻辑信号H1在其输出端子产生第一逻辑延时信号HD；第二短脉冲电路82，接收时钟信号CLK，并基于时钟信号CLK的上升沿产生第二短脉冲信号P2；第二逻辑或单元84，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第二短脉冲电路82接收第二短脉冲信号P2，第二输入端子接收第二逻辑信号L1，所述第二逻辑或单元84基于第二短脉冲信号P2和第二逻辑信号L1在其输出端子产生第二逻辑延时信号LD。经过短脉冲电路和逻辑或单元，第一逻辑信号H1和第二逻辑信号L1被分别延时了短脉冲时间段，得到第一逻辑延时信号HD和第二逻辑延时信号LD。
图7示意性地示出了根据本发明实施例的时钟信号产生器105的电路结构图。在图7所示实施例中，所述时钟信号产生器105包括：供电节点51，耦接至供电电源Vcc；中间节点52；第一电流源53和第一控制开关54，串联耦接在供电节点51和中间节点52之间；第二电流源55和第二控制开关56，串联耦接在中间节点52和参考地之间；第三控制开关57，具有第一端子和第二端子，其第一端子耦接至中间节点52；充电电容58，耦接在第三控制开关57的第二端子和参考地之间；第一比较器91，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收第一阈值Vc1，第二输入端子耦接至充电电容58接收充电电容58两端电压Vct，所述第一比较器91基于第一阈值Vc1和充电电容58两端电压Vct产生第一比较信号；第二比较器92，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收第二阈值Vc2，其第二输入端子耦接至充电电容58接收充电电容58两端电压Vct，所述第二比较器92基于第二阈值Vc2和充电电容58两端电压Vct产生第二比较信号；RS触发器93，具有置位输入端子S、复位输入端子R、第一输出端子Q和第二输出端子/Q，其置位输入端子S耦接至第一比较器91的输出端子接收第一比较信号，其复位输入端子R耦接至第二比较器92的输出端子接收第二比较信号，所述RS触发器93基于第一比较信号和第二比较信号在其第一输出端子Q产生时钟信号CLK，在其第二输出端子/Q产生反相时钟信号CLKN。
在一个实施例中，所述第一控制开关54由时钟信号CLK控制导通与断开，所述第二控制开关56由反相时钟信号CLKN控制导通与断开，所述第三控制开关57由非死区时间信号NADT控制导通与断开。其中第一功率开关31和第二功率开关32在非死区时间信号NADT有效时间(如逻辑高电平)，即非死区时间内至少有一个被导通，在死区时间信号ADT有效时间(如逻辑高电平)，即死区时间内均被断开。由于第三控制开关57的存在，时钟信号产生器105在死区时间内暂停振荡，使得时钟信号CLK和反相时钟信号CLKN的高电平宽度基本相同，带来50％的占空比。
在一个实施例中，第一阈值Vc1小于第二阈值Vc2，例如Vc1＝1V，Vc2＝3V。
以下结合图8阐述开关电源电路100和/或200的运行原理。
1)0～t0时刻：如图8所示，在开始时刻时钟信号CLK为逻辑低电平、反相时钟信号CLKN为逻辑高电平，此时已经历了死区时间，则第一功率开关31被断开，第二功率开关32被导通，则开关节点SW处电压VSW被拉至地。流过谐振电感41的电流从正向峰值开始减小，减小至零后开始反向增大。相应地，电流采样信号VCS也从其正向峰值开始减小，减小至零后开始反向增大。
在时钟信号产生器105处，第一控制开关54被断开，第二控制开关56被导通，第三控制开关57被导通。此时，第二电流源55给充电电容58放电，充电电容58两端电压Vct开始减小。直至t0时刻，充电电容58两端电压Vct减小至小于第一阈值Vc1时，第一比较信号变为逻辑高电平，从而置位RS触发器93，使得时钟信号CLK跳变为逻辑高电平，反相时钟信号CLKN跳变为逻辑低电平。
在极性判断电路106处，正向比较器61比较电流采样信号VCS与第一门限信号Vth1的大小，负向比较器62比较电流采样信号VCS与第二门限信号Vth2的大小。如上所述，时钟信号CLK在t0时刻出现上升沿(从逻辑低电平跳变为逻辑高电平)。如图8所示，此时电流采样信号VCS小于第二门限信号Vth2(流过谐振电感41的电流方向为负)，因此，反向比较信号为逻辑低电平，该低电平的反向比较信号不对第二D触发器64进行触发，则容性判断信号MC为逻辑低电平，表明此时开关电源电路将会进入感性模式。
在控制与逻辑电路107处，由于此时容性判断信号MC为逻辑低电平，则容性复位信号RC也为逻辑低电平，因此第一复位信号由第一死区设定信号Td1决定、第二复位信号由第二死区设定信号Td2决定。因此，死区时间信号ADT和非死区时间信号NADT也由第一死区设定信号Td1和第二死区设定信号Td2决定。
在逻辑延时电路108处，第二短脉冲电路82在t0时刻响应时钟信号CLK的上升沿，产生第二短脉冲信号P2。该第二短脉冲信号P2经由第二逻辑或单元84被叠加到第二逻辑信号L1上，产生第二逻辑延时信号LD。因此，第二功率开关32在t0时刻之后的短脉冲时间段后被断开，也即第二功率开关32的断开时间滞后时钟信号CLK的上升沿一短脉冲时间段。
2)t0～t1时刻：如上所述，t0时刻，反相时钟信号CLKN跳变为逻辑低电平，时钟信号CLK跳变为逻辑高电平，第二功率开关32继续导通短脉冲时间后被断开。随后，在经过死区时间后，第一逻辑信号H1(第一驱动信号HG)跳变为逻辑高电平。相应地，第一功率开关31被导通。
在时钟信号产生器105处，第一控制开关54被导通，第二控制开关56被断开，第三控制开关57被导通。此时，第一电流源53给充电电容58充电，充电电容58两端电压Vct开始线性增大。直至t1时刻，充电电容58两端电压Vct增大至大于第二阈值Vc2，第二比较信号变为逻辑高电平，从而复位RS触发器93，使得时钟信号CLK跳变为逻辑低电平，反相时钟信号CLKN跳变为逻辑高电平。
由图8可见，在t1时刻，电流采样信号VCS大于第一门限信号Vth1(流过谐振电感41的电流方向为正)，则正向比较信号为逻辑低电平，该低电平的正向比较信号不对第一D触发器63进行触发，则容性判断信号MC为逻辑低电平，表明此时开关电源电路将会进入感性模式。因此，控制与逻辑电路107、逻辑延时电路108如前所述工作。
3)t1～t2时刻：开关电源电路100和200这个时间段内的运行与0～t0时刻相似。但由图8可见，在时钟信号CLK跳变为逻辑高电平、反相时钟信号CLKN跳变为逻辑低电平的t2时刻，电流采样信号VCS大于第二门限信号Vth2(流过谐振电感41的电流方向为正)，则反向比较信号为逻辑高电平，该高电平的反向比较信号触发第二D触发器64，使得负向判断信号为正，经由逻辑或电路65后，容性判断信号MC也为逻辑高电平，表明此时开关电源电路将会进入容性模式。
相应地，在控制与逻辑电路107处，定时信号Tout开始发生作用。在定时信号Tout有效(如逻辑高电平)的时间段内，容性复位信号RC经由第一逻辑或电路73后将第一RS触发器75复位、经由第二逻辑或电路74后将第二RS触发器76复位。因此，死区时间信号ADT由定时信号Tout决定，死区时间被延长。也就是说，此时，开关电源电路100与200启动容性保护。
如图8所示，直至t3时刻，电流恢复正常极性，开关节点SW处的电压VSW被冲高。相应地，第一死区设定信号Td1变为逻辑高电平，从而复位第一RS触发器75的输出，开关电源电路100与200恢复正常运行，第一功率开关31被导通、第二功率开关32被断开，***进入新的工作周期，并如前所述工作。如果定时器71定时结束，第一死区设定信号Td1没有出现逻辑正跳变，则Tout置高，复位第一RS触发器75的输出，开关电源电路100与200恢复正常运行，第一功率开关31被导通，***也进入新的工作周期，并如前所述工作。
由于极性判断电路106基于时钟信号CLK和反相时钟信号CLKN的上升沿判断电流采样信号VCS的电流方向，产生容性判断信号MC；而逻辑延时电路108对第一逻辑信号H1和第二逻辑信号L1进行了短脉冲时间段的延迟，使得第一驱动信号HG和第二驱动信号LG滞后时钟信号CLK和反相时钟信号CLKN一短脉冲时间(如几十纳秒)。因此根据本发明前述实施例的开关电源电路在第一功率开关或第二功率开关断开前对流过谐振电感的电流方向进行检测并判断，当判断结果指示***将要进入感性模式时，开关电源电路正常运行；当判断结果指示***将要进入容性模式时，开关电源电路启动容性保护。因此，本发明前述实施例的开关电源电路可以有效检测出***是否将进入容性模式，从而避免***工作容性模式下，避免了容性开关的发生。
在一个实施例中，所述开关电源电路不包括逻辑延时电路108。开关电源电路通过***各电路模块自身的延迟起到延时作用。如图9所示的根据本发明实施例的开关电源电路300的电路结构示意图。在图9所示实施例中，所述开关电源电路300包括：输入端口101，接收输入电压VIN；输出端口102，提供输出电压VO；功率级103，所述功率级103包括串联耦接在输入端口101和参考地之间的第一功率开关31和第二功率开关32；谐振槽104，耦接在第一功率开关31和第二功率开关32的串联耦接节点(即开关节点)SW和输出端口102之间，所述谐振槽包括谐振电感41和谐振电容42；时钟信号产生器105，提供时钟信号CLK；极性判断电路106，接收表征流过谐振电感41的电流的电流采样信号VCS和时钟信号CLK，所述极性判断电路106基于电流采样信号VCS和时钟信号CLK产生容性判断信号MC；控制与逻辑电路107，耦接至时钟信号产生器105和极性判断电路106，接收时钟信号CLK和容性判断信号MC，并基于时钟信号CLK和容性判断信号MC产生第一逻辑信号H1和第二逻辑信号L1；中间电路112，耦接至控制与逻辑电路107接收第一逻辑信号H1和第二逻辑信号L1，并基于第一逻辑信号H1和第二逻辑信号L1产生第一逻辑延时信号HD和第二逻辑延时信号LD；驱动电路109，耦接至中间电路112接收第一逻辑延时信号HD和第二逻辑延时信号LD，产生第一驱动信号HG和第二驱动信号LG，用以分别控制第一功率开关31和第二功率开关32的运行。
在一个实施例中，所述中间电路112包括各种中间处理模块，如缓冲模块、逻辑模块等等，由于第一逻辑信号H1和第二逻辑信号L1在传输时，各中间处理模块本身具有一定的传输延迟(如几十纳秒)，因此第一逻辑延时信号HD和第二逻辑延时信号LD相比于第一逻辑信号H1和第二逻辑信号L1具有一定的延迟。
图10示意性地示出了图9所示开关电源电路300中各信号的时序波形图。图10所示波形与图8所示波形相似，与图8所示波形不同的是，在图10中，第一逻辑延时信号HD和第二逻辑延时信号LD相比于第一逻辑信号H1和第二逻辑信号L1，其上升沿和下降沿均有一定时间的延迟。
在开关电源电路300中，由于极性判断电路106基于时钟信号CLK和反相时钟信号CLKN的上升沿判断电流采样信号VCS的电流方向，产生容性判断信号MC；而中间电路112对第一逻辑信号H1和第二逻辑信号L1进行了一定时间的延迟，使得第一驱动信号HG和第二驱动信号LG滞后时钟信号CLK和反相时钟信号CLKN一定时间(如几十纳秒)。因此根据本发明实施例的开关电源电路300在第一功率开关或第二功率开关断开前对流过谐振电感的电流方向进行检测并判断，当判断结果指示***将要进入感性模式时，开关电源电路正常运行；当判断结果指示***将要进入容性模式时，开关电源电路启动容性保护。因此，本发明前述实施例的开关电源电路300也可以有效检测出***是否将进入容性模式，从而避免***工作容性模式下，避免了容性开关的发生。
在实际运行中，某些情况(如输出短路等)下，在时钟信号/反相时钟信号上升沿时，极性判断电路的判断结果为***将进入感性状态，而流过谐振电感的电流变化非常快，可能导致在第一功率开关/第二功率开关导通时，流过谐振电感的电流已改变方向，使得***依旧可能进入容性模式。为了避免出现上述情况，根据本发明的实施例，提出了“再次确认(double check)”(即多次检测容性模式)的方法。
图11示意性地示出了根据本发明实施例的极性判断电路106-1的电路结构图。在图11所示实施例中，所述极性判断电路106-1包括：正向比较器61，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号VCS，第二输入端子接收第一门限信号Vth1，所述正向比较器61基于电流采样信号VCS和第一门限信号Vth1产生正向比较信号；负向比较器62，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号VCS，第二输入端子接收第二门限信号Vth2，所述负向比较器62基于电流采样信号VCS和第二门限信号Vth2产生负向比较信号；第一D触发器63，具有触发输入端子D、时钟输入端子、复位端子Rst和输出端子，其触发输入端子D耦接至正向比较器61的输出端子接收正向比较信号，时钟输入端子接收反相时钟信号CLKN，复位端子Rst接收时钟信号CLK，所述第一D触发器63基于正向比较信号和反相时钟信号CLKN的上升沿在其输出端子产生正向判断信号，并在时钟信号CLK的上升沿将正向判断信号复位；第二D触发器64，具有触发输入端子D、时钟输入端子、复位端子Rst和输出端子，其触发输入端子D耦接至负向比较器62的输出端子接收负向比较信号，时钟输入端子接收时钟信号CLK，复位端子Rst接收反相时钟信号CLKN，所述第二D触发器64基于负向比较信号和时钟信号CLK的上升沿在其输出端子产生负向判断信号，并在反相时钟信号CLKN的上升沿将负向判断信号复位；第一延时电路66，接收反相时钟信号CLKN，对所述反相时钟信号CLKN进行上升沿延迟，产生反相时钟延迟信号；第三D触发器68，具有触发输入端子D、时钟输入端子、复位端子Rst和输出端子，其触发输入端子D耦接至正向比较器61的输出端子接收正向比较信号，时钟输入端子耦接至第一延时电路66接收反相时钟延迟信号，复位端子Rst接收时钟信号CLK，所述第三D触发器68基于正向比较信号和反相时钟延迟信号的上升沿在其输出端子产生正向确认信号，并在时钟信号CLK的上升沿将正向确认信号复位；第二延时电路67，接收时钟信号CLK，对所述时钟信号CLK进行上升沿延迟，产生时钟延迟信号；第四D触发器69，具有触发输入端子D、时钟输入端子、复位端子Rst和输出端子，其触发输入端子D耦接至负向比较器62的输出端子接收负向比较信号，时钟输入端子耦接至第二延时电路67接收时钟延迟信号，复位端子Rst接收反相时钟信号CLKN，所述第四D触发器69基于负向比较信号和时钟延迟信号的上升沿在其输出端子产生负向确认信号，并在反相时钟信号CLKN的上升沿将负向确认信号复位；逻辑或电路65，接收正向判断信号、正向确认信号、负向判断信号和负向确认信号，并基于正向判断信号、正向确认信号、负向判断信号和负向确认信号产生所述容性判断信号MC。
在一个实施例中，第一延时电路66和第二延时电路67的延迟时间等于开关电源电路的最小死区时间。
图12示意性示出了根据本发明实施例的用于开关电源电路的方法流程图300。所述开关电源电路接收输入电压，产生输出电压，所述开关电源电路包括功率级和谐振槽，所述功率级具有串联耦接的第一功率开关和第二功率开关，所述谐振槽包括谐振电感和谐振电容，所述方法包括：
步骤301，提供时钟信号和反相时钟信号，所述时钟信号和反相时钟信号互补；
步骤302，提供表征流过谐振电感的电流的电流采样信号；
步骤303，检测所述电流采样信号的方向：若在反相时钟信号的上升沿所述方向为正且在时钟信号的上升沿所述方向为负，进入步骤304；反之，若在反相时钟信号的上升沿所述方向为负或在时钟信号的上升沿所述方向为正，进入步骤305；
步骤304，根据第一功率开关和第二功率开关串联耦接节点处的电压提供死区时间信号
步骤305，提供定时信号，根据定时信号提供当前开关周期的死区时间信号；
步骤306，响应时钟信号、反相时钟信号和死区时间信号，产生第一逻辑信号和第二逻辑信号；
步骤307，对所述第一逻辑信号和第二逻辑信号进行延时，产生第一逻辑延时信号和第二逻辑延时信号，用以分别控制第一功率开关和第二功率开关的运行。
在一个实施例中，所述时钟信号和反相时钟信号各具有50％占空比。
在一个实施例中，所述步骤303“检测所述电流采样信号的方向”进一步包括：对反相时钟信号的上升沿和时钟信号的上升沿分别进行延迟，产生时钟延迟信号和反相时钟延迟信号；若在反相时钟信号的上升沿和反相时钟延迟信号的上升沿所述方向均为正，且在时钟信号的上升沿和时钟延迟信号的上升沿所述方向均为负，根据第一功率开关和第二功率开关串联耦接节点处的电压提供死区时间信号；若在反相时钟信号的上升沿或反相时钟延迟信号的上升沿所述方向为负，或在时钟信号的上升沿或时钟延迟信号的上升沿所述方向为正，提供定时信号，根据定时信号提供当前开关周期的死区时间信号。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种开关电源电路，包括：
输入端口，接收输入电压；
输出端口，提供输出电压；
功率级，所述功率级包括串联耦接在输入端口和参考地之间的第一功率开关和第二功率开关；
谐振槽，耦接在第一功率开关和第二功率开关的串联耦接节点和输出端口之间，所述谐振槽包括谐振电感和谐振电容；
时钟信号产生器，提供时钟信号；
极性判断电路，接收表征流过谐振电感的电流的电流采样信号和时钟信号，所述极性判断电路基于电流采样信号和时钟信号产生容性判断信号；
控制与逻辑电路，耦接至时钟信号产生器和极性判断电路，接收时钟信号和容性判断信号，并基于时钟信号和容性判断信号产生第一逻辑信号和第二逻辑信号；
逻辑延时电路，耦接至控制与逻辑电路接收第一逻辑信号和第二逻辑信号，并基于第一逻辑信号和第二逻辑信号产生第一逻辑延时信号和第二逻辑延时信号；
驱动电路，耦接至逻辑延时电路接收第一逻辑延时信号和第二逻辑延时信号，产生第一驱动信号和第二驱动信号，用以分别控制第一功率开关和第二功率开关的运行。
2.如权利要求1所述的开关电源电路，其中所述极性判断电路包括：
正向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第一门限信号，所述正向比较器基于电流采样信号和第一门限信号产生正向比较信号；
负向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第二门限信号，所述负向比较器基于电流采样信号和第二门限信号产生负向比较信号；
第一D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至正向比较器的输出端子接收正向比较信号，时钟输入端子接收反相时钟信号，复位端子接收时钟信号，所述第一D触发器基于正向比较信号和反相时钟信号的上升沿在其输出端子产生正向判断信号；
第二D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至负向比较器的输出端子接收负向比较信号，时钟输入端子接收时钟信号，复位端子接收反相时钟信号，所述第二D触发器基于负向比较信号和时钟信号的上升沿在其输出端子产生负向判断信号；
逻辑或电路，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收正向判断信号，第二输入端子接收负向判断信号，所述逻辑或电路基于正向判断信号和负向判断信号在其输出端子产生所述容性判断信号。
3.如权利要求1所述的开关电源电路，其中所述控制与逻辑电路包括：
定时器，提供定时信号；
第一逻辑与电路，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至定时器接收定时信号，第二输入端子接收容性判断信号，所述第一逻辑与电路基于定时信号和容性判断信号在其输出端子产生容性复位信号；
第一逻辑或电路，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一逻辑与电路的输出端子接收容性复位信号，第二输入端子接收第一死区设定信号，所述第一逻辑或电路基于容性复位信号和第一死区设定信号在其输出端子产生第一复位信号；
第二逻辑或电路，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一逻辑与电路的输出端子接收容性复位信号，第二输入端子接收第二死区设定信号，所述第二逻辑或电路基于容性复位信号和第二死区设定信号在其输出端子产生第二复位信号；
第一RS触发器，具有置位输入端子、复位输入端子和输出端子，其置位输入端子接收时钟信号，复位输入端子耦接至第一逻辑或电路的输出端子接收第一复位信号，所述第一RS触发器基于时钟信号和第一复位信号在其输出端子产生第一死区时间信号；
第二RS触发器，具有置位输入端子、复位输入端子和输出端子，其置位输入端子接收反相时钟信号，复位输入端子耦接至第二逻辑或电路的输出端子接收第二复位信号，所述第二RS触发器基于反相时钟信号和第二复位信号在其输出端子产生第二死区时间信号；
逻辑或非电路，具有第一输入端子、第二输入端子、第一输出端子和第二输出端子，其第一输入端子耦接至第一RS触发器的输出端子接收第一死区时间信号，第二输入端子耦接至第二RS触发器的输出端子接收第二死区时间信号，所述逻辑或非电路基于第一死区时间信号和第二死区时间信号，在第一输出端子产生死区时间信号，在第二输出端子产生非死区时间信号；
第二逻辑与电路，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至逻辑或非电路接收非死区时间信号，第二输入端子接收时钟信号，所述第二逻辑与电路基于时钟信号和非死区时间信号在其输出端子产生第一逻辑信号；
第三逻辑与电路，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至逻辑或非电路接收非死区时间信号，第二输入端子接收反相时钟信号，所述第三逻辑与电路基于反相时钟信号和非死区时间信号在其输出端子产生第二逻辑信号。
4.如权利要求1所述的开关电源电路，其中所述逻辑延时电路包括：
第一短脉冲电路，接收反相时钟信号，并基于反相时钟信号的上升沿产生第一短脉冲信号；
第一逻辑或单元，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第一短脉冲电路接收第一短脉冲信号，第二输入端子接收第一逻辑信号，所述第一逻辑或单元基于第一短脉冲信号和第一逻辑信号在其输出端子产生第一逻辑延时信号；
第二短脉冲电路，接收时钟信号，并基于时钟信号的上升沿产生第二短脉冲信号；
第二逻辑或单元，具有第一输入端子、第二输入端子和输出端子，其第一输入端子耦接至第二短脉冲电路接收第二短脉冲信号，第二输入端子接收第二逻辑信号，所述第二逻辑或单元基于第二短脉冲信号和第二逻辑信号在其输出端子产生第二逻辑延时信号。
5.如权利要求1所述的开关电源电路，其中所述极性判断电路包括：
正向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第一门限信号，所述正向比较器基于电流采样信号和第一门限信号产生正向比较信号；
负向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第二门限信号，所述负向比较器基于电流采样信号和第二门限信号产生负向比较信号；
第一D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至正向比较器的输出端子接收正向比较信号，时钟输入端子接收反相时钟信号，复位端子接收时钟信号，所述第一D触发器基于正向比较信号和反相时钟信号的上升沿在其输出端子产生正向判断信号；
第二D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至负向比较器的输出端子接收负向比较信号，时钟输入端子接收时钟信号，复位端子接收反相时钟信号，所述第二D触发器基于负向比较信号和时钟信号的上升沿在其输出端子产生负向判断信号；
第一延时电路，接收反相时钟信号，对所述反相时钟信号进行上升沿延迟，产生反相时钟延迟信号；
第三D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至正向比较器的输出端子接收正向比较信号，时钟输入端子耦接至第一延时电路接收反相时钟延迟信号，复位端子接收时钟信号，所述第三D触发器基于正向比较信号和反相时钟延迟信号的上升沿在其输出端子产生正向确认信号；
第二延时电路，接收时钟信号，对所述时钟信号进行上升沿延迟，产生时钟延迟信号；
第四D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至负向比较器的输出端子接收负向比较信号，时钟输入端子耦接至第二延时电路接收时钟延迟信号，复位端子接收反相时钟信号，所述第四D触发器基于负向比较信号和时钟延迟信号的上升沿在其输出端子产生负向确认信号；
逻辑或电路，接收正向判断信号、正向确认信号、负向判断信号和负向确认信号，并基于正向判断信号、正向确认信号、负向判断信号和负向确认信号产生所述容性判断信号。
6.一种开关电源电路，包括：
输入端口，接收输入电压；
输出端口，提供输出电压；
功率级，所述功率级包括串联耦接在输入端口和参考地之间的第一功率开关和第二功率开关；
谐振槽，耦接在第一功率开关和第二功率开关的串联耦接节点和输出端口之间，所述谐振槽包括谐振电感和谐振电容；
时钟信号产生器，提供时钟信号；
极性判断电路，接收表征流过谐振电感的电流的电流采样信号和时钟信号，所述极性判断电路基于电流采样信号和时钟信号产生容性判断信号；
控制与逻辑电路，耦接至时钟信号产生器和极性判断电路，接收时钟信号和容性判断信号，并基于时钟信号和容性判断信号产生第一逻辑信号和第二逻辑信号；
中间电路，耦接至控制与逻辑电路接收第一逻辑信号和第二逻辑信号，并基于第一逻辑信号和第二逻辑信号产生第一逻辑延时信号和第二逻辑延时信号；
驱动电路，耦接至中间电路接收第一逻辑延时信号和第二逻辑延时信号，产生第一驱动信号和第二驱动信号，用以分别控制第一功率开关和第二功率开关的运行。
7.如权利要求6所述的开关电源电路，其中所述极性判断电路包括：
正向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第一门限信号，所述正向比较器基于电流采样信号和第一门限信号产生正向比较信号；
负向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第二门限信号，所述负向比较器基于电流采样信号和第二门限信号产生负向比较信号；
第一D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至正向比较器的输出端子接收正向比较信号，时钟输入端子接收反相时钟信号，复位端子接收时钟信号，所述第一D触发器基于正向比较信号和反相时钟信号的上升沿在其输出端子产生正向判断信号；
第二D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至负向比较器的输出端子接收负向比较信号，其时钟输入端子接收时钟信号，复位端子接收反相时钟信号，所述第二D触发器基于负向比较信号和时钟信号的上升沿在其输出端子产生负向判断信号；
逻辑或电路，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收正向判断信号，第二输入端子接收负向判断信号，所述逻辑或电路基于正向判断信号和负向判断信号在其输出端子产生所述容性判断信号。
8.如权利要求6所述的开关电源电路，其中所述极性判断电路包括：
正向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第一门限信号，所述正向比较器基于电流采样信号和第一门限信号产生正向比较信号；
负向比较器，具有第一输入端子、第二输入端子和输出端子，其第一输入端子接收电流采样信号，第二输入端子接收第二门限信号，所述负向比较器基于电流采样信号和第二门限信号产生负向比较信号；
第一D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至正向比较器的输出端子接收正向比较信号，时钟输入端子接收反相时钟信号，复位端子接收时钟信号，所述第一D触发器基于正向比较信号和反相时钟信号的上升沿在其输出端子产生正向判断信号；
第二D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至负向比较器的输出端子接收负向比较信号，时钟输入端子接收时钟信号，复位端子接收反相时钟信号，所述第二D触发器基于负向比较信号和时钟信号的上升沿在其输出端子产生负向判断信号；
第一延时电路，接收反相时钟信号，对所述反相时钟信号进行上升沿延迟，产生反相时钟延迟信号；
第三D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至正向比较器的输出端子接收正向比较信号，时钟输入端子耦接至第一延时电路接收反相时钟延迟信号，复位端子接收时钟信号，所述第三D触发器基于正向比较信号和反相时钟延迟信号的上升沿在其输出端子产生正向确认信号；
第二延时电路，接收时钟信号，对所述时钟信号进行上升沿延迟，产生时钟延迟信号；
第四D触发器，具有触发输入端子、时钟输入端子、复位端子和输出端子，其触发输入端子耦接至负向比较器的输出端子接收负向比较信号，时钟输入端子耦接至第二延时电路接收时钟延迟信号，复位端子接收反相时钟信号，所述第四D触发器基于负向比较信号和时钟延迟信号的上升沿在其输出端子产生负向确认信号；
逻辑或电路，接收正向判断信号、正向确认信号、负向判断信号和负向确认信号，并基于正向判断信号、正向确认信号、负向判断信号和负向确认信号产生所述容性判断信号。
9.一种用于开关电源电路的方法，所述开关电源电路接收输入电压，产生输出电压，所述开关电源电路包括功率级和谐振槽，所述功率级具有串联耦接的第一功率开关和第二功率开关，所述谐振槽包括谐振电感和谐振电容，所述谐振槽耦接至第一功率开关和第二功率开关的串联耦接节点，所述方法包括：
提供时钟信号和反相时钟信号，所述时钟信号和反相时钟信号互补；
提供表征流过谐振电感的电流的电流采样信号；
检测所述电流采样信号的方向：若在反相时钟信号的上升沿所述方向为正且在时钟信号的上升沿所述方向为负，根据第一功率开关和第二功率开关串联耦接节点处的电压提供死区时间信号；反之，若在反相时钟信号的上升沿所述方向为负或在时钟信号的上升沿所述方向为正，提供定时信号，根据定时信号提供当前开关周期的死区时间信号；
响应时钟信号、反相时钟信号和死区时间信号，产生第一逻辑信号和第二逻辑信号；
对所述第一逻辑信号和第二逻辑信号进行延时，产生第一逻辑延时信号和第二逻辑延时信号，用以分别控制第一功率开关和第二功率开关的运行。
10.如权利要求9所述的方法，其中所述步骤“检测所述电流采样信号的方向”进一步包括：
对反相时钟信号的上升沿和时钟信号的上升沿分别进行延迟，产生时钟延迟信号和反相时钟延迟信号；
若在反相时钟信号的上升沿和反相时钟延迟信号的上升沿所述方向均为正，且在时钟信号的上升沿和时钟延迟信号的上升沿所述方向均为负，根据第一功率开关和第二功率开关串联耦接节点处的电压提供死区时间信号；
若在反相时钟信号的上升沿或反相时钟延迟信号的上升沿所述方向为负，或在时钟信号的上升沿或时钟延迟信号的上升沿所述方向为正，提供定时信号，根据定时信号提供当前开关周期的死区时间信号。
CN201410484431.XA 2014-09-19 2014-09-19 开关电源电路及方法 Active CN104270007B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410484431.XA CN104270007B (zh) 2014-09-19 2014-09-19 开关电源电路及方法
TW104130622A TWI549410B (zh) 2014-09-19 2015-09-16 開關電源電路及方法
US14/859,070 US9634572B2 (en) 2014-09-19 2015-09-18 Switching mode power supply and the controller and the method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410484431.XA CN104270007B (zh) 2014-09-19 2014-09-19 开关电源电路及方法

Publications (2)

Publication Number Publication Date
CN104270007A CN104270007A (zh) 2015-01-07
CN104270007B true CN104270007B (zh) 2016-11-23

Family

ID=52161509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410484431.XA Active CN104270007B (zh) 2014-09-19 2014-09-19 开关电源电路及方法

Country Status (3)

Country Link
US (1) US9634572B2 (zh)
CN (1) CN104270007B (zh)
TW (1) TWI549410B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270008B (zh) * 2014-09-19 2017-01-18 成都芯源***有限公司 谐振开关变换器、控制电路及其自动死区时间调节的控制方法
CN104539165B (zh) * 2014-12-31 2017-06-23 杭州茂力半导体技术有限公司 用于谐振变换器的容性模式检测电路和方法及谐振变换器
US10164528B2 (en) 2015-06-29 2018-12-25 Semiconductor Components Industries, Llc Switch control circuit and buck converter including the same
CN105207487B (zh) * 2015-09-24 2017-11-21 成都芯源***有限公司 一种谐振变换器的控制方法、电路及谐振变换器
CN105375768B (zh) * 2015-10-19 2018-03-06 成都芯源***有限公司 一种谐振变换器的容性模式保护方法和容性模式控制电路
CN107342691B (zh) 2017-07-11 2019-07-19 成都芯源***有限公司 用于同步整流管的控制装置和方法
JP6937431B2 (ja) * 2018-04-20 2021-09-22 日産自動車株式会社 共振型電力変換装置を制御する制御方法及び共振型電力変換装置
TWI665872B (zh) * 2018-04-24 2019-07-11 虹光精密工業股份有限公司 短脈衝產生電路
CA3044742C (en) * 2019-05-30 2023-12-19 Alpha Technologies Ltd. Synchronous rectification of llc converters based on homopolarity
US10855183B1 (en) * 2019-07-24 2020-12-01 Infineon Technologies Ag Method and device to operate a power switch in multiple modes
JP7443692B2 (ja) * 2019-07-29 2024-03-06 株式会社デンソーウェーブ 産業用制御装置の入力モジュール
CN113452254B (zh) 2021-05-27 2023-03-31 华为数字能源技术有限公司 谐振变换***和控制方法
CN113726181B (zh) * 2021-09-07 2024-05-31 富满微电子集团股份有限公司 一种谐振控制电路及芯片
JP2023049712A (ja) * 2021-09-29 2023-04-10 国立大学法人 岡山大学 制御方法、制御装置及び制御システム
CN115549456B (zh) * 2022-09-29 2023-06-23 杰华特微电子股份有限公司 反激变换器的保护电路及控制方法
CN117277999B (zh) * 2023-11-20 2024-02-09 中国电子科技集团公司第五十八研究所 具有时钟同步看门狗功能的高精度振荡器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164221A (zh) * 2005-04-01 2008-04-16 Nxp股份有限公司 谐振变换器的控制
CN101803164A (zh) * 2007-09-18 2010-08-11 Nxp股份有限公司 避免电容性模式的半桥谐振转换器的控制
CN104009620A (zh) * 2014-06-16 2014-08-27 南京航空航天大学 逆变器的控制型软开关技术
CN204068705U (zh) * 2014-09-19 2014-12-31 成都芯源***有限公司 开关电源电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015769B2 (en) * 2002-06-20 2006-03-21 Alfred E. Mann Foundation For Scientific Research System and method for automatic tuning of a magnetic field generator
US7030570B2 (en) * 2004-07-07 2006-04-18 Osram Sylvania Inc. Resonant inverter including feed back circuit with source of variable bias current
JP4884665B2 (ja) * 2004-11-12 2012-02-29 ローム株式会社 直流−交流変換装置、そのコントローラｉｃ、及び直流−交流変換装置の並行運転システム
JP4925922B2 (ja) * 2007-05-23 2012-05-09 ルネサスエレクトロニクス株式会社 スイッチングレギュレータ
US9118259B2 (en) * 2007-12-03 2015-08-25 Texas Instruments Incorporated Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current
TWI380569B (en) * 2008-03-03 2012-12-21 Lite On Technology Corp Control device for a resonant dc/dc converter
TWI363481B (en) * 2008-03-28 2012-05-01 Delta Electronics Inc Synchronous rectifying circuit having burst mode controller and controlling method thereof
TWM357125U (en) * 2008-12-31 2009-05-11 Top Victory Invest Ltd Control circuit for zero voltage switching (ZVS) resonant inverter
CN102035364B (zh) 2010-12-02 2013-08-21 成都芯源***有限公司 无桥功率因数校正变换器及其控制方法
CN102185504A (zh) 2011-05-17 2011-09-14 成都芯源***有限公司 电源电路及控制电源电路的方法
TWI442679B (zh) * 2011-05-23 2014-06-21 System General Corp 諧振式功率轉換器之控制電路與控制方法
TWM417719U (en) * 2011-07-06 2011-12-01 Wen-Jin Huang Bisynchronous Resonant Switching DC power supply
CN102611325B (zh) * 2012-03-19 2014-08-20 西安理工大学 一种基于高阶谐振技术的逆变电路负载匹配的方法
CN103066817A (zh) 2012-12-24 2013-04-24 成都芯源***有限公司 一种纹波抑制电路及其供电***和纹波抑制方法
CN103151912B (zh) 2013-03-21 2015-05-06 成都芯源***有限公司 一种功率因数校正电路及其控制电路和控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164221A (zh) * 2005-04-01 2008-04-16 Nxp股份有限公司 谐振变换器的控制
CN101803164A (zh) * 2007-09-18 2010-08-11 Nxp股份有限公司 避免电容性模式的半桥谐振转换器的控制
CN104009620A (zh) * 2014-06-16 2014-08-27 南京航空航天大学 逆变器的控制型软开关技术
CN204068705U (zh) * 2014-09-19 2014-12-31 成都芯源***有限公司 开关电源电路

Also Published As

Publication number Publication date
CN104270007A (zh) 2015-01-07
TW201613242A (en) 2016-04-01
TWI549410B (zh) 2016-09-11
US20160087544A1 (en) 2016-03-24
US9634572B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
CN104270007B (zh) 开关电源电路及方法
CN105207487B (zh) 一种谐振变换器的控制方法、电路及谐振变换器
CN103795260B (zh) 一种非互补反激有源钳位变换器
CN104779806B (zh) 不对称半桥反激变换器及其控制方法
CN105375768B (zh) 一种谐振变换器的容性模式保护方法和容性模式控制电路
CN101202509B (zh) 用于回扫功率转换器的同步整流电路及其方法
CN1677814B (zh) 低声频噪声电源控制器及其操作方法
CN102749498B (zh) 一种交流电压检测电路及其方法和安规电容放电电路
CN203071817U (zh) 一种开关电源电路
CN101207333B (zh) 一种开关电源及其待命模式控制方法
CN103138240B (zh) 防反灌电流电路、防反灌电流方法及供电***
CN103795228A (zh) 一种用于开关变换器的控制电路及其控制方法
CN103001297B (zh) 一种串联电容器组谐振式电压均衡充电方法及其***
CN104393743B (zh) 控制电路、控制方法和开关型变换器
CN106374751B (zh) 一种同步整流控制芯片
CN106452086B (zh) 一种同步整流控制电路
KR102067200B1 (ko) 공진 클록 모드와 통상의 클록 모드 간의 전이
CN204068705U (zh) 开关电源电路
CN103227558B (zh) 一种逐波限流方法及装置
CN104836209A (zh) 一种数字电源保护电路及装置
CN105305798A (zh) 应用于降压变换器的限流保护电路及限流保护方法
CN107147286A (zh) 开关电源电感的电流过零检测方法、电路及控制方法
CN106452087B (zh) 一种同步整流控制电路的整流方法
CN206442302U (zh) 一种同步整流控制芯片
WO2023036220A1 (zh) 一种波峰波谷开通控制方法及控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant