CN113726181B - 一种谐振控制电路及芯片 - Google Patents

Abstract

本发明提供了一种谐振控制电路及芯片，谐振控制电路应用于谐振电路，谐振控制电路包括：边沿检测模块，与浮动电压引脚连接，边沿检测模块被配置为检测浮动电压引脚的边沿信号，生成检测结果；逻辑处理模块，与边沿检测模块连接；逻辑处理模块被配置为根据检测结果生成截止信号；驱动模块，与逻辑处理模块连接，驱动模块与半桥模块连接，并根据截止信号控制半桥模块的开关管截止。该谐振控制电路，通过检测浮动电压引脚电压的方式，获得更加精准的检测结果。无需设置多个比较器，减少电路功耗及应用成本。能够在检测到上升沿或下降沿时，使开关管处于截止状态，实现开关管不会同时处于导通状态，自适应调整死区时间长短，提高能量转换效率。

Description

一种谐振控制电路及芯片

技术领域

本发明属于集成电路技术领域，具体涉及一种谐振控制电路及芯片。

背景技术

目前，为了提供符合负载工作条件的电能，通常需要设置电源转换器，常用的电源转换器有LLC谐振变换器。

现有的LLC串联谐振变换器包含串联谐振电感、谐振变压器和谐振电容组成的LLC谐振网络，还包括由两个功率管组成的开关管和滤波电容。但是现有的LLC串联谐振变换器存在死区时间过长、使电路中谐振时长过长、谐振电路的电能转换效率较低的问题。

发明内容

针对现有技术中的缺陷，本发明提供一种谐振控制电路及芯片，能够自适应调整死区时间长短，提高能量转换效率。

第一方面，一种谐振控制电路，谐振控制电路应用于包括电容模块和半桥模块的谐振电路，电容模块的第一端与半桥模块的半桥中间节点、半桥引脚分别连接，电容模块的第二端与浮动电压引脚连接；谐振控制电路包括：

边沿检测模块，用于与浮动电压引脚连接，边沿检测模块被配置为检测浮动电压引脚的边沿信号，生成检测结果；

逻辑处理模块，与边沿检测模块连接；逻辑处理模块被配置为根据检测结果生成截止信号；

驱动模块，与逻辑处理模块连接，驱动模块用于与半桥模块连接，并根据截止信号控制半桥模块的开关管截止。

第二方面，一种谐振控制芯片，包括第一方面的谐振控制电路。

由上述技术方案可知，本发明提供的谐振控制电路及芯片，通过检测浮动电压引脚VBOOT电压的方式，获得更加精准的检测结果。该谐振控制电路及芯片，无需设置多个比较器，减少电路功耗及应用成本。该谐振控制电路及芯片，能够在检测到上升沿或下降沿时，使开关管处于截止状态，实现开关管不会同时处于导通状态，自适应调整死区时间长短，提高能量转换效率。该谐振控制电路及芯片可以应用于各种需要设置死区的谐振电路。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。

图1为具体实施例提供的谐振控制电路的模块框图。

图2为具体实施例提供的谐振电路的电路图。

图3为具体实施例提供的边沿检测模块的模块框图。

图4为具体实施例提供的边沿检测模块的电路图。

图5为具体实施例提供的边沿检测模块的另一种模块框图。

图6为具体实施例提供的边沿检测模块输出信号的时序图。

具体实施方式

下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

如在本说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

实施例：

一种谐振控制电路2，参见图1，谐振控制电路2可以应用于包括电容模块11和半桥模块12的谐振电路1，电容模块11的第一端与半桥模块12的半桥中间节点、半桥引脚HB分别连接，电容模块11的第二端与浮动电压引脚VBOOT连接；谐振控制电路2包括：

边沿检测模块21，用于与浮动电压引脚VBOOT连接，边沿检测模块21被配置为检测浮动电压引脚VBOOT的边沿信号，生成检测结果；

逻辑处理模块22，与边沿检测模块21连接；逻辑处理模块22被配置为根据检测结果生成截止信号；

驱动模块23，与逻辑处理模块22连接，驱动模块23用于与半桥模块12连接，并根据截止信号控制半桥模块12的开关管截止。

在本实施例中，边沿信号可以包括上升沿和/或下降沿。

在本实施例中，参见图2，半桥模块12可以包括第一开关管121和第二开关管125，谐振电路1还可以包括电感123和变压器，变压器可以包括初级线圈126、次级线圈128和次级线圈129。其中，第一开关管121的第三端和第二开关管125的第三端分别与驱动模块23连接，第一开关管121的第一端与VIN连接，第一开关管121的第二端和第二开关管125的第一端均连接至半桥引脚HB，第二开关管125的第二端连接至参考地端GND，其中，可以将第一开关管121的第二端与第二开关管125的第一端形成的共接点作为半桥中间节点。另外，第一开关管121的第三端可以为第一开关管121的栅极，第一开关管121的第一端可以为第一开关管121的漏极，第一开关管121的第二端可以为第一开关管121的源极，第二开关管125同理。另外，在第一开关管121的源极与漏极之间可具有第一二极管122，该第一二极管122与第一开关管121可以为寄生关系，也可以为外接关系，同理，在第二开关管125的源极与漏极之间可具有第二二极管124，该第二二极管124与第一开关管121可以为寄生关系，也可以为外接关系。半桥引脚HB通过电感123连接至初级线圈126的第一端，初级线圈126的第二端通过第一电容130连接至参考地端GND，次级线圈128的第一端通过正接第三二极管127与输出输出端子134，次级线圈128的第二端和次级线圈129的第一端连接至参考地端GND，次级线圈129的第二端通过正接第四二极管131与输出端子134连接。

当第一开关管121导通时，半桥引脚HB的电压被拉升至VIN，电流流向为VIN→第一开关管121→电感123→初级线圈126→第一电容130，在第一开关管121截止之后，第二二极管124与电感123、初级线圈126、第一电容130形成续流回路；当第二开关管125导通时，半桥引脚HB的电压被拉低至参考地端GND，电流流向为第一电容130→初级线圈126→电感123→第二开关管125，在第二开关管125截止之后，第一二极管122与电感123、初级线圈126、第一电容130形成续流回路。在上述过程中，次级线圈128和次级线圈129会随着初级线圈126变化，经由第三二极管127和第四二极管131进行整流，输出正向电流，由此，实现为输出端子134与参考地端GND之间的负载提供电能。在上述过程中，半桥引脚HB的电压交替变换，半桥引脚HB处的电压变换，电感123、初级线圈126、第一电容130产生谐振。同时，可以控制其中一个开关管截止，另一个开关管导通，为了防止开关管的控制信号翻转时发生穿通，可以在第一开关管121导通与第二开关管125截止之间(或者第一开关管121截止与第二开关管125导通之间)设置死区时间，死区时间可以指第一开关管121和第二开关管125同时处于截止状态的时间。

进一步地，在一些实施例中，谐振电路还可以包括第五二极管133和光耦135，光耦135包括光敏器件1351和感应端1352。光敏器件1351的第一端连接至反馈信号接收引脚FB，光敏器件1351的第二端连接至参考地端GND，感应端1352的第一端通过正接第五二极管133连接至输出端子134，感应端1352的第二端连接参考地。负载可以连接在输出端子134与参考地端之间。当输出端子134输出的电压VOUT变化时，会反映至光耦中感应端1352的正极，影响感应端1352发光的光强，光敏器件1351可以感应感应端1352发光的光强，并生成相应的电信号至FB引脚，由此，通过FB引脚即可获取到输出端子134与参考地端GND之间的负载用电状态。

进一步地，在一些实施例中，输出端子134还可以通过第四电容132连接至参考地端GND。

进一步地，在一些实施例中，谐振电路还可以包括另一半桥电路，与上述的半桥模块12构成全桥电路。

在本实施例中，电容模块11可以包括第二电容111。第二电容111的第一端与半桥模块12的半桥中间节点、半桥引脚HB分别连接，第二电容111的第二端与浮动电压引脚VBOOT连接。半桥模块12的半桥中间节点为第一开关管121的第二端和第二开关管125的第二端的共接点。

在本实施例中，浮动电压引脚VBOOT的电压大小可以用来表征半桥引脚HB的电压大小。边沿检测模块21用于检测浮动电压引脚VBOOT的边沿信号。假设有效边沿信号为上升沿或下降沿时，检测结果可以为检测到上升沿或检测到下降沿。假设边沿检测模块21通过输出端子134与逻辑处理模块22连接，当边沿检测模块21检测到上升沿时，通过一输出端输出Td_up信号给逻辑处理模块22；当边沿检测模块21检测到下降沿时，通过另一输出端输出Td_down信号给逻辑处理模块22。其中Td_up信号和Td_down信号可以包括持续时间与上升沿或下降沿持续时间相同的有效电平。

在本实施例中，逻辑处理模块22根据检测结果生成截止信号，其中不同的检测结果可以对应相同的截止信号，也可以对应不同的截止信号，不同的截止信号可以用来控制不同的开关管截止。例如检测结果为检测到上升沿或下降沿时，可以控制半桥模块12的开关管截止，比如控制第一开关管121和第二开关管125截止。假设逻辑处理模块22通过两个输出端与驱动模块23连接，当逻辑处理模块22接收到Td_up信号时，通过一输出端输出Drv_up信号给驱动模块23；当逻辑处理模块22接收到Td_down信号时，通过另一输出端输出Drv_down信号给驱动模块23。

在本实施例中，当检测结果包括检测到下降沿或上升沿时，图2中的谐振电路处于谐振状态，控制第一开关管121和第二开关管125同时处于截止状态。

在本实施例中，开关管可以为N型MOS管(金氧半场效晶体管，(Metal-Oxide-Semiconductor Field-Effect Transistor)、P型MOS管等，开关管的连接关系可以根据实际需要确定。

该谐振控制电路2，通过检测浮动电压引脚VBOOT电压的方式，而不是直接对半桥引脚HB进行检测，减少检测电路对半桥引脚HB的干扰，同时利用电容两端电压不突变的特性，获得更加精准的检测结果。该谐振控制电路2，无需设置多个比较器，减少电路功耗及应用成本。该谐振控制电路2，能够在检测到上升沿或下降沿时，使开关管处于截止状态，实现开关管不会同时处于导通状态，自适应调整死区时间长短，提高能量转换效率。该谐振控制电路2可以应用于各种需要设置死区的谐振电路。

进一步地，在一些实施例中，参见图3，边沿检测模块21可以包括电容器211和下降沿检测单元212；电容器211的第一端用于与浮动电压引脚VBOOT连接，下降沿检测单元212与电容器211的第二端、逻辑处理模块22依次连接。

在本实施例中，电容器211可以为第三电容2111。第三电容2111的第一端与浮动电压引脚VBOOT连接，下降沿检测单元212分别连接电容器的第二端、供电电压端、逻辑处理模块。

进一步地，参见图4，在一些实施例中，下降沿检测单元212可以包括第一负载、第一开关2123和第一检测组件；

第一负载分别与第一开关2123的第一端、第一检测组件分别连接，第一开关2123的第二端与电容器的第二端连接，第一检测组件的第二端与逻辑处理模块连接。

其中，第一负载可以包括第一电阻器2121，第一电阻器2121的第一端与供电电压端VDD连接，第一电阻器2121的第二端与第一开关2123的第一端连接。

在本实施例中，第一开关2123可以为MOS管、三极管等。当第一开关2123为N型MOS管时，第一开关2123的漏极与第一电阻器2121的第二端连接，第一开关2123的源极与电容器211的第二端连接。当浮动电压引脚VBOOT电压下降时，由于第三电容2111两端的电压差不会发生突变，因此，a节点(电容器的第二端与第一开关2123的第二端的共接点)的电压会被拉低，产生负电压。当第一开关2123的栅源电压大于第一开关2123的阈值电压(正电压)时，第一开关2123导通，此时，电流流向为VDD→第一开关2123漏极→第一开关2123源极→第三电容2111→浮动电压引脚VBOOT，当第一开关2123的源极电流足够大时，流经第一电阻器2121的电流也会增大，第一电阻器2121两端的电压增大，使得节点b(第一电阻器2121的第二端与第一开关2123的第一端的共接点)的电压发生翻转(比如由正电压转换为负电压)，第一检测组件输出Td_down信号，表示浮动电压引脚VBOOT电压处于下降沿状态，从而实现下降沿检测。

在一些示例中，第一负载也可以为恒流源，当第一开关2123的源极电流足够大时，会使节点b的电压发生翻转(比如由正电压转换为负电压)，该种方式的实现方式与上述第一电阻器2121对应的实现方式基本相同。

需要注意的是，第一负载还可以为二极管，该二极管连接在供电电压端VDD与第一开关2123的第一端之间。

进一步地，在一些实施例中，第一检测组件可以包括第一缓冲器2124和第一非门2125；第一开关2123的第一端、第一缓冲器2124、第一非门2125、逻辑处理模块22依次连接。

在本实施例中，第一缓冲器2124检测到b节点发生翻转后，输出低电平，并通过第一非门2125输出高电平。因此，当第一非门2125输出高电平时，表示浮动电压引脚VBOOT电压处于下降沿状态，从而实现下降沿检测。

进一步地，在一些实施例中，参见图5，边沿检测模块21还可以包括上升沿检测单元213；上升沿检测单元213与电容器211的第二端、逻辑处理模块22分别连接。

进一步地，在一些实施例中，参见图4，上升沿检测单元213可以包括第二负载、第二开关2131、电流镜和第二检测组件；第二开关2131的第一端与电容器211的第二端连接，第二开关2131的第二端、电流镜、第二电阻器2136、供电电压端VDD依次连接，第二检测组件连接在第二负载和电流镜的共接点与逻辑处理模块之间。

其中，第二负载可以包括第二电阻器2136，第二电阻器2136的第一端与供电电压端VDD连接，第二电阻器2136的第二端分别与电流镜、第二检测组件连接。此时，该第二电阻器2136与供电电压端VDD形成电流源。

在本实施例中，第二开关2131可以为MOS管、三极管等。当第二开关2131为P型MOS管时，第二开关2131的源极与电容器211的第二端连接，第二开关2131的漏极与电流镜连接。当浮动电压引脚VBOOT电压上升时，由于第三电容2111两端的电压差不会发生突变，因此，a节点的电压会被拉升，产生正电压，同时，第二开关2131的栅极接地，当第二开关2131的源栅电压大于第二开关2131的阈值电压的绝对值后，第二开关2131导通，电流流向为a节点→e节点，流经第二电阻器2136的电流也会增大，第二电阻器2136两端的电压增大，使得节点c的电压发生翻转(比如由高电平转换为低电平)，表示浮动电压引脚VBOOT电压处于上升沿状态，从而实现上升沿检测。

在一些示例中，第一负载也可以为恒流源，当第二开关2131的源极电流足够大时，会使节点c的电压发生翻转(比如由高电平转换为低电平)，该种方式的实现方式与上述第二电阻器2136对应的实现方式基本相同。需要注意的是，第二负载还可以为二极管，该二极管连接在电流镜和第二检测组件的共接点与供电电压端VDD之间。

进一步地，在一些实施例中，第二检测组件可以包括第二缓冲器2134和第二非门2135；第二电阻器2136和电流镜的共接点、第二缓冲器2134、第二非门2135、逻辑处理模块依次连接。

具体地，第二缓冲器2134检测到c节点发生翻转后，输出低电平，并通过第二非门2135输出高电平。因此，当第二非门2135输出高电平时，表示浮动电压引脚VBOOT电压处于上升沿状态，从而实现上升沿检测。

进一步地，在一些实施例中，参见图4，电流镜可以包括第一晶体管2132和第二晶体管2133；第一晶体管2132的第一端与第二开关2131的第二端连接，第一晶体管2132的第二端与第二晶体管2133的第二端与参考地段GND分别连接，第一晶体管2132的第三端与第二晶体管2133的第三端连接，第二晶体管2133的第一端与第二电阻器2136和第二检测组件形成的共接点连接。

在本实施例中，由于第一晶体管2132和第二晶体管2133组成镜像电路，第二晶体管2133的漏极电流大小与第二晶体管2133的漏极电流大小相同。

在本实施例中，第一晶体管2132和第二晶体管2133可以为MOS管、BJT管(BipolarJunction Transistor，双极结型晶体管)等，此处对第一晶体管2132和第二晶体管2133的类型不做具体限制。

进一步地，在一些实施例中，参见图4，第一开关2123与第二开关2131可以均为MOS管；第一开关2123的第三端、第二开关2131的第三端与参考地端连接。

在本实施例中，当第一开关2123为N型MOS管时，其漏极连接第一电阻器2121的第二端，其源极连接电容器2111的第二端，其栅极可以接地或接其他电位。当第二开关2131为P型MOS管时，其源极与第一开关2123的第二端，电容器2111的第二端分别连接，其漏极连接第一晶体管2132的漏极，其栅极可以接地或接其他电位。当第一晶体管2132为N型MOS管时，其漏极连接第二开关2131的漏极，其源极与第二晶体管2133的源极、参考地端GND分别连接，其栅极连接第二晶体管2133的栅极。当第二晶体管2133为N型MOS管时，其漏极连接第二电阻器2136。

进一步地，在一些实施例中，参见图6，开关管的截止时长可以与边沿信号的持续时长一致。另外，为进一步提高谐振电路的安全性，可以基于实际情况延长开关管的截止时间，也即，开关管的截止时长大于边沿信号的持续时长。

在本实施例中，当检测到浮动电压引脚VBOOT电压处于下降沿状态时，第一非门2125输出高电平，图4中的谐振电路处于谐振状态，控制第一开关管121和第二开关管125同时处于截止状态，控制第一开关管121和第二开关管125的截止时间与浮动电压引脚VBOOT电压的下降沿时间保持一致，当第一非门2125输出高电平时，控制第一开关管121和第二开关管125处于截止状态。

当检测到浮动电压引脚VBOOT电压处于上升沿状态时，第二非门2135输出高电平，图4中的谐振电路处于谐振状态，控制第一开关管121和第二开关管125同时处于截止状态，控制第一开关管121和第二开关管125的截止时间与浮动电压引脚VBOOT电压的上升沿时间保持一致，当第二非门2135输出高电平时，控制第一开关管121和第二开关管125处于截止状态。

进一步地，在一些实施例中，第一检测组件和第二检测组件还可以通过比较器判断是否产生电压翻转。例如第一检测组件可以设置比较器，将b节点电压与预设电压进行比较，进而判断b节点的电压是否发生翻转。同理，第二检测组件也可以设置比较器，将c节点电压与预设电压进行比较，进而判断c节点是否发生翻转。此处对第一检测组件和第二检测组件的检测方式不做具体限制。

一种谐振控制芯片，可以包括上述的谐振控制电路2。

本发明实施例所提供的芯片，为简要描述，实施例部分未提及之处，可参考前述实施例中相应内容。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (8)

1.一种谐振控制电路，其特征在于，所述谐振控制电路应用于包括电容模块和半桥模块的谐振电路，所述电容模块的第一端与所述半桥模块的半桥中间节点、半桥引脚分别连接，所述电容模块的第二端与浮动电压引脚连接；所述谐振控制电路包括：

边沿检测模块，用于与所述浮动电压引脚连接，所述边沿检测模块被配置为检测所述浮动电压引脚的边沿信号，生成检测结果；

逻辑处理模块，与所述边沿检测模块连接；所述逻辑处理模块被配置为根据所述检测结果生成截止信号；

驱动模块，与所述逻辑处理模块连接，所述驱动模块用于与所述半桥模块连接，并根据所述截止信号控制所述半桥模块的开关管截止；

所述边沿检测模块包括电容器和下降沿检测单元；所述电容器的第一端用于与所述浮动电压引脚连接，所述下降沿检测单元连接在所述电容器的第二端与所述逻辑处理模块之间；

所述下降沿检测单元包括第一负载、第一开关和第一检测组件；

所述第一负载与所述第一开关的第一端、第一检测组件分别连接，所述第一开关的第二端与所述电容器的第二端连接，所述第一检测组件的第二端与所述逻辑处理模块连接；

当检测结果包括检测到下降沿或上升沿时，谐振电路处于谐振状态，控制半桥模块中的开关管同时处于截止状态。

2.根据权利要求1所述的谐振控制电路，其特征在于，所述第一负载包括第一电阻器，所述第一电阻器的第一端与供电电压端连接，所述第一电阻器的第二端与所述第一开关的第一端连接。

3.根据权利要求1所述的谐振控制电路，其特征在于，所述第一负载为恒流源。

4.根据权利要求1所述的谐振控制电路，其特征在于，所述边沿检测模块还包括上升沿检测单元；所述上升沿检测单元连接在所述电容器的第二端与所述逻辑处理模块之间。

5.根据权利要求4所述的谐振控制电路，其特征在于，所述上升沿检测单元包括第二负载、第二开关、电流镜和第二检测组件；所述第二开关的第一端与所述电容器的第二端连接，所述第二开关的第二端连接所述电流镜的输入端，所述电流镜的输出端连接所述第二负载，所述第二检测组件连接在所述第二负载和所述电流镜的共接点与所述逻辑处理模块之间。

6.根据权利要求5所述的谐振控制电路，其特征在于，所述电流镜包括第一晶体管和第二晶体管，所述第二负载包括第二电阻器；所述第一晶体管的第一端与所述第二开关的第二端连接，所述第一晶体管的第二端、所述第二晶体管的第二端与参考地端分别连接，所述第一晶体管的第三端与所述第二晶体管的第三端连接，所述第二晶体管的第一端与所述第二电阻器和所述第二检测组件形成的共接点连接。

7.根据权利要求1至6中任一项所述的谐振控制电路，其特征在于，所述开关管的截止时长与所述边沿信号的持续时长一致。

8.一种谐振控制芯片，其特征在于，包括权利要求1至6中任一项权利要求所述的谐振控制电路。