CN104242913B - 一种面积优化的fpga互连结构 - Google Patents
一种面积优化的fpga互连结构 Download PDFInfo
- Publication number
- CN104242913B CN104242913B CN201310248170.7A CN201310248170A CN104242913B CN 104242913 B CN104242913 B CN 104242913B CN 201310248170 A CN201310248170 A CN 201310248170A CN 104242913 B CN104242913 B CN 104242913B
- Authority
- CN
- China
- Prior art keywords
- multiplexer
- group
- signal
- groups
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出一种FPGA互连结构。所述的FPGA互连结构包括第一级多路复用器和至少另一级多路复用器，其中第一级多路复用器的输出信号构成所述至少另一级多路复用器的输入信号；所述至少另一级多路复用器包括多个多路复用器，所述多个多路复用器具有相同的多位第一输入信号。多位数据通路经过基本相同的绕线路径，即每条通路的延时基本相同，从而保证了数据的正常传输，并减小了具有相同输入的多路复用器间的设计面积。
Description
技术领域
本发明涉及FPGA互连结构，更具体地讲涉及面积优化的FPGA互连结构。
背景技术
有许多应用要求集成电路具有可编程或可配置的互联网络。一个这样的应用是现场可编程逻辑门阵列(Field programmable gate array，简称 FPGA)，其中，逻辑门通过可配置的互联网络而彼此连接。作为独立芯片或***中核心部分起作用的FPGA已经广泛被应用于大量微电子设备中。
在FPGA的基本结构当中，多路复用器(MUX)应用的非常广泛。多路复用器是构成FPGA的基本互连单元，通常FPGA有80％的面积被互连单元占用。因此减小基本互连单元的面积对于减小FPGA芯片的整体面积有着很重要的意义。
图1为现有技术中通常采用的FPGA互连结构64×1多路复用器的结构示意图。如图1所示，该结构采用两级多路复用器来实现，其中第一级由16 个4选1多路复用器组成，该第一级中所有4选1多路复用器共享相同的配置位，第二级由一个16选1多路复用器组成。
图2为现有技术中通常采用的FPGA互连结构64×4多路复用器的结构示意图。如图2所示，该结构采用四组FPGA互连结构64×1多路复用器组成，该结构占用了较大的版图面积。
本发明根据多路复用器的版图设计特点，设计了一种互连结构(xbar)，可以有效的减小互连单元的面积。
发明内容
本发明的目的是提供能够克服以上问题的FPGA互连结构。
本发明提供一种FPGA互连结构，包含：第一级多路复用器和至少另一级多路复用器，其中第一级多路复用器的输出信号构成所述至少另一级多路复用器的输入信号；所述至少另一级多路复用器包括多个多路复用器，所述多个多路复用器具有相同的多位第一输入信号。
第一级多路复用器由N组次级多路复用器组成，每组次级多路复用器共享配置位。次级多路复用器由M组多路复用器组成，所述M组多路复用器具有相同的多位第二输入信号。
附图说明
图1是现有技术中FPGA互连结构64×1多路复用器的结构示意图；
图2是现有技术中FPGA互连结构64×4多路复用器的结构示意图
图3是本发明实施例的FPGA互连结构64×4多路复用器的结构示意图；；
图4是图3所示的第二级多路复用器的结构示意图；
图5A是实施例中一种采用的源-漏共享技术图；
图5B是实施例中另一种采用的源-漏共享技术图；
图5C是实施例中又一种采用的源-漏共享技术图；
图6是图4所示第二级多路复用器一部分的的设计版图；
图7是图3所示的第一级多路复用器的结构示意图；
图8是本发明实施例的FPGA互连结构64×32多路复用器的结构示意图；
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图3是根据本发明实施例的FPGA互连结构64×4多路复用器的结构示意图。如图3所示，该结构***有64位输入信号和4位输出信号，由两级多路复用器组成。
输入端的64位信号分离为四组16位信号，每组16位信号又分离为四组 4位信号作为第一级多路复用器的输入信号。第一级多路复用器包括四组次级多路复用器，每组次级多路复用器包括4个4选1多路复用器并共享配置位，每组次级多路复用器输入一组16位信号并输出一组4位信号。第一级多路复用器输出的四组4位信号经叠加后形成一组16位信号并作为第二级多路复用器的输入信号。
第二级多路复用器由四个16选1的多路复用器组成，每个16选1的多路复用器输入一组16位信号并输出四组1位信号，该四组1位信号经叠加后形成一组4位信号作为***的输出信号。其中输入到每组16选1的多路复用器的16位信号是相同的。
图4是图3所示第二级多路复用器的结构示意图。如图4所示，有由上到下排列的四组(行)4选1多路复用器，每组由多路复用器s0、多路复用器s1、多路复用器s2、多路复用器s3和多路复用器s4组成。
在每组4选1多路复用器中，多路复用器s0、多路复用器s1、多路复用器s2和多路复用器s3共享配置位。多路复用器s0接收输入信号X0_0、X1_0、 X2_0和X3_0，输出Y0_0；多路复用器s1接收输入信号X0_1、X1_1、X2_1和 X3_1,输出Y0_1；多路复用器s2接收输入信号X0_2，X1_2，X2_2和X3_2,输出Y0_2；多路复用器s3接收输入信号X0_3、X1_3、X2_3和X3_3,输出Y0_3。在相同的配置位的控制下，多路复用器s0、多路复用器s1、多路复用器s2 和多路复用器s3选择同样位置的输入信号作为各自输出。输出信号Y0<0：3> 经多路复用器s4选择1位信号，由此实现一个16选1的多路复用器。
从图4中可见，由于不同组但是列位置相同的4选1多路复用器s0-s3 采用相同的输入信号，不同组的4选1多路复用器s4输出4个不同的1位信号，各组4选1多路复用器实际构成的16选1多路复用器具有相同的16位输入和1位不同的输出。因此，图4所示的4组4选1多路复用器共同构成图3中的第二级16选4多路复用器。
不同于现有技术中在第二级多路复用器中每个多路复用器的输入是不同的特点，在本发明实施例中不同组但列位置相同的多路复用器的输入信号是相同的，例如四个4选1多路复用器s0的输入信号为相同的。如果替换构成这些不同组但列位置相同的多路复用器的相邻晶体管的源极位置和漏极位置并将替换后的晶体管的相同节点进行共享，可减小节点之间的最小距离，从而有效的减小不同组多路复用器之间的最小距离，节约了设计面积。
如图5A中所示为四组晶体管(ⅠⅡⅢⅣ)，其中A为源极，B为漏极， C为栅极。晶体管的栅极相当于多路复用器的配置位，用于控制多路复用器的输出信号；晶体管的源极和漏极相当于多路复用器的输入端和输出端，用于输入信号和输出信号。举例来说，第I组晶体管可以对应于图4中的第1组多路复用器s0-s3分别对X0_0-X3_0、X0_1-X3_1、X0_2-X3_2和X0_3-X3_3 的选择。当晶体管的输入不同时，相邻晶体管不同的节点之间必需保持一个最小距离。
前文提及不同组但列位置相同的多路复用器s0-s3具有相同的输入信号，这意味着，相邻组(例如第I和II组)晶体管的漏极B(如果把B选为输入端的话)可具有相同的信号。如图5B所示，为了节约面积，可将相隔晶体管(Ⅱ和Ⅳ或Ⅰ和Ⅲ)的源极和漏极进行位置对换，源极和漏极位置对换后的晶体管与未进行调整的晶体管的相邻节点是相同的。如图5C所示，由于晶体管的输入是相同的，故可将相邻晶体管的相同节点进行共享而形成面积优化的晶体管结构，该结构避免了晶体管节点之间的最小距离，可有效的节约面积。
图6是图4所示第二级多路复用器一部分的设计版图。如图6所示为图4 的第二级多路复用器中相邻的两组多路复用器s0-s3。下文以第一组和第二组复用器为例。在图中X代表输入，Xm_n表示对图4中各组第n列多路复用器的第m个输入；S代表输出，Sp_q表示图4中第p列第q组多路复用器的输出。
S0_1、X0_0及其之间的配置位构成一个晶体管；S1_1、X0_1及其之间的配置位构成一个晶体管；S2_1、X0_2及其之间的配置位构成一个晶体管；S3_1、 X0_3及其之间的配置位构成一个晶体管。该第一排晶体管共享配置位。
同理，X0_0和S0_0，X0_1和S1_0，X0_2和S2_0，X0_3和S3_0分别构成一个晶体管。该第二排晶体管共享配置位。
第一排晶体管和第二排晶体管具有共同的输入信号，所以共享相同的输入节点。由此，可减小相邻晶体管不同节点之间的最小距离，从而有效地减小了不同组多路复用器之间的设计面积。
由于每组多路复用器共享配置位，可有效的减小当配置位不相同时为多路复用器提供独立配置位而增加的设计面积。
图7是图3所示的第一级多路复用器的结构示意图。如图7所示有由上到下排列的四组(行)4选1多路复用器，每组由多路复用器z0、多路复用器z1、多路复用器z2和多路复用器z3组成。
在每组4选1多路复用器中，多路复用器z0、多路复用器z1、多路复用器z2和多路复用器z3共享配置位。多路复用器z0接收输入信号I0_0，I1_0， I2_0和I3_0，输出X0_0；多路复用器z1接收输入信号I0_1，I1_1，I2_1和 I3_1,输出X0_1；多路复用器z2接收输入信号I0_2，I1_2，I2_2和I3_2,输出X0_2；多路复用器z3接收输入信号I0_3，I1_3，I2_3和I3_3,输出X0_3。在相同的配置位的控制下，多路复用器s0、多路复用器s1、多路复用器s2 和多路复用器s3选择同样位置的输入信号作为各自输出。输出信号X0<0：3>，由此实现一个16选4的多路复用器。
从图7中可见，由于不同组但是列位置相同的4选1多路复用器z0-z3 采用相同的输入信号，输出4个不同的1位信号，各组4选1多路复用器实际构成的16选4多路复用器具有相同的16位输入和4位不同的输出。因此，图7所示的4组4选1多路复用器共同构成图3中的第一级16选4多路复用器。
本发明实施例的第一级多路复用器相对于现有技术的第一级多路复用器虽然会因每组配置位的不同而增加一定的设计面积，但是由于该第一级多路复用器产生的4组4位信号为第二级多路复用器的总输入信号而不是现有技术中使用4组共享配置位的第一级多路复用器产生的4组16位信号分别作为第二级多路复用器4组16选1多路复用器的输入信号，故可减少约四分之三的第一级多路复用器的设计面积，从而有效的减小了FPGA互连结构的整体设计面积。
图8是本发明实施例的FPGA互连结构64×32多路复用器的结构示意图。
在一个优选的例子中，FPGA互连结构为64×32多路复用器。如图8所示该结构***有64位输入信号和32位输出信号，由两级多路复用器组成。
输入端的64位信号分离为四组16位信号，每组16位信号又分离为四组 4位信号作为第一级多路复用器的输入信号。第一级多路复用器由四组次级多路复用器组成，每组次级多路复用器又包含8个小组，每个小组由4个4选1 多路复用器组成并共享配置位。第一级多路复用器的每个小组输出一组4位信号，每组次级多路复用器共输出四组4位信号，该四组4位信号经叠加后形成16位信号作为第二级多路复用器的输入信号。
第二级多路复用器由8组多路复用器组成，每组多路复用器由4个16选 1多路复用器组成。每个16选1多路复用器通过对输入第一级多路复用器输出的16位信号进行选取并输出一组1位信号，每组多路复用器输出的四组1 位信号经叠加后形成4位信号作为***的输出信号，该第二级多路复用器共可产生八组4位信号。其中输入到每个16选1的多路复用器的16位信号是相同的。
在又一个优选的例子中，FPGA互连结构为128×4多路复用器。该结构***有128位输入信号和4位输出信号，由三级多路复用器组成。
输入端的128位输入信号输入到第一级多路复用器，第一级多路复用器由四组各自共享配置位的32选16多路复用器组成，该32选16多路复用器从输入的一组32位信号中选取16位信号作为输出信号，四组16位信号作为第二级多路复用器的输入信号。
第二级多路复用器由四组各自共享配置位的16选4多路复用器组成，该 16选4的多路复用器从输入的一组16位信号中选取4位信号作为输出信号，第二级多路复用器输出的四组4位信号经叠加后成型一组16位信号作为第三级多路复用器的输入信号。其中输入到每个16选4的多路复用器的16位信号是相同的。
第三级多路复用器由四组各自共享配置位的16选1多路复用器组成，该 16选1的多路复用器从输入的一组16位信号中选取1位信号作为输出信号，第三级多路复用器共输出四组1位信号经叠加后成型一组4位信号作为输出信号。其中输入到每个16选1的多路复用器的16位信号是相同的。
需要指出的是在至少另一极多路复用器中，至少有一级多路复用器采用本发明中多个多路复用器具有相同输入信号的结构，优选的非第一级多路复用器可全部采用该结构以减小设计面积。第一级多路复用器采用其他的互连结构也以达到相同的技术效果，优选的第一级多路复用器可采用本发明中多个多路复用器具有相同输入信号的结构以减小设计面积。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种FPGA互连结构，包含：第一级多路复用器和至少另一级多路复用器，其中第一级多路复用器的输出信号构成所述至少另一级多路复用器的输入信号；所述至少另一级多路复用器包括多个多路复用器，所述多个多路复用器具有相同的多位第一输入信号；
所述第一级多路复用器输出的N组信号经叠加成一组信号并作为所述至少另一级多路复用器的输入信号，其中，N为正整数；
所述至少另一级复用器由M组多路复用器组成，每个多路复用器分别输入一组所述第一级多路复用器的输出信号，所述M组多路复用器输出M组信号，所述M组信号经叠加后形成一组信号作为***的输出信号，其中，每个多路复用器分别输入的一组所述第一级多路复用器的输出信号是相同的，M为正整数。
2.根据权利要求1所述的FPGA互连结构，其特征在于所述第一级多路复用器由N组次级多路复用器组成，每组次级多路复用器共享配置位。
3.根据权利要求2所述的FPGA互连结构，其特征在于所述次级多路复用器由M组多路复用器组成，所述M组多路复用器具有相同的多位第二输入信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310248170.7A CN104242913B (zh) | 2013-06-21 | 2013-06-21 | 一种面积优化的fpga互连结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310248170.7A CN104242913B (zh) | 2013-06-21 | 2013-06-21 | 一种面积优化的fpga互连结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104242913A CN104242913A (zh) | 2014-12-24 |
| CN104242913B true CN104242913B (zh) | 2018-01-05 |
Family
ID=52230376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310248170.7A Active CN104242913B (zh) | 2013-06-21 | 2013-06-21 | 一种面积优化的fpga互连结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104242913B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1881804A (zh) * | 2005-05-19 | 2006-12-20 | 英飞凌科技股份公司 | 用于在fpga设备中提供配置数据的电路布置 |
| US7893712B1 (en) * | 2009-09-10 | 2011-02-22 | Xilinx, Inc. | Integrated circuit with a selectable interconnect circuit for low power or high performance operation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798240B1 (en) * | 2003-01-24 | 2004-09-28 | Altera Corporation | Logic circuitry with shared lookup table |
| US6943580B2 (en) * | 2003-02-10 | 2005-09-13 | Altera Corporation | Fracturable lookup table and logic element |
| US7506278B1 (en) * | 2005-03-08 | 2009-03-17 | Xilinx, Inc. | Method and apparatus for improving multiplexer implementation on integrated circuits |
| US7940082B1 (en) * | 2007-12-28 | 2011-05-10 | Altera Corporation | Circuits and method for bypassing a static configuration in a programmable logic device to implement a dynamic multiplexer |
| CN101682329B (zh) * | 2008-01-30 | 2012-06-27 | 雅格罗技（北京）科技有限公司 | 一种具有改进的逻辑单元的集成电路 |
-
2013
- 2013-06-21 CN CN201310248170.7A patent/CN104242913B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1881804A (zh) * | 2005-05-19 | 2006-12-20 | 英飞凌科技股份公司 | 用于在fpga设备中提供配置数据的电路布置 |
| US7893712B1 (en) * | 2009-09-10 | 2011-02-22 | Xilinx, Inc. | Integrated circuit with a selectable interconnect circuit for low power or high performance operation |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104242913A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102004063926B4 (de) | Konfigurierbare Treiberzelle eines logischen Zellenfeldes | |
| DE19639247A1 (de) | Schaltungsanordnung | |
| JP2016192560A (ja) | 複数のプログラマブル領域を有するゲートアレイ構造 | |
| JP2002118172A (ja) | 基本セル、集積回路レイアウトセクション、集積回路レイアウト、集積回路デバイスおよび集積回路の信号線を設計する方法 | |
| US11133255B2 (en) | Metal patterning for internal cell routing | |
| CN103366034A (zh) | 具有多级逻辑区域的集成电路 | |
| DE102020108217A1 (de) | Die-zu-Die-Verbindungsstruktur für modularisierte integrierte Schaltungsvorrichtungen | |
| CN104145427A (zh) | 查找表 | |
| JP2006339305A (ja) | 半導体集積回路 | |
| CN105391442B (zh) | 用于可编程逻辑装置的路由网络 | |
| JP2008288559A (ja) | 半導体集積回路及び半導体集積回路のレイアウト方法 | |
| US20170220294A1 (en) | Memory system | |
| CN104242913B (zh) | 一种面积优化的fpga互连结构 | |
| CN203377863U (zh) | 一种面积优化的fpga互连结构 | |
| US8736301B2 (en) | System on chip and control module therefor | |
| US10121520B2 (en) | Memory array and method of forming the same | |
| US10148270B2 (en) | Switchable power islands having configurably on routing paths | |
| CN105610428A (zh) | 一种基于与或非结构的可编程逻辑单元 | |
| US8593818B2 (en) | Network on chip building bricks | |
| CN104810053B (zh) | 用于可编程集成电路器件的配置位架构 | |
| US9960772B2 (en) | Semiconductor device including logical blocks, wiring groups, and switch circuits | |
| JP2011151337A (ja) | 処理ユニットと不揮発性メモリユニットとの組み合わせのアレイ | |
| US6996685B2 (en) | Device for accessing registered circuit units | |
| JP2017169118A (ja) | 集積回路および電子機器 | |
| US8395415B2 (en) | Enhanced permutable switching network with multicasting signals for interconnection fabric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20180601 Granted publication date: 20180105 |
|
| PP01 | Preservation of patent right | ||
| PD01 | Discharge of preservation of patent |
Date of cancellation: 20210601 Granted publication date: 20180105 |
|
| PD01 | Discharge of preservation of patent |