CN104218892B

CN104218892B - 多频率晶体振荡电路

Info

Publication number: CN104218892B
Application number: CN201310223317.7A
Authority: CN
Inventors: 李云艳; 王旭; 杨光华
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-06-05
Filing date: 2013-06-05
Publication date: 2017-06-06
Anticipated expiration: 2033-06-05
Also published as: CN104218892A

Abstract

本发明公开了一种多频率晶体振荡电路，包括：数字控制电路，用于切换晶体振荡的参数，来满足不同频率晶体振荡的要求；与所述数字控制电路相连接的振幅控制电路，用于限制晶体两端的电压摆幅；与所述数字控制电路和振幅控制电路相连接的振荡电路，用于使晶体产生振荡；与所述振荡电路相连接的放大电路，用于使输出电压达到满摆幅振荡，并且具有满足设计要求的占空比。本发明能有效降低***的功耗，振荡电路可复用。

Description

多频率晶体振荡电路

技术领域

本发明涉及一种低功耗多频率晶体振荡电路。

背景技术

实时时钟在许多电子***中被广泛的应用，实时时钟作为***的时间基准，需要满足频率稳定性和低功耗的要求。

在过去几十年的时间里，晶体振荡器因其具有的先天性的优势被广泛的应用于基准时钟源。在科技飞跃发展的今天，电子***逐步在向便携式、低功耗、高稳定性的方向发展。传统的晶振电路由于面积大、功耗大、可复用性低等缺点已不能满足现今电子***的要求，因此如何设计出低功耗、高稳定性、可复用的晶体振荡电路是高性能电子***需要解决的基本问题。

发明内容

本发明要解决的技术问题是提供一种多频率晶体振荡电路，能有效降低***的功耗，且振荡电路可复用。

为解决上述技术问题，本发明的多频率晶体振荡电路，包括：

一数字控制电路，用于切换晶体振荡的参数，来满足不同频率晶体振荡的要求；

一振幅控制电路，与所述数字控制电路相连接，用于限制晶体两端的电压摆幅；

一振荡电路，与所述数字控制电路和振幅控制电路相连接，用于使晶体产生振荡；

一放大电路，与所述晶体振荡电路相连接，用于使输出电压达到满摆幅振荡，并且具有满足设计要求的占空比；

所述数字控制电路由第八NMOS晶体管、第九NMOS晶体管、第十一NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管和第十五NMOS晶体管组成；

第八NMOS晶体管的栅极与第一数字控制端相连接，第十五NMOS晶体管的栅极与第二数字控制端相连接；第八NMOS晶体管的漏极与第十五NMOS晶体管的漏极相连接；

第九NMOS晶体管的栅极与第一数字控制端相连接，第十一NMOS晶体管的栅极与第二数字控制端相连接；第九NMOS晶体管的漏极与第十一NMOS晶体管的漏极相连接；

第一数字控制端与第一反相器的输入端相连接，第十三NMOS晶体管M13的栅极与第一反相器的反相输出端相连接；第二数字控制端与第二反相器的输入端相连接，第十四NMOS晶体管的栅极与第二反相器的反相输出端相连接；第十三NMOS晶体管的漏极与第十四NMOS晶体管的漏极与电源电压端相连接；

所述振幅控制电路由第三NMOS晶体管、第四NMOS晶体管和第十NMOS晶体管组成；

第三NMOS晶体管和第十NMOS晶体管的栅极与第二电阻的一端和第三电容的一端相连接，第三电容的另一端接地；第二电阻的另一端与晶体的电压输入端相连接；第三NMOS晶体管和第十NMOS晶体管的源极与第三电阻的一端相连接，第三电阻的另一端接地；

第四NMOS晶体管的栅极和源极与所述数字控制电路中的第九NMOS晶体管和第十一NMOS晶体管的漏极相连接；

所述振荡电路由第十六NMOS晶体管、第二NMOS晶体管、第七NMOS晶体管M7和第十二NMOS晶体管组成；

第十六NMOS晶体管和第七NMOS晶体管的栅极与晶体的电压输入端相连接；第七NMOS晶体管和第十六NMOS晶体管的源极接地；第七NMOS晶体管的漏极与所述数字控制电路中的第八NMOS晶体管的源极相连接；第十六NMOS晶体管的漏极与所述数字控制电路中的第十五NMOS晶体管的源极相连接；

第十二NMOS晶体管和第二NMOS晶体管的栅极与所述数字控制电路中的第九NMOS晶体管和第十一NMOS晶体管的漏极相连接；第十二NMOS晶体管和第二NMOS晶体管的源极与所述数字控制电路中的第八NMOS晶体管和第十五NMOS晶体管的漏极相连接；第十二NMOS晶体管的漏极与所述数字控制电路中的第十三NMOS晶体管的源极相连接；第二NMOS晶体管的漏极与所述数字控制电路中的第十四NMOS晶体管的源极相连接；

所述放大电路由第五NMOS晶体管和第六NMOS晶体管组成；

第五NMOS晶体管的栅极与所述数字控制电路中的第九NMOS晶体管和第十一NMOS晶体管的漏极相连接；第五NMOS晶体管的漏极与电源电压端相连接；第五NMOS晶体管的源极与第六NMOS晶体管的漏极相连接，该连接的节点作为所述多频率晶体振荡电路的电压输出端；第六NMOS晶体管的栅极与晶体的电压输入端相连接，第六NMOS晶体管的源极接地；

晶体的电压输入端和电压输出端之间连接一第四电阻；晶体的电压输入端与地之间连接一第五电容；晶体的电压输出端与地之间连接一第四电容。

本发明采用负反馈结构限制振荡电路两端电压摆幅，有效降低了***的功耗，并且同时保障了电路电流对电源电压变化的不敏感性，进而实现了高性能晶体振荡电路的设计目标。

本发明的晶体振荡电路采用数字控制，通过对控制端高低电平的切换使得振荡电路满足不同振荡频率对电路参数的要求，实现了振荡电路的复用性；可有效降低用到多频率晶体振荡电路的片上集成***的面积与成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是皮尔斯振荡电路及其等效电路图；

图2是振幅检测原理图；

图3是所述多频率晶体振荡电路原理框图；

图4是所述多频率晶体振荡电路一实施例原理图。

具体实施方式

图1a所示为皮尔斯振荡电路结构图，其中的MOS晶体管M0作为放大单元，图1b为其交流等效电路图。所述多频率晶体振荡电路采用皮尔斯振荡电路结构。根据巴克豪森准则可知电路振荡的条件应该满足：

Z_C+Z_M＝0 (1)

进一步求解可得到临界跨导：

G_m＝(C₁+C2)²*(ωC_T)²/C₁C₂ (2)

其中，“*”表示乘号，C_T＝C₀+C₁C₂/(C₁+C₂)，因为电路要满足极低功耗的要求，所以要求器件工作在亚阈值区，此时漏端电流与各端电压有以下关系：

I_d＝sI_s0e^vg/nVT(e^-VS/VT-e^-VD/VT) (3)

其中V_G、V_D和V_S为MOS晶体管M0各端点与衬底间的电压，s为器件的宽长比，I_S0和n为工艺相关参数，V_T＝kT/q。由此不难推算出跨导：

g_m＝I_d/nV_T (4)

可以看出亚阈值区域跨导与偏置电流成线性关系，结合式2可以很方便的算出临界电流。

经过对图1电路作进一步分析，可以看出因为存在非线性的作用，MOS晶体管M0的漏源电流包含有谐波分量；由于晶体的Q值很大，Q1点的反馈电压，即MOS晶体管M0的栅电压可以近似看成是正弦波，即

V_G＝V₀+V₁COS(ωt)。

振幅V₁与临界电流I_d0和偏置电流I_db存在以下关系：

其中，I_B0(x)、I_B1(x)分别为零阶和一阶修正型贝塞尔函数(modified Besselfunction)。

参见图3所示，所述多频率晶体振荡电路，包括：

一数字控制电路，用于切换晶体振荡的参数，来满足不同频率晶体振荡的要求。晶体振荡的参数切换在外部逻辑控制信号的控制下完成。

一振幅控制电路，与所述数字控制电路相连接，用于限制晶体两端的电压摆幅；所述振幅控制电路通过引入晶体一端的电压，产生控制电流，形成负反馈回路以此来限制晶体两端电压的摆幅。

一振荡电路，与所述数字控制电路和振幅控制电路相连接，用于使晶体产生振荡；该振荡电路采用皮尔斯振荡电路结构使晶体振荡起来，晶体两端分别接到一NMOS晶体管的栅极和漏极，适当调整NMOS晶体管，即可使得符合振荡的基本条件。

一放大电路，与所述晶体振荡电路相连接，用于使输出电压达到满摆幅振荡，并且具有满足设计要求的占空比；通过将晶体的一端连接到放大器的输入端，即可实现上述功能。

所述多频率晶体振荡电路所采用的振幅检测电路(该振幅检测电路位于所述振荡电路中)，如图2所示。

该振幅检测电路包括一NMOS晶体管M1，该NMOS晶体管M1的漏极与一电流源I_b的一端、电阻R1的一端和电容C9的一端相连接。所述电流源I_b的另一端连接电源电压端。电阻R1的另一端与电容C8的一端相连接并作为振幅检测电路的输入端V_in，电容C8的另一端与NMOS晶体管M1的栅极相连接，NMOS晶体管M1的源极与电容C9的另一端接地。

振幅检测的原理是将振荡幅度的大小转变为直流电压的高低。其中，大电阻R1一端连接在MOS晶体管M1的漏极，另一端与电容C8的一端相连接，电容C8的另一端与MOS晶体管M1的栅极相连接，使得A、B两点的静态电压相同。振荡信号从V_in端输入，经过电容C8隔直后接到MOS晶体管M1的栅极端。分析A、B两点的电压与振幅之间的关系有：

Id＝sI₀e^VG/nVT (6)

由于B点除MOS晶体管M1外没有其他直流通路，因此MOS晶体管M1的平均电流就等于偏置电流I_b，设VA＝V₀+V₁COS(ωt)，有下式成立：

上式表明了A点的直流电压V₀与振幅V₁之间的关系。因为偏置电流不变，所以当振幅增加时，直流电压降低；当振幅减小时，直流电压升高。

再考虑B点的电压。因为流过电阻R1的平均电流为零，而电阻是线性元器件，因此B点的电压就是A点的直流电压V₀。通过以上分析，A点电压随输入信号的幅度变化而变化，检测A点的电压就可以确定振荡信号的幅度大小。

所述振荡电路的工作电流由振幅控制电路提供，而工作电流的大小由所述振幅控制电路，与其所串电阻(结合图4，参见电阻R3)以及振荡电路共同决定。

所述多频率晶体振荡电路的基本工作原理是：根据所选晶体的频率在数字控制电路选择合适档位，电路开始上电，此时振荡电路输出为零，因此振幅控制电路输出比较大的电流，振荡电路迅速起振。振幅逐渐增大，振幅控制电路随之降低输出电流，当振幅达到设定值时，振幅控制电路的输出电流不再降低，电路维持这个状态，振幅保持不变，经放大电路输出。通过工作电流来控制振幅，一方面电路的工作点比较稳定，另一方面振幅受限后，非线性的影响降低，因此频率稳定性得到提高。同时，工作点的稳定也使工作电流随电压的变化小，有效降低了能耗。另外利用振幅到电流的反馈机制，电路能够根据晶体和工艺的参数的变化自动调节工作点。

所述多频率晶体振荡电路针对两种常用的晶振频率：32.768KHz、2MHz做了具体电路的设计，具体电路结构如图4所示，数字控制端信号gear1、gear2(外部逻辑控制信号)负责频率的选取，数字控制端信号具体对应频率如表1所示。

gear1	gear2	晶振频率
			0	1	32.768KHz
1	0	2MHz

表1

所述数字控制电路由NMOS晶体管M8、M9、M11、M13、M14和M15组成。

NMOS晶体管M8的栅极与数字控制端信号gear1的输入端相连接，NMOS晶体管M15的栅极与数字控制端信号gear2的输入端相连接。NMOS晶体管M8的漏极与NMOS晶体管M15的漏极相连接。

NMOS晶体管M9的栅极与数字控制端信号gear1的输入端相连接，NMOS晶体管M11的栅极与数字控制端信号gear2的输入端相连接。NMOS晶体管M9的漏极与NMOS晶体管M11的漏极相连接。

NMOS晶体管M13的栅极与数字控制端信号gear1经第一反相器D1反相后的信号的控制端gear1b相连接，NMOS晶体管M14的栅极与数字控制端信号gear2经第二反相器D2反相后的信号的控制端gear2b相连接。NMOS晶体管M13的漏极与NMOS晶体管M14的漏极与电源电压端相连接。

所述振幅控制电路由NMOS晶体管M3、M4、M10组成。NMOS晶体管M3和M10的栅极与电阻R2的一端和电容C3的一端相连接。电容C3的另一端接地。电阻R2的另一端与晶体的电压输入端XIN相连接。NMOS晶体管M3和M10的源极与电阻R3的一端相连接，电阻R3的另一端接地。

NMOS晶体管M4的栅极和源极与所述数字控制电路中的NMOS晶体管M9和NMOS晶体管M11的漏极相连接。

所述振荡电路由NMOS晶体管M16、M2、M7、M12组成。

NMOS晶体管M16和NMOS晶体管M7的栅极与晶体的电压输入端XIN相连接。NMOS晶体管M7和NMOS晶体管M16的源极接地。NMOS晶体管M7的漏极与所述数字控制电路中的NMOS晶体管M8的源极相连接；NMOS晶体管M16的漏极与所述数字控制电路中的NMOS晶体管M15的源极相连接。

NMOS晶体管M12和NMOS晶体管M2的栅极与所述数字控制电路中的NMOS晶体管M9、M11的漏极相连接。NMOS晶体管M12和NMOS晶体管M2的源极与所述数字控制电路中的NMOS晶体管M8和NMOS晶体管M15的漏极相连接。NMOS晶体管M12的漏极与所述数字控制电路中的NMOS晶体管M13的源极相连接。NMOS晶体管M2的漏极与所述数字控制电路中的NMOS晶体管M14的源极相连接。

所述放大电路由NMOS晶体管M5和NMOS晶体管M6组成。

NMOS晶体管M5的栅极与所述数字控制电路中的NMOS晶体管M9和NMOS晶体管M11的漏极相连接。NMOS晶体管M5的漏极与电源电压端相连接。NMOS晶体管M5的源极与NMOS晶体管M6的漏极相连接，该连接的节点作为所述多频率晶体振荡电路的电压输出端CK。NMOS晶体管M6的栅极与晶体的电压输入端XIN相连接，NMOS晶体管M6的源极接地。

晶体的电压输入端XIN和电压输出端XOUT之间连接一电阻R4。晶体的电压输入端XIN与地之间连接一电容C5。晶体的电压输出端XOUT与地之间连接一电容C4。

两种振荡频率下电容C5、C4均选取10PF。先以32.768KHz晶体频率为例进行细述。选取工作电压为3.3V，限流电阻R3取400KΩ，将数字控制端信号gear2置高电平，数字控制端信号gear1置低电平。考虑到32.768KHz频率较低，功耗也相对较小，本实施例取NMOS晶体管M2与M4相同比例尺寸，NMOS晶体管M3与M1的尺寸应适当选取。若S3/S1(S表示MOS晶体管的宽长比，“S”后面的数字表示图4中MOS晶体管的序号)太小则可能会引起晶体两端电压摆幅过小，对外界噪声抵抗力不足；若S3/S1太大，则会造成晶体两端电压摆幅太大，造成功耗上的损失，也会缩短晶体本身寿命。所以经过折中考虑本实施例选取S3/S1为4/1，得到晶体两端电压摆幅约在0.4V左右。晶体输入端电压经过NMOS晶体管M5的放大可得到满摆幅方波信号。

根据仿真结果晶体起振时间大约用时400ms，之所以起振时间相对较长是因为电流控制的比较小，所述多频率晶体振荡电路仅有100nA的电流，也就是说功耗大约0.33μw。晶体两端电压的摆幅大约在0.35V，而电压输出端CK也是满摆幅输出，占空比约50％。波形光滑平稳，完全可用作高精度时钟的供给方。

为了有进一步的对比说明，在对2MHz晶体仿真时做了参数上的调整，以说明参数对晶振频率的重要性。首先将数字控制端信号gear1调到高电平，数字控制端信号gear2调到低电平，将NMOS晶体管M12与NMOS晶体管M4管的比例调整为S12/S4等于4/1，增大起振电路电流。同时将NMOS晶体管M7的尺寸调整为NMOS晶体管M16管的4倍，这样使得振荡管的跨导增加来满足起振条件。经上电后仿真结果可以看出起振时间大大缩短，大约用时100ms，而此时整个电路的电流也仅有不到4μA，功耗大约13μw。晶体两端电压大约0.4V，电压输出端CK输出方波满摆幅，占空比也是比较令人满意的。

由以上仿真结果可以看出，所述多频率晶体振荡电路具有明显的优势，由数字控制引出的最实用的就是可以将更多频率模块集成到一个电路中，有效降低芯片面积；而电路中由于振幅控制电路的作用，对振荡电路两端电压加以控制，使得多频率晶体振荡电路整体电路的功耗比较小。

本发明适用于实时时钟电路以及其它需要高精度基准时钟信号的***。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种多频率晶体振荡电路，其特征在于，包括：

一放大电路，与所述振荡电路相连接，用于使输出电压达到满摆幅振荡，并且具有满足设计要求的占空比；

所述放大电路由第五NMOS晶体管和第六NMOS晶体管组成；

2.如权利要求1所述的多频率晶体振荡电路，其特征在于：所述振荡电路的工作电流由振幅控制电路提供，而工作电流的大小由所述振幅控制电路，与其所串电阻以及振荡电路共同决定。

3.如权利要求1所述的多频率晶体振荡电路，其特征在于：所述多频率晶体振荡电路根据所选晶体的频率在数字控制电路选择合适档位，开始上电后，所述振荡电路输出为零，振幅控制电路输出设定的最大电流，振荡电路迅速起振；随着振幅逐渐增大，振幅控制电路随之降低输出电流，当振幅达到设定值时，振幅控制电路的输出电流不再降低，所述多频率晶体振荡电路维持在该状态，振幅保持不变，输出信号经放大电路放大后输出。

4.如权利要求1所述的多频率晶体振荡电路，其特征在于：所述振荡电路具有一振幅检测电路；该振幅检测电路包括第一NMOS晶体管，该第一NMOS晶体管的漏极与一电流源的一端、第一电阻的一端和第九电容的一端相连接；所述电流源的另一端连接电源电压端；第一电阻的另一端与第八电容的一端相连接并作为振幅检测电路的输入端，第八电容的另一端与第一NMOS晶体管的栅极相连接，第一NMOS晶体管的源极与第九电容的另一端接地。