CN203827294U - 宽电源、高稳定性的石英晶体振荡电路 - Google Patents

Abstract

宽电源、高稳定性的石英晶体振荡电路，涉及集成电路技术领域。本实用新型包括选频网络电路、偏置电路一、偏置电路二、放大器电路和输出电路。同现有技术相比，本实用新型是一种具备低电源电压、输出频率稳定的晶体振荡电路，能充分保证振荡电路工作的可靠性。

Description

宽电源、高稳定性的石英晶体振荡电路

技术领域

本实用新型涉及集成电路技术领域，特别是可集成到芯片内部的一种宽电源、高稳定性的石英晶体振荡电路。 

背景技术

随着大规模集成电路的高速发展，特别是在全球定位***、计量、通信、时间和频率计量等领域，对基准频率源的通用度、精确度、稳定度提出了越来越高的要求。因而，对宽电源、高稳定性石英晶体震荡电路的设计和研究具有非常重要的意义。 

参看图1，现有技术中，集成电路里常用的皮尔斯晶体振荡器电路包括反馈放大器电路、选频网络电路和缓冲级。反馈放大器电路：限流电阻（或者是有源电阻、电流源）一端接电源VDD，另一端接MP1晶体管的源极，MP1晶体管的漏极接MN1晶体管的漏极，并作为反馈放大器的输出端Vout，MN1晶体管的源极接限流电阻（或者是有源电阻、电流源）一端,另一端接VSS，MN1晶体管的栅极和MP1晶体管的栅极相连接，并作为反馈放大器的输入端Vin。反馈电阻为反馈放大器提供直流偏置，Vin和Vout之间增加的反馈电阻使放大器在Vout＝Vin时产生偏置，迫使反相器工作在线性区域，但反馈电阻直接作为负载功耗太大, 且电阻占用的版图面积大, 不利于芯片集成。选频网络电路：电容器的一端接地VSS，另一端接石英晶体的一端，电容器的一端接地 VSS，另一端接石英晶体的另一端。 

传统的皮尔斯晶体振荡器电路由于反馈电阻 提供直流偏置，使得反相器的输入端（Vin）等于输出端（Vout），也就是Vout＝Vin=VDD/2，此时反相器的跨导为： 

                                      （1）

                        （2）

                        （3）

  （4）

当电源电压VDD很低时，反相器工作区会脱离了线性区，即使在线性区，反相器的增益也很小，振荡电路也很难起振，并且但反馈电阻直接作为负载功耗太大, 且电阻占用的版图面积大, 不利于芯片集成。

传统的皮尔斯晶体振荡器电路很难抑制低频干扰噪声，造成输出频率的不稳定。 

综上所述，现有技术中的晶体振荡电路低电压下很难工作，电路的干扰噪声对输出频率的稳定性影响很大，这些都不能很好满足现在集成电路对宽电源、高稳定性输出频率的要求。 

发明内容

针对上述现有技术中存在的不足，本实用新型的目的是提供一种宽电源、高稳定的石英晶体振荡电路。它是一种具备低电源电压、输出频率稳定的晶体振荡电路，能充分保证振荡电路工作的可靠性。 

为了达到上述发明目的，本实用新型的技术方案以如下方式实现： 

宽电源、高稳定性的石英晶体振荡电路，其结构特点是，它包括选频网络电路、偏置电路一、偏置电路二、放大器电路和输出电路。

选频网络电路包括：第一电容器、第二电容器和第一晶体振荡器。第一电容器的一端和第二电容器的一端相连接并接地VSS，第一电容器的另一端接第一晶体振荡器的XTAL_OUT端并作为选频网络的输出端，第二电容器的另一端接第一晶体振荡器的XTAL_IN端并作为选频网络的输入端。 

偏置电路一包括：第五PMOS晶体管、第四PMOS晶体管和第三PMOS晶体管。第五PMOS晶体管的源极接电源VDD，第五PMOS晶体管的漏极接其栅极并作为偏置电路的输入端Iin，第五PMOS晶体管的栅极还连接到第四PMOS晶体管的栅极，第四PMOS晶体管的源极接电源VDD，第四PMOS晶体管的漏极接第四NMOS晶体管的漏极，第四PMOS晶体管的栅极接第三PMOS晶体管的栅极，第三PMOS晶体管的源极接电源VDD，第三PMOS晶体管的漏极作为偏置电路的第一输出端Iout1。 

偏置电路二包括：第四NMOS晶体管和第三NMOS晶体管。第四NMOS晶体管的源极接地VSS，第四NMOS晶体管的栅极接其漏极，并接第三NMOS晶体管的栅极，第三NMOS晶体管的漏极作为偏置电路的第二输出端Iout2。 

放大器电路包括：第二NMOS晶体管、第一NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三电容器和第四电容器。第二NMOS晶体管的漏极接偏置电路的第一输出端Iout1，并接第二NMOS晶体管栅极，第二NMOS晶体管的源极接第一NMOS晶体管的漏极，第一NMOS晶体管的源极接地VSS，第一NMOS晶体管的栅极接第二NMOS晶体管的栅极，第三电容器的一端接第一NMOS晶体管的栅极，第三电容器另一端接第四电容器的一端并作为放大器的输入端，第四电容器的另一端接第一PMOS晶体管的栅极，第一PMOS晶体管的源极接电源VDD，第一PMOS晶体管的漏极接第二PMOS晶体管的源极，第一PMOS晶体管的栅极接第二PMOS晶体管的栅极，第二PMOS晶体管的漏极接偏置电路的第二输出端Iout2，并接第二PMOS晶体管的栅极，第一NMOS晶体管的漏极与第一PMOS晶体管的漏极相连接，并作为放大器的输出端XTALOUT。放大器电路的输入端与第一晶体振荡器的XTAL_IN端相连接，放大器电路的输出端CLOCK_OUT与第一晶体振荡器的XTAL_OUT端相连接。 

输出电路包括:依次连接的第一施密特触发器、第一CMOS反相器和第二CMOS反相器。第一施密特触发器的输入端CLOCK_IN接放大器的输出端XTALOUT，第二CMOS反相器的输出端CLOCK_OUT输出一个稳定的时钟信号。 

在上述的石英晶体振荡电路中，所述放大器电路中的第三电容器和第四电容器采用原生电容器；所述第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管和第二PMOS晶体管采用原生晶体管。 

本实用新型由于采用了上述的结构，与现有的技术方案相比，具有以下优势： 

1）         本实用新型放大器电路中的第一NMOS晶体管和第一PMOS晶体管的栅极电压由偏置电路提供，具有更高的电压转换电流的能力，所以放大器比传统的皮尔斯反相器具有更大的增益。

2）         本实用新型放大器电路中的第三电容器和第四电容器起到了隔直流和高通滤波器的作用，第三电容器和第四电容器既可以稳定直流偏置不被破坏，又可以将低频的干扰信号衰减掉，这样可以让输出的频率更加稳定。 

3）         本实用新型放大器电路中的第二NMOS晶体管和第二PMOS晶体管采用二极管连接的形式，使得第一NMOS晶体管和第一PMOS晶体管的栅极电压提高一个Vgs，这样可以支持低电源下工作，也就是振荡电路可以在电源下正常起振，特别符合现代对低电源工作的需求。 

4）         本实用新型放大器电路中不再使用反馈电阻，这样可以减小振荡电路的功耗, 又可以减小电路版图的面积, 有利于晶体振荡电路的集成和成本降低。 

下面结合附图和具体实施方式对本实用新型做进一步说明。 

附图说明

图1为现有技术中石英晶体振荡电路示意图； 

图2为本实用新型实施例中的石英晶体振荡示意图。

具体实施方式

    参看图2，本实用新型振荡电路包括选频网络电路101、偏置电路一102_1、偏置电路二102_2、放大器电路103和输出电路104。 

选频网络电路101包括：第一电容器C1、第二电容器C2和第一晶体振荡器。第一电容器C1的一端和第二电容器C2的一端相连接并接地VSS，第一电容器C1的另一端接第一晶体振荡器的XTAL_OUT端并作为选频网络的输出端，第二电容器C2的另一端接第一晶体振荡器的XTAL_IN端并作为选频网络的输入端。 

偏置电路一102_1包括：第五PMOS晶体管MP5、第四PMOS晶体管MP4和第三PMOS晶体管MP3。第五PMOS晶体管MP5的源极接电源VDD，第五PMOS晶体管MP5的漏极接其栅极并作为偏置电路的输入端Iin，第五PMOS晶体管MP5的栅极还连接到第四PMOS晶体管MP4的栅极，第四PMOS晶体管MP4的源极接电源VDD，第四PMOS晶体管MP4的漏极接第四NMOS晶体管MN4的漏极，第四PMOS晶体管MP4的栅极接第三PMOS晶体管MP3的栅极，第三PMOS晶体管MP3的源极接电源VDD，第三PMOS晶体管MP3的漏极作为偏置电路的第一输出端Iout1。 

偏置电路二102_2包括：第四NMOS晶体管MN4和第三NMOS晶体管MN3。第四NMOS晶体管MN4的源极接地VSS，第四NMOS晶体管MN4的栅极接其漏极，并接第三NMOS晶体管MN3的栅极，第三NMOS晶体管MN3的漏极作为偏置电路的第二输出端Iout2。 

放大器电路103包括：第二NMOS晶体管MN2、第一NMOS晶体管MN1、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三电容器C3和第四电容器C4。第二NMOS晶体管MN2的漏极接偏置电路的第一输出端Iout1，并接第二NMOS晶体管MN2栅极，第二NMOS晶体管MN2的源极接第一NMOS晶体管MN1的漏极，第一NMOS晶体管MN1的源极接地VSS，第一NMOS晶体管MN1的栅极接第二NMOS晶体管MN2的栅极，第三电容器C3的一端接第一NMOS晶体管MN1的栅极，第三电容器C3另一端接第四电容器C4的一端并作为放大器的输入端，第四电容器C4的另一端接第一PMOS晶体管MP1的栅极，第一PMOS晶体管MP1的源极接电源VDD，第一PMOS晶体管MP1的漏极接第二PMOS晶体管MP2的源极，第一PMOS晶体管MP1的栅极接第二PMOS晶体管MP2的栅极，第二PMOS晶体管MP2的漏极接偏置电路的第二输出端Iout2，并接第二PMOS晶体管MP2的栅极，第一NMOS晶体管MN1的漏极与第一PMOS晶体管MP1的漏极相连接，并作为放大器的输出端XTALOUT。放大器电路103的输入端与第一晶体振荡器的XTAL_IN端相连接，放大器电路103的输出端CLOCK_OUT与第一晶体振荡器的XTAL_OUT端相连接。 

输出电路104包括:依次连接的第一施密特触发器S1、第一CMOS反相器2和第二CMOS反相器3。第一施密特触发器S1的输入端CLOCK_IN接放大器的输出端XTALOUT，第二CMOS反相器3的输出端CLOCK_OUT输出一个稳定的时钟信号。 

放大器电路103中的第三电容器C3和第四电容器C4采用原生电容器。第一NMOS晶体管MN1、第二NMOS晶体管MN2、第一PMOS晶体管MP1和第二PMOS晶体管MP2采用原生晶体管。 

参看图2，本实用新型晶体振荡电路的工作过程为： 

当选用不同特征频率的石英晶体时本实用新型电路就能产生相应的振荡频率，第一电容器C1、第二电容器C2 与石英晶体一起构成上述所述的选频网络电路101，并提供180°的相移。

本实用新型中的偏置电路一102_1和偏置电路二102_2为本实用新型中的放大器电路103提供直流偏置，从电路低功耗和振荡频率幅值要求上考虑，输入电流Iin 不能太大。为了保证上述所述的放大器电路103中的第一NMOS晶体管MN1和第一PMOS晶体管MP1工作在饱和区: 

                                     （5）

                   （6）

                 （7）

由公式（6）、（7）得：

             （8）

同理可得：   （9）

为了保证输出频率的最大摆幅，我们可以令和的值可以同过设置放大器电路第一NMOS晶体管MN1和第一PMOS晶体管MP1宽长比进行设置。所以可得放大器第一NMOS晶体管MN1的跨导：                   （10）

由公式（8）、（10）可得出：

         （11）

同理可得放大器第一PMOS晶体管MP1的跨导：

         （12）

通过公式（10）、（11）可知：上述放大器的跨导，并与公式（4）相比可看出，所以在同样的宽长比的情况下本实用新型的放大器增益会比传统的反相器的增益大很多，并且不再需要反馈电阻做直流偏置，这样既可以减小电路的功耗又可以较小电路的版图面积。

同时，由公式（8）和（9）可知，上述所述的放大器电路第一NMOS晶体管MN1的偏置电压比传统的反相器偏置电压高和第一PMOS晶体管MP1的偏置电压比传统的反相器偏置电压低，这样本实用新型所述的放大器更适合低电源电压工作。 

本实用新型放大器电路103中的第三电容器C3和第四电容器C4，既可以隔断直流，以避免直流偏置被破坏，又可以起到高通滤波器的作用，这样可以很好地滤掉低频噪声, 降低了噪声对振荡器频率的影响, 从而大大提高了振荡电路输出时钟信号的稳定性。 

为本实用新型中第一晶体振荡器可选择的输出信号整形电路，XTAL_IN端和XTAL_OUT端的信号均为非标准的正弦信号。因此, 在第一晶体振荡器输出端设计了输出缓冲电路, 对振荡器输出信号进行放大整形。 

由上述可见，本实用新型实施例通过偏置电路一102_1、偏置电路二102_2和放大器电路103，可以有效地起到对晶体振荡器的增益控制和幅度控制，从而可以控制平衡时的振荡输出信号的幅度和电路的功耗大小。而且本实用新型的晶体振荡电路还可以在较低的电源下工作，具有更宽的应用范围。本实用新型实施例通过第三电容器C3和第四电容器C4的引入和放大器本身的特性，可以更好地滤去输出信号的高次谐波, 降低电路的输出噪声。 

需要说明的是，上述实施方式仅以示意方式说明本实用新型的基本思路，与本实用新型中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件排列方式、连接方式绘制。其实际实施时各电路的型态、数量、连接方式、器件排列方式、器件参数可为随意的改变。 

以上所述的实施例仅是本实用新型较佳的实施例而已，不能限制本实用新型技术方案的延伸。凡属本领域技术人员在本实用新型技术方案基础上所作的任何公知技术的修改、等同变化和显而易见的改换等，均应属于本实用新型的保护范围之内。 

Claims (2)

1.宽电源、高稳定性的石英晶体振荡电路，其特征在于，它包括选频网络电路（101）、偏置电路一（102_1）、偏置电路二（102_2）、放大器电路（103）和输出电路（104）；

选频网络电路（101）包括：第一电容器（C1）、第二电容器（C2）和第一晶体振荡器，第一电容器（C1）的一端和第二电容器（C2）的一端相连接并接地VSS，第一电容器（C1）的另一端接第一晶体振荡器的XTAL_OUT端并作为选频网络的输出端，第二电容器（C2）的另一端接第一晶体振荡器的XTAL_IN端并作为选频网络的输入端；

偏置电路一（102_1）包括：第五PMOS晶体管（MP5）、第四PMOS晶体管（MP4）和第三PMOS晶体管（MP3）；第五PMOS晶体管（MP5）的源极接电源VDD，第五PMOS晶体管（MP5）的漏极接其栅极并作为偏置电路的输入端Iin，第五PMOS晶体管（MP5）的栅极还连接到第四PMOS晶体管（MP4）的栅极，第四PMOS晶体管（MP4）的源极接电源VDD，第四PMOS晶体管（MP4）的漏极接第四NMOS晶体管（MN4）的漏极，第四PMOS晶体管（MP4）的栅极接第三PMOS晶体管（MP3）的栅极，第三PMOS晶体管（MP3）的源极接电源VDD，第三PMOS晶体管（MP3）的漏极作为偏置电路的第一输出端Iout1；

偏置电路二（102_2）包括：第四NMOS晶体管（MN4）和第三NMOS晶体管（MN3）；第四NMOS晶体管（MN4）的源极接地VSS，第四NMOS晶体管（MN4）的栅极接其漏极，并接第三NMOS晶体管（MN3）的栅极，第三NMOS晶体管（MN3）的漏极作为偏置电路的第二输出端Iout2；

放大器电路（103）包括：第二NMOS晶体管（MN2）、第一NMOS晶体管（MN1）、第一PMOS晶体管（MP1）、第二PMOS晶体管（MP2）、第三电容器（C3）和第四电容器（C4）；第二NMOS晶体管（MN2）的漏极接偏置电路的第一输出端Iout1，并接第二NMOS晶体管（MN2）栅极，第二NMOS晶体管（MN2）的源极接第一NMOS晶体管（MN1）的漏极，第一NMOS晶体管（MN1）的源极接地VSS，第一NMOS晶体管（MN1）的栅极接第二NMOS晶体管（MN2）的栅极，第三电容器（C3）的一端接第一NMOS晶体管（MN1）的栅极，第三电容器（C3）另一端接第四电容器（C4）的一端并作为放大器的输入端，第四电容器（C4）的另一端接第一PMOS晶体管（MP1）的栅极，第一PMOS晶体管（MP1）的源极接电源VDD，第一PMOS晶体管（MP1）的漏极接第二PMOS晶体管（MP2）的源极，第一PMOS晶体管（MP1）的栅极接第二PMOS晶体管（MP2）的栅极，第二PMOS晶体管（MP2）的漏极接偏置电路的第二输出端Iout2，并接第二PMOS晶体管（MP2）的栅极，第一NMOS晶体管（MN1）的漏极与第一PMOS晶体管（MP1）的漏极相连接，并作为放大器的输出端XTALOUT；放大器电路（103）的输入端与第一晶体振荡器的XTAL_IN端相连接，放大器电路（103）的输出端CLOCK_OUT与第一晶体振荡器的XTAL_OUT端相连接；

输出电路（104）包括:依次连接的第一施密特触发器（S1）、第一CMOS反相器（2）和第二CMOS反相器（3）；第一施密特触发器（S1）的输入端CLOCK_IN接放大器的输出端XTALOUT，第二CMOS反相器（3）的输出端CLOCK_OUT输出一个稳定的时钟信号。

2.如权利要求1所述的石英晶体振荡电路，其特征在于，所述放大器电路（103）中的第三电容器（C3）和第四电容器（C4）采用原生电容器；所述第一NMOS晶体管（MN1）、第二NMOS晶体管（MN2）、第一PMOS晶体管（MP1）和第二PMOS晶体管（MP2）采用原生晶体管。