CN104201109B - 一种用于制备等离子氮化栅极介质层的方法 - Google Patents
一种用于制备等离子氮化栅极介质层的方法 Download PDFInfo
- Publication number
- CN104201109B CN104201109B CN201410443794.9A CN201410443794A CN104201109B CN 104201109 B CN104201109 B CN 104201109B CN 201410443794 A CN201410443794 A CN 201410443794A CN 104201109 B CN104201109 B CN 104201109B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- silicon dioxide
- nitrogen
- plasma nitrided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 90
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 73
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 44
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 44
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- -1 nitrogen ions Chemical class 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229910018557 Si O Inorganic materials 0.000 abstract description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003031 high energy carrier Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种用于制备等离子氮化栅极介质层的方法,其特征在于,包括以下步骤:提供衬底;在所述衬底上形成二氧化硅层;在‑100℃~0℃的温度条件下,向所述二氧化硅层中掺杂氮。在‑100℃~0℃的低温条件下进行氮掺杂,降低氮离子的扩散效应,使更多的氮离子聚集在二氧化硅层的上表面,能够打断更多的Si‑O键来与氮离子键合,提高等离子氮化栅极介质层的上表面氮含量,既能降低漏电流密度,又能提供高的栅极电容,从而提高器件的可靠性,抑制B+从栅极多晶硅扩散到栅氧中。
Description
技术领域
本发明涉及半导体制造领域,尤其是一种用于制备等离子氮化栅极介质层的方法。
背景技术
集成电路是由数百万个基础构件所组成,而这些基础构件包括晶体管、电容器及电阻器。晶体管通常包括源极(Source)、漏极(Drain)以及栅极堆迭,而栅极堆迭的组成是先在衬底(硅)上方形成一介质层(通常为二氧化硅),然后在介质层上覆盖一层作为电极的薄膜(如:多晶硅)。
随着超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的飞速发展,MOS器件的尺寸不断地减小。为增加器件的反应速度、提高驱动电流与存储电容的容量,器件中二氧化硅栅极介质层的厚度不断地降低。然而,随着二氧化硅栅极介电层的厚度的降低,会出现一些降低器件性能的效应。例如,在薄介质层存在下,由于隧道效应,通常亦出现栅极漏电流升高的情形;硼掺杂的栅极电极中的硼会通过薄的二氧化硅栅极介质层渗透到下方的硅衬底,不仅引起阈值电压的漂移,而且对二氧化硅栅极介质层造成损伤和降低二氧化硅栅极介质层的可靠性;薄的二氧化硅栅极介质层容易受到热载子伤害的影响,移动穿过介质层的高能载流子则会伤害或破坏栅极;另外,薄的二氧化硅栅极介质层亦容易受到负偏压温度不稳定性所影响,其中阈值电压或驱动电流则随着栅极的操作过程而漂移。
由驱动电流和栅电容的公式可知,栅电容越大,驱动电流越大;而栅极介质层介电常数越大,栅电容越大。
ID~μ/Lg*Cox(VDD-VTH)2
Cox=kA/d
其中ID为驱动电流,μ为载流子迁移率,Lg为栅极长度,Cox为栅电容,VDD为工作电压,VTH为阈值电压,k为栅极介质层介电常数,A为器件面积,d为栅极介质层厚度。
因此,需要一种替代的栅极介质层材料,不但要有够厚的实际厚度来降低漏电流密度,而且能提供高的栅极电容来增加驱动电流。为了达到上述目的,替代的栅极介质层材料所具有的介电常数需要高于二氧化硅的介电常数。一种解决方法是将氮注入二氧化硅层中以形成氮氧化硅(SiOxNy)栅极介质层,氮氧化硅层既能够阻止硼渗透至下方的硅衬底中,又能够提高栅极介质层的介电常数,进而允许使用较厚的介电层。
近年来,等离子氮化(DPN)被用于氮化栅极氧化层,该技术能够在多晶硅栅极/氧化层界面获得高氮含量,从而防止硼渗透至氧化物介质层中。其具体操作步骤如下:1)步骤S11:二氧化硅层生长,硅衬底经过酸槽清洗后,采用原位水蒸汽氧化(In-Situ SteamGeneration:ISSG)或炉管氧化(Furnace Oxidation)方法生长二氧化硅层;2)步骤S12:DPN氮掺杂,采用氮气等离子体向二氧化硅层中掺杂氮(Decoupled Plasma Nitridation:DPN),工艺温度为室温;3)步骤S13:PNA退火工艺,采用高温退火工艺稳定N掺杂及修复介质中的等离子体损伤(Post Nitridation Anneal:PNA)。在这种方法中,氮含量还是不够高,无法降低氧化物的等效厚度,不能有效降低栅极漏电及增加驱动电流,影响器件的可靠性。
发明内容
本发明的目的在于提供一种用于制备等离子氮化栅极介质层的方法,既能降低漏电流密度,又能提供高的栅极电容。
为了达到上述目的,本发明提供了一种用于制备等离子氮化栅极介质层的方法,包括以下步骤:
提供衬底;
在所述衬底上形成二氧化硅层;
在-100℃~0℃的温度条件下,向所述二氧化硅层中掺杂氮。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在形成所述二氧化硅层时,采用原位水蒸汽氧化或炉管氧化方法。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在形成所述二氧化硅层时,原位水蒸汽氧化温度为900℃~1100℃,炉管氧化温度为700℃~900℃。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在形成所述二氧化硅层时,原位水蒸汽氧化时间为15秒~60秒,炉管氧化时间为1分钟~15分钟。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在向所述二氧化硅层中掺杂氮时,采用氮气等离子体。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在向所述二氧化硅层中掺杂氮时,所述氮气等离子体的气压为5~100mTorr。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在所述DPN氮掺杂时,所施加的脉冲电压的功率为500W~2500W。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在向所述二氧化硅层中掺杂氮时,所施加的脉冲电压的脉冲占空比为3%~40%。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在向所述二氧化硅层中掺杂氮时,所述氮掺杂的时间为10秒~150秒。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,还包括:对掺杂氮的二氧化硅层执行退火工艺。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在执行退火工艺时,退火温度为1000℃~1100℃。
优选的,在上述用于制备等离子氮化栅极介质层的方法中,在执行退火工艺时,退火时间为20秒~150秒。
上述技术方案具有如下优点或有益效果:
在本发明中提供的用于制备等离子氮化栅极介质层的方法中,在-100℃~0℃的低温条件下进行氮掺杂,降低氮离子的扩散效应,使更多的氮离子聚集在二氧化硅层的上表面,能够打断更多的Si-O键来与氮离子键合,可以掺入更多的氮离子,提高等离子氮化栅极介质层的上表面氮含量,既能降低漏电流密度,又能提供高的栅极电容,从而提高器件的可靠性,抑制B+从栅极多晶硅扩散到栅氧中。
附图说明
图1为本发明实施例的用于制备等离子氮化栅极介质层的方法的流程示意图;
图2~图4为本发明实施例中根据上述流程制备等离子氮化栅极介质层的所形成的结构的示意图;
图中:101-硅;102-二氧化硅。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种用于制备等离子氮化栅极介质层的方法,如图1所示,为本发明实施例的用于制备等离子氮化栅极介质层的方法的流程示意图,图2~图4为本发明实施例中根据上述流程制备等离子氮化栅极介质层的所形成的结构的示意图。
具体包括以下步骤:
步骤S11:如图2所示,提供一衬底。所述衬底可以是硅衬底,或者锗硅衬底。
步骤S12:在所述衬底上生长二氧化硅层,具体的,半导体器件晶圆的硅衬底在酸槽清洗后,采用原位水蒸汽氧化方法(ISSG)或者炉管氧化方法生长二氧化硅层。如图3所示。
生长二氧化硅层的工艺为:原位水蒸汽氧化方法是在900℃~1100℃温度,气压为10Torr~20Torr下,充入N2O和H2或O2和H2气体,生成时间为15秒~60秒;炉管氧化方法是在700℃~900℃温度下,充入O2或O2和H2气体,生成时间为1分钟~15分钟。
本发明实施例中采用ISSG方法生长二氧化硅层,是在一定的压力下,氢分子与氧分子在热的硅表面原位化合成原子氧,再与硅化合形成二氧化硅的一种过程。这种方法制备的氧化硅质地致密,体内与界面缺陷较少,对提高器件沟道载流子迁移率有益。
优选的,在1060℃的温度,气压为14Torr下,充入19.9slm的N2O,0.1slm的H2,生成时间为20秒。
步骤S13:在-100℃~0℃的温度条件下,向二氧化硅层中掺杂氮。具体的,采用氮气等离子体向二氧化硅层中掺杂氮。如图4所示。
在向所述二氧化硅层中掺杂氮时,所述氮气等离子体的气压为5~100mTorr。所施加的高压脉冲的功率为500W~2500W,所施加的高压脉冲的脉冲占空比为3%~40%,所述氮掺杂的时间为10秒~150秒。
具体的,在-50℃的温度条件下,在DPN腔体中接受气压为25mTorr、脉冲等离子体占空比为10%、氮化时间为25秒、脉冲功率为2000W的氮化处理。
在-50℃的温度条件下,在相同功率和占空比的条件下,降低了氮离子的扩散效应,不仅使更多的氮离子聚集在二氧化硅的上表面,而且能够打断更多的Si-O键来与氮离子键合,从而可以通过增加DPN步骤的工艺时间或者功率来掺入更多的氮离子,以提高含氮量。从而可以提供器件的可靠性,抑制B+从栅极多晶硅扩散到栅氧中。
步骤S14:采用PNA退火工艺进行退火,所述采用PNA退火工艺稳定N掺杂及修复介质中的N离子体的损伤。具体的,采用高温退火工艺稳定N掺杂及修复介质中的等离子体损伤。
在采用退火工艺时,退火温度为1000℃~1100℃。退火时间为20秒~150秒。
其具体工艺为:在温度为1100℃,压力6mTorr,0.1slmO2和9.9slmN2中,退火时间为30秒。
在上述工艺中,在所举的参数条件下可获得较理想的结果。
综上,在本发明实施例提供的用于制备等离子氮化栅极介质层的方法中,在-100℃~0℃的低温条件下进行氮掺杂,降低氮离子的扩散效应,使更多的氮离子聚集在二氧化硅层的上表面,能够打断更多的Si-O键来与氮离子键合,可以掺入更多的氮离子,提高等离子氮化栅极介质层的上表面氮含量,既能降低漏电流密度,又能提供高的栅极电容,从而提高器件的可靠性,抑制B+从栅极多晶硅扩散到栅氧中。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种用于制备等离子氮化栅极介质层的方法,其特征在于,包括以下步骤:
提供衬底;
在所述衬底上形成二氧化硅层,在形成所述二氧化硅层时,采用原位水蒸汽氧化或炉管氧化方法,原位水蒸汽氧化温度为900℃~1100℃,炉管氧化温度为700℃~900℃;
在-100℃~0℃的温度条件下,向所述二氧化硅层中掺杂氮。
2.如权利要求1所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在形成所述二氧化硅层时,原位水蒸汽氧化时间为15秒~60秒,炉管氧化时间为1分钟~15分钟。
3.如权利要求1所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在向所述二氧化硅层中掺杂氮时,采用氮气等离子体。
4.如权利要求3所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在向所述二氧化硅层中掺杂氮时,所述氮气等离子体的气压为5~100mTorr。
5.如权利要求4所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在向所述二氧化硅层中掺杂氮时,所施加的脉冲电压的功率500W~2500W。
6.如权利要求5所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在向所述二氧化硅层中掺杂氮时,所施加的脉冲电压的脉冲占空比为3%~40%。
7.如权利要求6所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在向所述二氧化硅层中掺杂氮时,所述氮掺杂的时间为10秒~150秒。
8.如权利要求1所述的用于制备等离子氮化栅极介质层的方法,其特征在于,还包括:对掺杂氮的二氧化硅层执行退火工艺。
9.如权利要求8所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在执行退火工艺时,退火温度为1000℃~1100℃。
10.如权利要求9所述的用于制备等离子氮化栅极介质层的方法,其特征在于,在执行退火工艺时,退火时间为20秒~150秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443794.9A CN104201109B (zh) | 2014-09-02 | 2014-09-02 | 一种用于制备等离子氮化栅极介质层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443794.9A CN104201109B (zh) | 2014-09-02 | 2014-09-02 | 一种用于制备等离子氮化栅极介质层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104201109A CN104201109A (zh) | 2014-12-10 |
CN104201109B true CN104201109B (zh) | 2017-02-15 |
Family
ID=52086382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410443794.9A Active CN104201109B (zh) | 2014-09-02 | 2014-09-02 | 一种用于制备等离子氮化栅极介质层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104201109B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107706090A (zh) * | 2017-09-22 | 2018-02-16 | 德淮半导体有限公司 | 浅沟槽隔离结构、半导体结构及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1434487A (zh) * | 2002-01-23 | 2003-08-06 | 旺宏电子股份有限公司 | 以软性含氮等离子体来形成超薄栅介电层的方法 |
CN1862776A (zh) * | 2005-05-12 | 2006-11-15 | 联华电子股份有限公司 | 制造掺杂氮的介电层的方法 |
CN101620994A (zh) * | 2008-06-30 | 2010-01-06 | 中芯国际集成电路制造(北京)有限公司 | 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法 |
CN101980355A (zh) * | 2009-04-28 | 2011-02-23 | 台湾积体电路制造股份有限公司 | 非易失性存储装置及半导体装置的制造方法 |
CN102301459A (zh) * | 2009-01-28 | 2011-12-28 | 应用材料公司 | 用于在半导体装置上形成共形氧化层的方法 |
CN103972070A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 栅氧化层的制造方法 |
CN104157598A (zh) * | 2014-08-21 | 2014-11-19 | 上海华力微电子有限公司 | 等离子氮化处理装置、栅介质层制作方法及设备 |
-
2014
- 2014-09-02 CN CN201410443794.9A patent/CN104201109B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1434487A (zh) * | 2002-01-23 | 2003-08-06 | 旺宏电子股份有限公司 | 以软性含氮等离子体来形成超薄栅介电层的方法 |
CN1862776A (zh) * | 2005-05-12 | 2006-11-15 | 联华电子股份有限公司 | 制造掺杂氮的介电层的方法 |
CN101620994A (zh) * | 2008-06-30 | 2010-01-06 | 中芯国际集成电路制造(北京)有限公司 | 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法 |
CN102301459A (zh) * | 2009-01-28 | 2011-12-28 | 应用材料公司 | 用于在半导体装置上形成共形氧化层的方法 |
CN101980355A (zh) * | 2009-04-28 | 2011-02-23 | 台湾积体电路制造股份有限公司 | 非易失性存储装置及半导体装置的制造方法 |
CN103972070A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 栅氧化层的制造方法 |
CN104157598A (zh) * | 2014-08-21 | 2014-11-19 | 上海华力微电子有限公司 | 等离子氮化处理装置、栅介质层制作方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN104201109A (zh) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102486999A (zh) | 栅极氧化层的形成方法 | |
JP2006210818A (ja) | 半導体素子およびその製造方法 | |
CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
CN103346077A (zh) | 一种栅氧化层的制备方法 | |
JP5800107B2 (ja) | 炭化珪素半導体装置 | |
CN103903986A (zh) | 栅介质层的制作方法 | |
WO2021179934A1 (zh) | 一种半导体器件及其制造方法 | |
CN103887161A (zh) | 一种抑制掺杂原子在栅介质中扩散的方法 | |
CN104201109B (zh) | 一种用于制备等离子氮化栅极介质层的方法 | |
CN104347370B (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
CN105280503B (zh) | 提高横向导电结构 SiC MOSFET 沟道迁移率的方法 | |
CN103390559B (zh) | 半导体器件的制造方法 | |
CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
CN103199013B (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
CN102420189B (zh) | 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 | |
WO2021254108A1 (zh) | 二氧化硅薄膜的形成方法和金属栅极的形成方法 | |
CN103943479A (zh) | 栅氧化层的制备方法 | |
CN102420187B (zh) | 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法 | |
CN112599408A (zh) | 具有复合氧化层的碳化硅金属氧化物半导体制备方法 | |
Lin et al. | Leakage current, reliability characteristics, and boron penetration of ultra-thin (32-36/spl Aring/) O/sub 2/-oxides and N/sub 2/O/NO oxynitrides | |
JPS59198763A (ja) | Mos形電界効果トランジスタおよびその製造方法 | |
CN105097937B (zh) | 一种横向导电结构 SiC MOSFET 功率器件 | |
CN103887162A (zh) | 一种高介电SiON栅介质的制备方法 | |
CN109559992A (zh) | 一种低电阻抗辐照vdmos芯片的制造方法 | |
CN102738008A (zh) | 沟槽场效应晶体管的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |