CN110211924B - 一种晶圆结构的制造方法 - Google Patents
一种晶圆结构的制造方法 Download PDFInfo
- Publication number
- CN110211924B CN110211924B CN201910537572.6A CN201910537572A CN110211924B CN 110211924 B CN110211924 B CN 110211924B CN 201910537572 A CN201910537572 A CN 201910537572A CN 110211924 B CN110211924 B CN 110211924B
- Authority
- CN
- China
- Prior art keywords
- silicon
- insulating layer
- silicon via
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 270
- 239000010703 silicon Substances 0.000 claims abstract description 270
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 326
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 217
- 238000000151 deposition Methods 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 16
- 230000008021 deposition Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 90
- 239000011241 protective layer Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- -1 e.g. Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种晶圆结构的制造方法，在第一晶圆和第二晶圆键合后，可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔，然后进行绝缘层的沉积，使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度，再进行绝缘层的各向异性刻蚀，直至去除硅通孔底面上的绝缘层，然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用，而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度，在后续去除硅通孔底面上的绝缘层的过程中，即使对硅通孔的开口拐角处的绝缘层有所损耗，其厚度也不会偏薄，从而提高了硅通孔中绝缘层的可靠性，减少硅通孔的形成工艺对器件良率及性能的影响。
Description
技术领域
本申请涉及半导体领域，特别涉及一种晶圆结构的制造方法。
背景技术
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同功能的晶圆堆叠键合在一起，该技术具有高性能、低成本且高集成度的优点。
晶圆级封装技术的一种实现中，在将两片晶圆进行键合之后，通过硅通孔(Through Silicon Via，TSV)实现晶圆间的垂直互连，而TSV孔为深孔工艺，工艺复杂且难度大，其工艺的可靠性影响器件良率及性能。
发明内容
有鉴于此，本申请的目的在于提供一种晶圆结构的制造方法，提高了硅通孔中绝缘层的可靠性，降低了硅通孔的形成工艺对器件良率及性能的影响。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种晶圆结构的制造方法，包括：
提供晶圆键合结构，所述晶圆键合结构包括第一晶圆和第二晶圆，所述第一晶圆的正面键合至所述第二晶圆的正面，所述第一晶圆包括第一衬底以及第一衬底上的第一介质层以及所述第一介质层中的第一互连层，所述第二晶圆包括第二衬底以及第二衬底上的第二介质层以及所述第二介质层中的第二互连层；
从所述第一衬底进行刻蚀以形成硅通孔，所述硅通孔包括所述第一互连层上的第一硅通孔和/或第二互连层上的第二硅通孔；
进行绝缘层的沉积，所述硅通孔的开口拐角处的绝缘层厚度大于所述硅通孔侧壁及底面上绝缘层的厚度；
进行所述绝缘层的各向异性刻蚀，直至去除所述硅通孔底面上的绝缘层；
进行所述硅通孔的填充。
可选的，所述第一硅通孔未贯通至所述第一互连层，则在所述去除所述硅通孔底面上的绝缘层之后，所述进行所述硅通孔的填充之前，还包括：
从所述第一硅通孔继续进行刻蚀，直至暴露所述第一硅通孔下的第一互连层；
所述第二硅通孔未贯通至所述第二互连层，则在所述去除所述硅通孔底面上的绝缘层之后，所述进行所述硅通孔的填充之前，还包括：
从所述第二硅通孔继续进行刻蚀，直至暴露所述第二硅通孔下的第二互连层。
可选的，所述硅通孔包括所述第一硅通孔和所述第二硅通孔，所述从所述第一衬底进行刻蚀以形成硅通孔，包括：
从所述第一衬底在所述第一互连层之上进行刻蚀且保留部分厚度的第一介质层，以形成第一互连层上的第一硅通孔；
从所述第一衬底在所述第二互连层之上进行刻蚀且保留部分厚度的第二介质层，以形成第二互连层上的第二硅通孔。
可选的，所述硅通孔底面上绝缘层的厚度大于所述硅通孔侧壁上绝缘层的厚度。
可选的，所述硅通孔的开口拐角处的绝缘层厚度与所述硅通孔侧壁上绝缘层的厚度的比值范围为(1.5-2.5)，所述硅通孔底面上绝缘层的厚度与所述硅通孔侧壁上绝缘层的厚度的比值范围为(1.2-2)。
可选的，所述硅通孔的深度范围为2-4μm，所述硅通孔的开口拐角处的绝缘层厚度、所述硅通孔侧壁上绝缘层的厚度及所述硅通孔底面上绝缘层的厚度的比例为2:1:1.7；所述硅通孔的深度范围为6-8μm，所述硅通孔的开口拐角处的绝缘层厚度、所述硅通孔侧壁上绝缘层的厚度及所述硅通孔底面上绝缘层的厚度的比例为2:1:1.2。
可选的，进行所述绝缘层的各项异性刻蚀之后，所述硅通孔侧壁上的绝缘层外侧边缘与所述硅通孔侧壁的夹角的范围为0-5°。
可选的，所述绝缘层为单层结构。
可选的，所述绝缘层为多层结构，所述多层结构中至少一层在所述硅通孔的开口拐角处的厚度大于所述硅通孔的侧壁及底面的厚度。
可选的，所述多层结构中的至少一层为所述多层结构的表层，所述多层结构中的其他层具有基本均匀的厚度。
本申请实施例提供了一种晶圆结构的制造方法，在第一晶圆和第二晶圆键合后，可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔，然后进行绝缘层的沉积，使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度，再进行绝缘层的各向异性刻蚀，直至去除硅通孔底面上的绝缘层，然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用，而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度，加强了硅通孔开口拐角处的保护，避免在后续去除硅通孔底面上的绝缘层的过程中，对硅通孔的开口拐角处的绝缘层过多损耗，无需增加工艺复杂度且减少硅通孔打开时间的同时，提高了硅通孔中绝缘层的可靠性，减少硅通孔的形成工艺对器件良率及性能的影响。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本申请实施例的晶圆结构的制造方法的流程示意图；
图2-10示出了根据本申请实施例的制造方法形成晶圆结构的过程中器件剖面示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在将两片晶圆进行键合之后，可以通过硅通孔实现晶圆间的垂直互连。举例来说，第一晶圆和第二晶圆进行键合后，可以从第一晶圆的衬底开始刻蚀，形成暴露第一晶圆和第二晶圆中的互连层的硅通孔，在硅通孔中填充金属材料，从而通过硅通孔中的金属材料实现第一晶圆和第二晶圆中的互连层之间的垂直互连，或者实现第一晶圆或第二晶圆与外电路的电连接。
硅通孔通常较深，形成工艺复杂且难度大，其工艺的可靠性往往会影响器件的良率及性能，例如在硅通孔中填充金属材料之前，可以现在侧壁上形成绝缘层，从而起到隔离保护作用，提高器件的可靠性，同时硅通孔的开口拐角处的绝缘层的厚度会影响器件的最大击穿电压。
然而，发明人经过研究发现，现有的硅通孔工艺中，沉积得到的绝缘层是均匀的，在刻蚀去除硅通孔底部的绝缘层时，会对硅通孔开口拐角处的绝缘层有很大程度的损耗，使得硅通孔开口拐角处的绝缘层偏薄，不能起到很好的隔离保护作用，影响器件的性能。
基于以上技术问题，本申请实施例提供了一种晶圆结构的制造方法，在第一晶圆和第二晶圆键合后，可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔，然后进行绝缘层的沉积，使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度，再进行绝缘层的各向异性刻蚀，直至去除硅通孔底面上的绝缘层，然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用，而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度，加强了硅通孔开口拐角处的保护，避免在后续去除硅通孔底面上的绝缘层的过程中，对硅通孔的开口拐角处的绝缘层过多损耗，无需增加工艺复杂度且减少硅通孔打开时间的同时，提高了硅通孔中绝缘层的可靠性，减少硅通孔的形成工艺对器件良率及性能的影响。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-10对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种晶圆结构的制造方法的流程图，该方法包括以下步骤：
S101，提供晶圆键合结构，晶圆键合结构包括第一晶圆100和第二晶圆200，参考图2所示。
在本申请实施例中，第一晶圆100和第二晶圆200已经完成了进行键合之前的所有工艺，每个晶圆上可以已经形成有所需的器件结构以及用于电连接器件结构的互连层130/230，其中，器件结构可以由介质层120/220覆盖，该介质层120/220可以为叠层结构，可以包括层间介质层、金属间介质层及键合层等，互连层130/230形成于介质层120/220中，器件结构可以为MOS器件、存储器件和/或其他无源器件，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器例如可以包括NOR型闪存、NAND型闪存等浮栅场效应晶体管或者铁电存储器、相变存储器等，器件结构可以为平面型器件或立体器件，立体器件例如可以为FIN-FET(鳍式场效应晶体管)、三维存储器等。互连层130/230中可以包括接触塞、过孔、金属层等，互连层130/230可以包括一层或多层，互连层130/230可以为金属材料，例如可以为钨、铝、铜等。
在本申请实施例中，第一晶圆100和第二晶圆200上的器件结构可以不同，例如可以是不同类型的器件或具有不同操作的电压的同一类型的器件；在同一晶圆上的器件结构可以相同，也可以不同。
第一晶圆100和第二晶圆200上的器件结构都形成于衬底之上，为了便于描述，将第一晶圆100的衬底记为第一衬底110，第二晶圆200的衬底记为第二衬底210，第一衬底110上形成器件结构的表面为第一晶圆100的正面，第二衬底210上形成器件结构的表面为第二晶圆200的正面，与第一衬底110形成器件的表面相对的表面则为第一晶圆100的背面，与第二衬底210形成器件结构的表面相对的表面则为第二晶圆200的背面。
第一晶圆100和第二晶圆200的正面上可以形成有用于键合的材料层，根据不同的设计和键合方式，该键合材料层可以为介质材料的粘合层，例如氧化硅、氮化硅等，通过粘合层之间的分子力实现两个晶圆的键合，还可以采用混合键合(hybird bonding)的方式进行键合，两晶圆正面上形成有介质材料的粘合层以及金属键合孔，将键合孔对准之后实现二晶圆的混合键合。该第一晶圆100和第二晶圆200的正面键合在一起，键合后的面为两晶圆的键合面300，根据不同的键合方式，键合面300可以由介质材料的粘合层形成，或者由介质材料的粘合层以及金属材料的键合孔形成。
在本申请实施例中，第一介质层120上还可以形成第一保护层140，第二介质层220上还可以形成第二保护层240，第一保护层140和第二保护层240可以是SiN薄膜。在第一介质层120上还可以形成第三介质层以及第三介质层中的第三互连层(图未示出)，在第二介质层220上还可以形成第四介质层以及第四介质层中的第四互连层(图未示出)。
S102，从第一晶圆100的第一衬底110进行刻蚀以形成硅通孔150/250，参考图3所示。
在本申请实施例中，第一晶圆100可以作为键合结构中的上晶圆，从第一晶圆100中的第一衬底110可以进行刻蚀以形成硅通孔150/250，硅通孔150/250可以形成于第一互连层130上，也可以形成于第二互连层230上，为了便于描述，将形成于第一互连层130上的硅通孔记为第一硅通孔150，将形成于第二互连层230上的硅通孔记为第二硅通孔250。
具体实施时，可以根据第一晶圆100和第二晶圆200的键合方式确定硅通孔包括第一硅通孔150和第二硅通孔250的一种还是两种。具体的，若第一晶圆100和第二晶圆200在键合时已经实现了互连，而硅通孔的作用在于将第一晶圆100和第二晶圆200与外电路连接，则此时只要形成第一硅通孔150和第二硅通孔250中的一种即可，当然也可以根据实际需要形成第一硅通孔150和第二硅通孔250的两种；若第一晶圆100和第二晶圆200在键合时并未实现互联，或只实现了部分互连，硅通孔的作用不仅在于将第一晶圆100和第二晶圆200与外电路连接，还需要实现第一晶圆100和第二晶圆200的互连，则需要形成第一硅通孔150和第二硅通孔250。
需要说明的是，在本申请实施例中，硅通孔150/250为至少贯穿第一衬底110的通孔。在具体的应用中，第一硅通孔150可以贯通至第一互连层130，即第一硅通孔150的底部为第一互连层130；第一硅通孔150可以未贯通至第一互连层130，即第一硅通孔150的底部为第一介质层120，第一介质层120可以在其他刻蚀工艺中保护其下的第一互连层130。同理，第二硅通孔250可以贯通至第二互连层230；第二硅通孔250也可以未贯通至第二互连层230，即第二硅通孔250的底部为第二介质层220、第四介质层或第二保护层240，第二介质层220、第四介质层或第二保护层240可以在其他刻蚀工艺中保护其下的第二互连层230。
在硅通孔包括第一硅通孔150和第二硅通孔250时，可以先从第一衬底110在第一互连层130上进行刻蚀，形成第一互连层130上的第一硅通孔150，再从第一衬底110的第二互连层230上进行刻蚀，形成第二互连层230上的第二硅通孔250；也可以先从第一衬底110在第一互连层130及第二互连层230上进行刻蚀，形成第一互连层130上的第一硅通孔150，以及第二互连层230上的第三硅通孔，其中第一硅通孔150和第三硅通孔的深度一致，再从第三硅通孔中进行刻蚀以加深第三硅通孔，从而形成第二互连层230上的第二硅通孔250；还可以先从第一衬底110在第二互连层230上进行刻蚀，形成第二互连层230上的第二硅通孔250，再从第一衬底110在第一互连层130上进行刻蚀，形成第一互连层130上的第一硅通孔150。
具体实施时，从第一衬底110在第一互连层130上进行刻蚀时，可以保留部分厚度的第一介质层120，从而使第一互连层130上的第一硅通孔150的底部保留有部分第一介质层120，第一硅通孔150底部的第一介质层120可以在后续刻蚀形成第二硅通孔250时对其下的第一互连层130起到保护作用；从第二衬底210在第二互连层230上进行刻蚀时，也可以保留部分厚度的第二介质层220、第四介质层或第二保护层240，从而使第二互连层230上的第二硅通孔250的底部保留有部分第二介质层220、第四介质层或第二保护层240，第二硅通孔250底部的第二介质层220、第四介质层或第二保护层240可以在后续刻蚀形成第二硅通孔250时对其下的第二互连层230起到保护作用。
S103，进行绝缘层160的沉积，硅通孔150/250的开口拐角处的绝缘层160厚度大于硅通孔150/250侧壁及底面上绝缘层160的厚度，参考图4和图5所示。
在形成硅通孔150/250后，还可以进行绝缘材料的沉积，这样，可以在硅通孔150/250中形成绝缘层160，参考图4所示，绝缘层160用于后续形成的填充材料与晶圆中的衬底之间的绝缘隔离，从而提高器件的可靠性和性能。其中，绝缘层160可以是单层结构，例如可以是氮化硅、氧化硅、氮氧化硅等，也可以是多层结构，例如氮化硅、氧化硅、氮氧化硅等的叠层。
在本申请实施例中，硅通孔150/250的开口拐角处的绝缘层160厚度大于硅通孔150/250侧壁及底面上的绝缘层160的厚度，这里的绝缘层160的厚度指的是绝缘层160的沉积厚度，可以通过绝缘层160的表面与其下的衬底或介质层的最近距离表示。参考图4所示，绝缘层160在硅通孔150/250的开口拐角处的存在凸起结构。
绝缘层160的沉积方式可以是化学气相沉积(Chemical Vapor Deposition，CVD)，形成的绝缘层160在侧壁上的厚度不均匀，绝缘层的特殊形貌可以通过控制化学气相沉积的沉积参数来控制，可以采用阶梯覆盖性差的沉积工艺，以使绝缘层160的沉积速度较快，阶梯覆盖性较差，从而得到的绝缘层在不同位置的厚度不均匀。具体的，在第一衬底110上表面的绝缘层160的厚度较大，在硅通孔150/250接近开口的位置绝缘层160的厚度较大，在硅通孔150/250接近底部的位置绝缘层160的厚度较小，硅通孔150/250底部的绝缘层160的厚度也较小，且在硅通孔150/250的开口拐角处的绝缘层160厚度较大，参考图4所示。
硅通孔150/250的开口拐角处的绝缘层160可以是弧形的凸起，因此具有较大的厚度，在硅通孔150/250的开口处尺径较小，在绝缘层160的沉积工艺的后期，硅通孔150/250的开口拐角处的绝缘层160阻碍绝缘层材料进入硅通孔150/250内部，导致在硅通孔150/250中远离开口的位置的绝缘层160的厚度进一步减小。在本申请实施例中，在绝缘层160为单层结构时，该绝缘层160在硅通孔150/250的开口拐角处的厚度大于硅通孔150/250的侧壁及底面的厚度，在硅通孔150/250底面的绝缘层160的厚度通常较小。
在绝缘层160为多层结构时，多层结构中至少一层在硅通孔150/250的开口拐角处的厚度大于硅通孔150/250的侧壁及底面的厚度，以保证绝缘层160的整体在硅通孔150/250的开口拐角处的厚度大于硅通孔150/250的侧壁及底面的厚度，而其他层可以具有基本均匀的厚度，以保证绝缘层160在硅通孔150/250底面上具有需要的厚度。
例如多层结构中的至少一层可以是多层结构的表层，除了表层之外的其他层具有基本均匀的厚度。参考图5所示，绝缘层160包括第一绝缘层161和第二绝缘层162，其中第一绝缘层161可以是氧化硅，第二绝缘层162可以是氮化硅，则第一绝缘层161可以具有基本均匀的厚度，第二绝缘层162在硅通孔150/250的开口拐角处的厚度大于硅通孔150/250的侧壁及底面的厚度，第一绝缘层161和第二绝缘层162构成的绝缘层160在开口拐角处的厚度大于硅通孔150/250的侧壁及底面的厚度。
本申请实施例中，在硅通孔150/250底面上绝缘层的厚度可以大于硅通孔侧壁上绝缘层的厚度。在一些应用中，绝缘层160在硅通孔150/250的开口拐角处的厚度与在硅通孔150/250的侧壁上绝缘层的厚度的比值范围可以是(1.5-2.5)；硅通孔底面上绝缘层的厚度与硅通孔侧壁上绝缘层的厚度的比值范围为(1.2-2)。在一个具体的实施例中，硅通孔150/250的侧壁上绝缘层的厚度的比值可以是1.8、2或2.2，相应地，硅通孔底面上绝缘层的厚度与硅通孔侧壁上绝缘层的厚度的比值可以为1.5、1.7或2。
在具体的应用中，硅通孔150/250底面上绝缘层的厚度与硅通孔150/250的深度相关，通常来说，硅通孔150/250的深度越大，硅通孔150/250底面上形成的绝缘层的厚度越小。在一些应用中，在硅通孔的深度为2-4μm时，硅通孔的开口拐角处的绝缘层厚度、硅通孔侧壁上绝缘层的厚度及硅通孔底面上绝缘层的厚度的比例为2:1:1.7；在另一些应用中，硅通孔的深度范围为6-8μm，硅通孔的开口拐角处的绝缘层厚度、硅通孔侧壁上绝缘层的厚度及硅通孔底面上绝缘层的厚度的比例为2:1:1.2。
S104，进行绝缘层160的各向异性刻蚀，直至去除硅通孔150/250底面上的绝缘层160，参考图6和图9所示。
在沉积绝缘层160后，得到的绝缘层160在硅通孔150/250的开口拐角处的厚度大于硅通孔150/250的侧壁及底面的厚度，此时进行绝缘层160的各向异性刻蚀，直至去除硅通孔150/250底面上的绝缘层160，从而暴露硅通孔150/250底部的介质层120/220或互连层130/230或第四介质层或第二保护层240。
参考图7所示，若绝缘层160在硅通孔150/250的开口拐角处较薄，或者厚度在各个位置较均匀时，参考图8所示，在去除硅通孔150/250底面的绝缘层160时，对硅通孔150/250的开口拐角处的绝缘层160有所损伤，导致该处的绝缘层160偏薄。
而在本申请实施例中，由于绝缘层160在硅通孔150/250的开口拐角处较厚，则在去除硅通孔150/250底面上的绝缘层160时，即使对硅通孔150/250的开口拐角处的绝缘层160有所损伤，也不会导致该处的绝缘层160偏薄，此时硅通孔150/250的开口拐角处的绝缘层160的厚度仍大于在硅通孔150/250的侧壁上绝缘层的厚度，参考图6所示，绝缘层的外部形状可以是具有更大曲率的基本为圆弧状的凸起，也可以是其他形状，在此不做限定。同时由于绝缘层160在硅通孔150/250底面的厚度相对于绝缘层160在硅通孔150/250的开口拐角处的厚度较小，在去除硅通孔150/250底面的绝缘层160时，需要刻蚀的量较少，节省了刻蚀时间，减少了刻蚀过程中对其他位置的绝缘层160的损伤。
在进行绝缘层160的各向异性刻蚀后，硅通孔150/250底部的绝缘层160被去除，由于绝缘层160在接近硅通孔150/250的开口的位置较厚，在接近硅通孔150/250的底部的位置较薄，剩余的硅通孔150/250侧壁上的绝缘层160外侧边缘与硅通孔150/250侧壁的夹角的范围为0-5°，参考图6所示。
在去除硅通孔150/250底部的绝缘层160后，若硅通孔150/250未贯通至互连层130/230，则可以对硅通孔150/250继续进行刻蚀，直至暴露互连层130/230，参考图9所示。具体的，若第一硅通孔150未贯通至第一互连层130，则可以从第一硅通孔150继续进行刻蚀，例如对第一硅通孔150底部的第一介质层130进行刻蚀，直至暴露第一硅通孔150下的第一互连层130，若第二硅通孔250未贯通至第二互连层230，则可以从第二硅通孔250继续进行刻蚀，例如对第二硅通孔250底部的第二介质层230、第四介质层或第二保护层240进行刻蚀，直至暴露第二硅通孔250下的第二互连层230。
S105，进行硅通孔150/250的填充，参考图10所示。
在去除硅通孔150/250底部的绝缘层160后，或者在从硅通孔150/250继续刻蚀后，可以暴露硅通孔150/250下的互连层130/230，例如第一硅通孔150中暴露第一互连层130，第二硅通孔250中暴露第二互连层230，此时可以进行硅通孔150/250的填充。
由于硅通孔150/250是为了实现互连层130/230与其他部件的电连接的，则硅通孔150/250中的填充层170为导电材料，例如铜、钨等金属材料，在进行硅通孔150/250的填充后，硅通孔150/250中的填充层170与互连层130/230接触，通过填充层170可以实现晶圆之间，或者晶圆与外电路的电连接，例如可以实现第一晶圆100中的第一互连层130和第二晶圆200中的第二互连层230之间的电连接，也可以实现第一晶圆100中的第一互连层130和外电路的电连接，或者可以实现第二晶圆200中的第二互连层230和外电路的电连接。
在进行硅通孔150/250的填充之前，还可以在硅通孔150/250的侧壁上形成扩散阻挡层180，然后再进行硅通孔150/250的填充。其中扩散阻挡层180可以进一步防止填充层170扩散，提高器件的可靠性，具体的，扩散阻挡层180例如可以是Ti和TiN的叠层。
本申请实施例提供了一种晶圆结构的制造方法，在第一晶圆和第二晶圆键合后，可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔，然后进行绝缘层的沉积，使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度，再进行绝缘层的各向异性刻蚀，直至去除硅通孔底面上的绝缘层，然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用，而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度，在后续去除硅通孔底面上的绝缘层的过程中，即使对硅通孔的开口拐角处的绝缘层有所损耗，其厚度也不会偏薄，从而提高了硅通孔中绝缘层的可靠性，减少硅通孔的形成工艺对器件良率及性能的影响。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (9)
1.一种晶圆结构的制造方法，其特征在于，包括：
提供晶圆键合结构，所述晶圆键合结构包括第一晶圆和第二晶圆，所述第一晶圆的正面键合至所述第二晶圆的正面，所述第一晶圆包括第一衬底以及第一衬底上的第一介质层以及所述第一介质层中的第一互连层，所述第二晶圆包括第二衬底以及第二衬底上的第二介质层以及所述第二介质层中的第二互连层；
从所述第一衬底进行刻蚀以形成硅通孔，所述硅通孔包括所述第一互连层上的第一硅通孔和/或第二互连层上的第二硅通孔；
进行绝缘层的沉积，所述硅通孔的开口拐角处的绝缘层厚度大于所述硅通孔侧壁及底面上绝缘层的厚度，所述硅通孔底面上绝缘层的厚度大于所述硅通孔侧壁上绝缘层的厚度；
进行所述绝缘层的各向异性刻蚀，直至去除所述硅通孔底面上的绝缘层；
进行所述硅通孔的填充。
2.根据权利要求1所述的制造方法，其特征在于，
所述第一硅通孔未贯通至所述第一互连层，则在所述去除所述硅通孔底面上的绝缘层之后，所述进行所述硅通孔的填充之前，还包括：
从所述第一硅通孔继续进行刻蚀，直至暴露所述第一硅通孔下的第一互连层；
所述第二硅通孔未贯通至所述第二互连层，则在所述去除所述硅通孔底面上的绝缘层之后，所述进行所述硅通孔的填充之前，还包括：
从所述第二硅通孔继续进行刻蚀，直至暴露所述第二硅通孔下的第二互连层。
3.根据权利要求2所述的制造方法，其特征在于，所述硅通孔包括所述第一硅通孔和所述第二硅通孔，所述从所述第一衬底进行刻蚀以形成硅通孔，包括：
从所述第一衬底在所述第一互连层之上进行刻蚀且保留部分厚度的第一介质层，以形成第一互连层上的第一硅通孔；
从所述第一衬底在所述第二互连层之上进行刻蚀且保留部分厚度的第二介质层，以形成第二互连层上的第二硅通孔。
4.根据权利要求1所述的制造方法，其特征在于，所述硅通孔的开口拐角处的绝缘层厚度与所述硅通孔侧壁上绝缘层的厚度的比值范围为1.5-2.5，所述硅通孔底面上绝缘层的厚度与所述硅通孔侧壁上绝缘层的厚度的比值范围为1.2-2。
5.根据权利要求4所述的制造方法，其特征在于，所述硅通孔的深度范围为2-4μm，所述硅通孔的开口拐角处的绝缘层厚度、所述硅通孔侧壁上绝缘层的厚度及所述硅通孔底面上绝缘层的厚度的比例为2:1:1.7；所述硅通孔的深度范围为6-8μm，所述硅通孔的开口拐角处的绝缘层厚度、所述硅通孔侧壁上绝缘层的厚度及所述硅通孔底面上绝缘层的厚度的比例为2:1:1.2。
6.根据权利要求1所述的制造方法，其特征在于，进行所述绝缘层的各项异性刻蚀之后，所述硅通孔侧壁上的绝缘层外侧边缘与所述硅通孔侧壁的夹角的范围为0-5°。
7.根据权利要求1-6中任一项所述的制造方法，其特征在于，所述绝缘层为单层结构。
8.根据权利要求1-6中任一项所述的制造方法，其特征在于，所述绝缘层为多层结构，所述多层结构中至少一层在所述硅通孔的开口拐角处的厚度大于所述硅通孔的侧壁及底面的厚度。
9.根据权利要求8所述的制造方法，其特征在于，所述多层结构中的至少一层为所述多层结构的表层，所述多层结构中的其他层具有基本均匀的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537572.6A CN110211924B (zh) | 2019-06-20 | 2019-06-20 | 一种晶圆结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537572.6A CN110211924B (zh) | 2019-06-20 | 2019-06-20 | 一种晶圆结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110211924A CN110211924A (zh) | 2019-09-06 |
| CN110211924B true CN110211924B (zh) | 2021-01-22 |
Family
ID=67793684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910537572.6A Active CN110211924B (zh) | 2019-06-20 | 2019-06-20 | 一种晶圆结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110211924B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013094B (zh) * | 2021-02-24 | 2023-07-07 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN117855175A (zh) * | 2021-08-06 | 2024-04-09 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN117153780B (zh) * | 2023-10-26 | 2024-01-30 | 甬矽电子(宁波)股份有限公司 | 硅穿孔结构的制备方法和硅穿孔结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545275A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔封装结构及形成方法 |
| CN104319258A (zh) * | 2014-09-28 | 2015-01-28 | 武汉新芯集成电路制造有限公司 | 一种硅穿孔工艺 |
| CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109119401A (zh) * | 2018-08-28 | 2019-01-01 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166821A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 阻挡层的形成方法、三维集成器件的形成方法以及晶圆 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017075162A1 (en) * | 2015-10-27 | 2017-05-04 | Applied Materials, Inc. | Methods for reducing copper overhang in a feature of a substrate |
-
2019
- 2019-06-20 CN CN201910537572.6A patent/CN110211924B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545275A (zh) * | 2012-07-12 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔封装结构及形成方法 |
| CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104319258A (zh) * | 2014-09-28 | 2015-01-28 | 武汉新芯集成电路制造有限公司 | 一种硅穿孔工艺 |
| CN109119401A (zh) * | 2018-08-28 | 2019-01-01 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166821A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 阻挡层的形成方法、三维集成器件的形成方法以及晶圆 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110211924A (zh) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11715718B2 (en) | Bonding contacts having capping layer and method for forming the same | |
| US10892280B2 (en) | Inter-deck plug in three-dimensional memory device and method for forming the same | |
| US10930663B2 (en) | Interconnect structure of three-dimensional memory device | |
| US10580788B2 (en) | Methods for forming three-dimensional memory devices | |
| JP7254956B2 (ja) | 三次元メモリデバイスおよびその製作方法 | |
| WO2020014981A1 (en) | Three-dimensional memory devices | |
| US10515892B2 (en) | TSV interconnect structure and manufacturing method thereof | |
| WO2020000289A1 (en) | Staircase structures for three-dimensional memory device double-sided routing | |
| EP3815140B1 (en) | Methods for forming three-dimensional memory device having channel structures with native oxide layer | |
| US11081462B2 (en) | Method for manufacturing a bonding structure | |
| WO2020000306A1 (en) | Staircase structures for three-dimensional memory device double-sided routing | |
| CN110211924B (zh) | 一种晶圆结构的制造方法 | |
| JP7214898B2 (ja) | 三次元メモリデバイスおよびその製作方法 | |
| JP7242907B2 (ja) | 三次元メモリデバイスおよびその製作方法 | |
| CN110379799B (zh) | 一种芯片结构、晶圆结构及其制造方法 | |
| WO2020000296A1 (en) | Method of forming staircase structures for three-dimensional memory device double-sided routing | |
| CN111564368A (zh) | 一种半导体器件及其制造方法 | |
| JP7313489B2 (ja) | ３次元メモリデバイスのローカルコンタクトおよびそれを形成するための方法 | |
| US9698142B2 (en) | Semiconductor device and method for forming the same | |
| US8853073B2 (en) | Method for producing vias | |
| US8563432B2 (en) | Method for forming through silicon via structure | |
| TWI716051B (zh) | 半導體裝置的製備方法 | |
| US12021030B2 (en) | Contact structure and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |