CN104143519B - 一种产品通孔刻蚀缺陷的检测方法 - Google Patents

Abstract

一种产品通孔刻蚀缺陷的检测方法，首先建立被检测产品的通孔导电层测试模块，在该测试模块上沉积有相互连通的且参考被检测产品的图形结构通孔布局尺寸设计的金属线；在建立测试模块的硬掩膜刻蚀工艺中,产品中各通孔在硬掩膜层的各投影所在各区域之间有光阻进行隔离,原来连接各通孔的沟槽结构改进为不连续的沟槽结构或者通孔结构；然后进行绝缘层通孔刻蚀并在通孔中填铜和平坦化；最后应用电子束缺陷扫描仪进行检测；该方法能避免在检测刻蚀不足缺陷时的法拉第杯的影响，同时也克服了在铜平坦化后不能检测到所有通孔缺陷的问题，从而提高了通孔缺陷检测的成功率，以为工艺窗口的优化提供数据参考，为半导体在线制造与良率的提升提供保障。

Description

一种产品通孔刻蚀缺陷的检测方法

技术领域

本发明涉及集成电路制造技术领域，更具体地说，涉及一种半导体集成电路产品通孔刻蚀缺陷的检测方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例的缩小，半导体器件后段制程中铜连接通孔的刻蚀不足和通孔缺失的缺陷越来越成为集成电路发展的瓶颈之一，如先刻蚀硬掩膜再刻蚀通孔的刻蚀工艺制程，其通孔刻蚀往往受到硬掩膜层刻蚀后清洗工艺、通孔本体以及通孔刻蚀的光刻工艺的共同影响，造成通孔刻蚀不足缺陷，并对后段通孔刻蚀不足缺陷的检测是目前业界公认难题之一，通孔刻蚀不足缺陷已严重制约了半导体器件良率的提升。

在现有技术中，对后段通孔刻蚀不足缺陷的检测，目前业界的先进检测方法有两种：一是在完成刻蚀并在清洗工艺之后应用电子束缺陷扫描仪进行检查，电子束扫描仪检测的原理类似SEM(电子显微镜)的成像原理，其是通过对晶圆施加一定能量的电子束，通过电子束与晶圆表面相互作用激发二次电子，并收集和分析二次电子信号成像的方法；二是在铜填充平坦化后再做缺陷检测。

然而，本领域技术人员清楚，目前的这两种检测方法，存在以下缺点，一是在完成刻蚀并在清洗工艺之后应用电子束缺陷扫描仪进行检查时，通孔或者沉孔(刻蚀时没有打通的存在缺陷的孔)都会存在法拉第杯的影响，检测的成功率通常会很低，如图1和图2所示，图1是电子在法拉第杯中的分布示意图，图2是电场线在法拉第杯中的分布示意图，在金属层1表面依次是阻挡层2和绝缘层3，由于法拉第杯的影响，在绝缘层3中的通孔的检测成功率通常会很低；二是在铜填充平坦化后再做检测，但由于目前的通孔的刻蚀工艺如下：如图3所示，图3是原技术中硬掩膜刻蚀示意图，在单晶硅层12上依次有N阱层11、PMOS层(P型金属-氧化物-半导体层)10、金属硅化物层9、阻挡层2、绝缘层3、氧化物薄膜层4、硬掩膜层5、硅氧化物层6、抗反射层7和光阻层8；在该半导体器件的硬掩膜层的刻蚀工艺中，是先在硬掩膜层刻蚀沟槽，然后再在该沟槽中继续进行通孔刻蚀，通孔刻蚀工艺的示意图如图4所示，图4是原技术中通孔刻蚀示意图，图4所示的刻蚀工艺是在图3所示的原技术中硬掩膜刻蚀之后的通孔刻蚀工艺，在该刻蚀工艺中，通孔结构的图形尺寸小于硬掩膜刻蚀工艺中的沟槽结构的图形尺寸，并且，该刻蚀工艺中，是先在硬掩膜层刻蚀沟槽，然后再在该沟槽中继续进行通孔刻蚀，所以，在后段的填铜工艺中，沟槽和通孔中都填充有铜，所以大部分通孔会被沟槽中的铜线连接起来，导致在通孔缺陷的检测中，通孔层下方的电荷仍能通过部分的通孔传递到通孔上方，再通过沟槽中的铜线连接传递到沉孔中，所以沉孔与通孔在电子束扫描仪检测中有一样的成像，所以能够检测到的通孔不足缺陷只有3/7左右。

并且，在原来电子束扫描仪检测的模块中，起到电荷导通作用的导电层的金属线只是根据测试产品的图形结构设计的，金属线与金属线之间并没有全部连接在一起，所以影响了导电层与通孔之间的电荷的导通情况，降低了缺陷检测的敏感度。

因此，本领域的技术人员致力于开发一种产品通孔刻蚀缺陷的检测方法，以提高检测通孔刻蚀缺陷的成功率，为工艺窗口的优化提供数据参考，为半导体器件的在线制造与良率提升提供保障。

发明内容

有鉴于现有技术的上述缺陷，本发明的目的开发一种有效的产品通孔刻蚀缺陷的检测方法，以提高检测通孔刻蚀缺陷的成功率。

为实现上述目的，本发明提供了一种产品通孔刻蚀缺陷的检测方法，其首先建立被检测产品的通孔导电层测试模块，在该通孔导电层测试模块上沉积有相互连通的且参考被检测产品的图形结构通孔布局尺寸进行设计的金属线，并且，在建立测试模块的硬掩膜刻蚀工艺中,产品中各通孔在硬掩膜层的各投影所在各区域之间有光阻进行隔离,原来连接各通孔的沟槽结构改进为不连续的沟槽结构或者通孔结构；然后进行绝缘层通孔刻蚀并在通孔中填铜和平坦化；最后应用电子束缺陷扫描仪进行检测；该方法能避免在检测刻蚀不足缺陷时的法拉第杯的影响，同时也克服了在铜平坦化后不能检测到所有通孔缺陷的问题，从而提高了通孔缺陷检测的成功率，以为工艺窗口的优化提供数据参考，为半导体在线制造与良率的提升提供保障。本发明的技术方案如下：

一种产品通孔刻蚀缺陷的检测方法，所述产品在通孔刻蚀时至少包括半导体器件层以及所述半导体器件层上依次形成的金属硅化物层、阻挡层、绝缘层、氧化物薄膜层、硬掩膜层、硅氧化物层、抗反射层和光阻层；所述产品在所述绝缘层和所述阻挡层中形成有通孔，还包括，通过模拟所述产品建立通孔导电层测试模块，并根据对所述测试模块进行检测的结果，来推定所述产品的通孔刻蚀是否存在缺陷，以优化所述产品的刻蚀工艺参数，所述方法包括如下步骤：

步骤S01：建立通孔导电层测试模块，首先，在所述产品的所述金属硅化物层上形成作为导电层的前层金属层；然后，在所述前层金属层上再依次形成与所述产品在通孔刻蚀时相同的所述阻挡层、所述绝缘层、所述氧化物薄膜层、所述硬掩膜层、所述硅氧化物层、所述抗反射层和所述光阻层，所述前层金属层包括至少一层金属线，所述金属线位于所述产品的所述通孔下方；之后，对所述测试模块进行所述硬掩膜层刻蚀和所述绝缘层的通孔刻蚀，在所述硬掩膜层刻蚀工艺中,产品中各通孔在硬掩膜层的各投影所在各区域之间有光阻进行隔离,所述硬掩膜层刻蚀工艺后，在所述硬掩膜层为不连续的沟槽结构或者通孔结构，并在所述绝缘层的通孔刻蚀后，停留在所述前层金属层；所述硬掩膜层上沟槽或者通孔的关键尺寸大于所述绝缘层中通孔的关键尺寸；所述硬掩膜层上的各沟槽的垂直于所述硬掩膜层表面方向的内接圆柱体或者通孔与所述绝缘层中的通孔同轴；

步骤S02：采用与所述产品相同的工艺对所述测试模块进行通孔填铜及平坦化，并去除所述绝缘层图形结构顶部的所述硅氧化物层、所述硬掩膜层和所述氧化物薄膜层；

步骤S03：用电子束缺陷扫描仪对所述测试模块的通孔进行检测，根据检测发现的通孔缺陷的图形特征及在所述测试模块的位置，来推定所述产品具有接近的通孔刻蚀缺陷及发生位置，使所述产品的刻蚀工艺参数得以优化。

优选地，步骤S01中，所述金属线是参考被检测产品图形结构的通孔布局尺寸进行设计；被检测产品图形结构中设计的每个通孔处，都通过所述金属线进行相连；所述金属线至少有两根。

优选地，步骤S01中，所述金属线至少由一根串联导线连接在一起。

优选地，所述串联导线与所述金属线是同时沉积而形成的，所述串联导线的至少一端连接有金属块。

优选地，所述串联导线与所述金属块采用焊接的连接方式。

此处设计的目的在于，金属线由串联导线连接在一起，串联导线连接有金属块，并且金属线是参考被检测产品的图形结构的通孔布局尺寸进行设计，使得被检测的通孔底部连接到前层金属层，此处前层金属层起到通孔导电层作用，通孔连接情况均是导通状况，并保持等电位导通状态；将原来的掩模版刻蚀中沟槽结构全部更改为通孔结构，以避免后续填铜后将铜线中的通孔连接起来而无法检测单个通孔的刻蚀情况的问题。

优选地，步骤S01中的所述硬掩膜层刻蚀方法中可使用与被检测产品中所述绝缘层的通孔刻蚀方法中所使用的光罩相同的光罩。

优选地，步骤S01中所述硬掩膜层刻蚀方法中，所述沟槽或者所述通孔结构的关键尺寸与现有技术中所述硬掩膜层上的沟槽刻蚀方法中图形结构的关键尺寸相同。

此处设计的目的在于，本发明的方法中未涉及到更改的图形或工艺步骤，以匹配被检测产品的工艺，步骤S01中所述硬掩膜层刻蚀方法中，所述沟槽或者通孔的关键尺寸可采用调整光栅到所述光阻层的距离的方法进行调整放大。

从上述技术方案可以看出，本发明一种产品通孔刻蚀缺陷的检测方法，首先建立了被检测产品的通孔导电层测试模块，在该通孔导电层测试模块上沉积有相互连通的且参考被检测产品的图形结构通孔布局尺寸进行设计的金属线，并且，在建立测试模块的硬掩膜刻蚀工艺中,产品中各通孔在硬掩膜层的各投影所在各区域之间有光阻进行隔离,原来连接各通孔的沟槽结构改进为不连续的沟槽结构或者通孔结构；然后进行绝缘层通孔刻蚀并在通孔中填铜和平坦化；最后应用电子束缺陷扫描仪进行检测；该方法能避免在检测刻蚀不足缺陷时的法拉第杯的影响，同时，如果孔没有被打通，而只是形成了沉孔，则沉孔即使在填铜并平坦化后，也没有与金属线相连，所以电子束扫描仪检测后的沉孔成像与其他通孔的成像也不一样，所以该方法也克服了在原方法中铜平坦化后不能检测到所有通孔缺陷的问题，从而提高了通孔缺陷检测的成功率，以为工艺窗口的优化提供数据参考，为半导体在线制造与良率的提升提供保障。

以下将结合附图对本发明的构思、具体流程及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是电子在法拉第杯中的分布示意图；

图2是电场线在法拉第杯中的分布示意图；

图3是原技术中硬掩膜刻蚀示意图；

图4是原技术中通孔刻蚀示意图；

图5是本发明中一种产品通孔刻蚀缺陷的检测方法的流程框图；

图6是在本发明模块的各层结构上进行硬掩膜层通孔刻蚀方法的示意图；

图7是本发明中去除硅氧化物层图形结构顶部的光阻层和抗反射层的示意图；

图8是本发明中在硅氧化物层依次沉积抗反射层和光阻层的示意图；

图9是本发明中通孔刻蚀方法的示意图；

图10是本发明中刻蚀绝缘层和阻挡层的示意图；

图11是本发明中通孔填铜后平坦化步骤的示意图；

图12是本发明中前层金属层作为导电层结构示意图；

图13是本发明中多层金属线连接而形成的前层金属层作为导电层结构示意图。

图中，1为金属层，2为阻挡层，3为绝缘层，4为氧化物薄膜层，5为硬掩膜层，6为硅氧化物层，7为抗反射层，8为光阻层，9为金属硅化物层，10为PMOS层，11为N阱层，12为单晶硅层，13为前层金属层，14为金属线，15为铜，16为串联导线，17为金属块，18为与第一层金属层和第二层金属层之间的通孔层相同材质的金属线，19为与连接层相同材质的金属块，20为与第一层金属层相同材质的金属块，21为与第一层金属层和第二层金属层之间的通孔层相同材质的金属块，22为与第一层金属层相同材质的金属线，23为与连接层相同材质的金属线。

具体实施方式

下面结合附图5～13，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述实施例中，以55纳米逻辑产品为例进行说明，并为检测该产品的半导体器件层与第一层金属层之间的连接层的通孔的刻蚀成功率制作测试模块。

请参阅图5，图5是本发明中一种产品通孔刻蚀缺陷的检测方法的流程框图；其说明了一种产品通孔刻蚀缺陷的检测方法，所述产品包括半导体器件层以及刻蚀时所述半导体器件层上依次形成的金属硅化物层9、阻挡层2、绝缘层3、氧化物薄膜层4、硬掩膜层5、硅氧化物层6、抗反射层7和光阻层8；所述半导体器件层包括单晶硅层12、N阱层11和PMOS层10；所述产品在所述绝缘层3和所述阻挡层2中形成有通孔；通过模拟所述产品建立通孔导电层测试模块，并根据对所述测试模块进行检测的结果，来推定所述产品的通孔刻蚀是否存在缺陷，以优化所述产品的刻蚀工艺参数；所述方法包括如下步骤：

步骤S01：建立通孔导电层测试模块；请参阅图6，图6是在本发明模块的各层结构上进行硬掩膜层通孔刻蚀方法的示意图，建立所述通孔导电层测试模块时，首先在所述半导体器件层的所述单晶硅层12、所述N阱层11和所述PMOS层10上的所述金属硅化物层9上形成作为导电层的前层金属层13，在所述前层金属层13上再依次形成与现有产品相同的各层结构，分别有阻挡层2、绝缘层3、氧化物薄膜层4、硬掩膜层5、硅氧化物层6、抗反射层7和光阻层8；

然后再请参阅图6，图6是在本发明模块的各层结构上进行硬掩膜层通孔刻蚀方法的示意图，采用通孔的刻蚀方法，在所述光阻层8、所述抗反射层7、所述硅氧化物层6和所述硬掩膜层5依次刻蚀通孔，停留在所述氧化物薄膜层4；

然后请参阅图7，图7是本发明中去除硅氧化物层图形结构顶部的光阻层和抗反射层的示意图，依次刻蚀并去除所述硅氧化物层6图形结构顶部的所述光阻层8和所述抗反射层7；

然后请参阅图8，图8是本发明中在硅氧化物层依次沉积抗反射层和光阻层的示意图，在所述硅氧化物层6依次沉积所述抗反射层7和所述光阻层8；

然后请参阅图9，图9是本发明中通孔刻蚀方法的示意图，采用通孔的刻蚀方法，在所述光阻层8、所述抗反射层7、所述硅氧化物层6、所述硬掩膜层5、所述氧化物薄膜层4依次刻蚀通孔，停留在所述绝缘层3；

然后请参阅图10，图10是本发明中刻蚀绝缘层和阻挡层的示意图，采用通孔的刻蚀方法，继续刻蚀所述绝缘层3和所述阻挡层2，停留在所述前层金属层13；

步骤S02：请参阅图11，图11是本发明中通孔填铜后平坦化步骤的示意图，将所述通孔导电层测试模块流片到与被检测产品同样的通孔填铜15并平坦化步骤，在所述平坦化工艺中，采用化学机械抛光法去除所述绝缘层3图形结构顶部的所述硅氧化物层6、所述硬掩膜层5和所述氧化物薄膜层4；

步骤S03：应用电子束缺陷扫描仪检测通孔的刻蚀不足缺陷，利用有缺陷的通孔在所述电子束缺陷扫描仪上的不同显影，找出所有有缺陷的通孔。

请参阅图12，图12是本发明中前层金属层作为导电层结构示意图，图12中金属线14有8根，并由两根串联导线16连接在一起，所述串联导线16与所述金属线14是同时沉积而形成的，所述串联导线16的两端连接有金属块17。

在实施例中，所述串联导线16与所述金属块17采用焊接的连接方式。

在实施例中，所述金属线14是参考被检测产品的图形结构的通孔布局尺寸进行设计，所述金属线14可与所有所述通孔相连接。

金属线14由两根串联导线16连接在一起，串联导线16连接有金属块17，并且金属线14是参考被检测产品的图形结构的通孔布局尺寸进行设计，使得被检测的通孔底部连接到前层金属层13，此处前层金属层13起到通孔导电层作用，通孔连接情况均是导通状况，并保持等电位导通状态；将原来的掩模版刻蚀中沟槽结构全部更改为通孔结构，以避免后续填铜后将铜线中的通孔连接起来而无法检测单个通孔的刻蚀情况的问题。

在实施例中，步骤S01中的所述硬掩膜层5上的通孔刻蚀方法中所使用的光罩，与被检测产品中所述绝缘层3通孔的刻蚀方法中所使用的光罩相同。

在实施例中，步骤S01中所述硬掩膜层5上的通孔刻蚀方法中，通孔结构的关键尺寸与现有技术中所述硬掩膜层5上的沟槽刻蚀方法中图形结构的关键尺寸相同；所述硬掩膜层5上通孔的关键尺寸大于所述绝缘层3中通孔的关键尺寸；所述硬掩膜层5上的通孔与所述绝缘层3中的通孔同轴。

从实施例可知，本发明的方法中未涉及到更改的图形或工艺步骤，以匹配被检测产品的工艺，步骤S01中所述硬掩膜层5上的通孔刻蚀方法中，所述通孔的关键尺寸采用调整光栅到所述光阻层8的距离的方法进行调整放大，以保证所述硬掩膜层5上的通孔刻蚀方法中所形成的通孔不被破坏。

在另一实施例中，可采用多层金属线连接而形成的前层金属层作为导电层结构。

在图12中的B-B剖面图，其是单层金属线连接而形成的前层金属层作为导电层结构，但也可以是多层金属线连接而形成的前层金属层作为导电层结构；请参阅图13，图13是本发明中多层金属线连接而形成的前层金属层作为导电层结构示意图，如在原产品的金属硅化物层9上有金属钨的连接层，在连接层上有第一层金属层和第二层金属层，第一层金属层与第二层金属层之间有通孔层，为了检测产品中第一层金属层与第二层金属层之间通孔层通孔的刻蚀成功率，则在检测模块中形成前层金属层时，可以先沉积与连接层相同材质的金属线23，以把与原产品中连接层结构相同的各通孔进行连接，并连接与连接层相同材质的金属块19，再沉积与第一层金属层相同材质的金属线22，以把与原产品中第一层金属层结构相同的各金属线进行连接，并连接与第一层金属层相同材质的金属块20，如铜，然后再沉积与第一层金属层和第二层金属层之间的通孔层相同材质的金属线18，以把与原产品中第一层金属层和第二层金属层之间的通孔层结构相同的各通孔进行连接，并连接与第一层金属层和第二层金属层之间的通孔层相同材质的金属块21，如铜，各金属块用相应材质的多层金属线进行连接，以更加有效地增强电荷的导通情况，为缺陷检测提供更高的敏感度。

从上述技术方案可以看出，本发明一种产品通孔刻蚀缺陷的检测方法，首先建立了被检测产品的通孔导电层测试模块，在该通孔导电层测试模块上沉积有相互连通的且参考被检测产品的图形结构通孔布局尺寸进行设计的金属线，并且，在建立测试模块的硬掩膜刻蚀工艺中,产品中各通孔在硬掩膜层的各投影所在各区域之间有光阻进行隔离,原来连接各通孔的沟槽结构改进为不连续的通孔结构；然后进行绝缘层通孔刻蚀并在通孔中填铜和平坦化；最后应用电子束缺陷扫描仪进行检测；该方法能避免在检测刻蚀不足缺陷时的法拉第杯的影响，同时，如果孔没有被打通，而只是形成了沉孔，则沉孔即使在填铜并平坦化后，也没有与金属线相连，所以电子束扫描仪检测后的沉孔成像与其他通孔的成像也不一样，所以该方法也克服了在原方法中铜平坦化后不能检测到所有通孔缺陷的问题，从而提高了通孔缺陷检测的成功率，以为工艺窗口的优化提供数据参考，为半导体在线制造与良率的提升提供保障。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (7)

1.一种产品通孔刻蚀缺陷的检测方法，所述产品在通孔刻蚀时至少包括半导体器件层以及所述半导体器件层上依次形成的金属硅化物层、阻挡层、绝缘层、氧化物薄膜层、硬掩膜层、硅氧化物层、抗反射层和光阻层；所述产品在所述绝缘层和所述阻挡层中形成有通孔，其特征在于，通过模拟所述产品建立通孔导电层测试模块，并根据对所述测试模块进行检测的结果，来推定所述产品的通孔刻蚀是否存在缺陷，以优化所述产品的刻蚀工艺参数，所述方法包括如下步骤：

步骤S01：建立通孔导电层测试模块，首先，在所述产品的所述金属硅化物层上形成作为导电层的前层金属层；然后，在所述前层金属层上再依次形成与所述产品在通孔刻蚀时相同的所述阻挡层、所述绝缘层、所述氧化物薄膜层、所述硬掩膜层、所述硅氧化物层、所述抗反射层和所述光阻层，所述前层金属层包括至少一层金属线，所述金属线位于所述产品的所述通孔下方，所述金属线至少由一根串联导线连接在一起，并且串联导线的至少一端连接有金属块；之后，对所述测试模块进行硬掩膜层刻蚀和所述绝缘层的通孔刻蚀，在所述硬掩膜层刻蚀工艺中,产品中各通孔在硬掩膜层的各投影所在各区域之间有光阻进行隔离,所述硬掩膜层刻蚀工艺后，所述硬掩膜层为不连续的沟槽结构或者通孔结构，并在所述绝缘层的通孔刻蚀后，停留在所述前层金属层；所述硬掩膜层上沟槽或者通孔的关键尺寸大于所述绝缘层中通孔的关键尺寸；所述硬掩膜层上的各沟槽的垂直于所述硬掩膜层表面方向的内接圆柱体或者通孔与所述绝缘层中的通孔同轴；

步骤S02：采用与所述产品相同的工艺对所述测试模块进行通孔填铜及平坦化，并去除所述绝缘层图形结构顶部的所述硅氧化物层、所述硬掩膜层和所述氧化物薄膜层；

步骤S03：用电子束缺陷扫描仪对所述测试模块的通孔进行检测，根据检测发现的通孔缺陷的图形特征及在所述测试模块的位置，来推定所述产品具有接近的通孔刻蚀缺陷及发生位置，使所述产品的刻蚀工艺参数得以优化。

2.如权利要求1所述的产品通孔刻蚀缺陷的检测方法，其特征在于，步骤S01中，所述金属线是参考被检测产品图形结构的通孔布局尺寸进行设计；被检测产品图形结构中设计的每个通孔处，都通过所述金属线进行相连；所述金属线至少有两根。

3.如权利要求1所述的产品通孔刻蚀缺陷的检测方法，其特征在于，步骤S01中，所述金属线至少由一根串联导线连接在一起。

4.如权利要求3所述的产品通孔刻蚀缺陷的检测方法，其特征在于，所述串联导线与所述金属线是同时沉积而形成的，所述串联导线的至少一端连接有金属块。

5.如权利要求4所述的产品通孔刻蚀缺陷的检测方法，其特征在于，所述串联导线与所述金属块采用焊接的连接方式。

6.如权利要求1所述的产品通孔刻蚀缺陷的检测方法，其特征在于，步骤S01中的所述硬掩膜层刻蚀方法中所使用的光罩，与被检测产品中所述绝缘层的通孔刻蚀方法中所使用的光罩相同。

7.如权利要求1所述的产品通孔刻蚀缺陷的检测方法，其特征在于，步骤S01中所述硬掩膜层刻蚀方法中，沟槽或者通孔结构的关键尺寸与被检测产品中所述硬掩膜层上的沟槽刻蚀方法中图形结构的关键尺寸相同。