CN106405372B - 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法 - Google Patents
一种避免电子束扫描过程中产生电弧放电的缺陷检测方法 Download PDFInfo
- Publication number
- CN106405372B CN106405372B CN201610703019.1A CN201610703019A CN106405372B CN 106405372 B CN106405372 B CN 106405372B CN 201610703019 A CN201610703019 A CN 201610703019A CN 106405372 B CN106405372 B CN 106405372B
- Authority
- CN
- China
- Prior art keywords
- wafer
- scanning
- potential
- stable
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
本发明公开了一种避免电子束扫描过程中产生电弧放电的缺陷检测方法,包括:提供经连接孔刻蚀后的晶圆,将所述晶圆传送到电子束扫描仪的扫描腔体中,并进行对准;通过测试确定使晶圆表面保持稳定电势时的缺陷扫描条件;对晶圆表面进行预扫描,并施加形成稳定电势,以提升晶圆表面的电势,降低晶圆表面与电子束扫描仪电极板之间的电势差;选择扫描区域,在晶圆表面保持稳定电势状态下进行缺陷检测。本发明通过预扫描提升晶圆表面电势,降低晶圆表面与电极板之间的电势差,可缓解晶圆表面电荷大量聚集的效应,有效避免电弧放电的发生,并可顺利检测连接孔断路缺陷,从而为半导体在线制造与良率提升提供了有力保障。
Description
技术领域
本发明涉及集成电路缺陷检测技术领域,更具体地,涉及一种在进行连接孔刻蚀不足缺陷检测时可避免电子束扫描过程中产生电弧放电效应的缺陷检测方法。
背景技术
随着集成电路工艺的发展,半导体工艺也越来越复杂,越来越多的新工艺被引入,比如金属阻挡层工艺。而新工艺的引入也同时带来了新的问题,比如金属阻挡层工艺相关的连接孔刻蚀不足缺陷就是其中之一。为了检测此类缺陷,必须应用电子束扫描仪进行扫描。
请参阅图1,图1是金属阻挡层工艺在连接孔刻蚀后形成的电容示意图。如图1所示,对晶圆10进行金属阻挡层工艺时,金属阻挡层11与IMD(层间介质)12和前层金属13组成的电容效应,将使得晶圆在缺陷扫描过程中,表面聚集大量电荷而产生电弧放电效应。
电弧放电将导致晶圆损伤。如图2a-图2b所示,其分别显示电子束扫描过程中电弧放电对晶圆的破坏所产生的缺陷分布图与缺陷图片。
请参阅图3,图3是导致电弧放电的电子束扫描仪与晶圆间高电势差示意图。如图3所示,发生电弧放电的原因是,电子束扫描仪14的电极板15与晶圆10表面之间的电势差(0-U)过大。由电容公式:
Q=UC (1)
可以推断,在较大的电容C条件下,电压U越大,则晶圆表面可以聚集的电荷数量Q就越多。而一旦其超出一定水平,则晶圆表面的电弧将发生电弧放电效应。
这一问题如果得不到解决,不但检测不到相应的缺陷问题,更会对晶圆产生破坏效果。然而应用传统的方法无法克服这一问题,必须进行创新。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种避免电子束扫描过程中产生电弧放电的缺陷检测方法,可以避免连接孔刻蚀工艺后需要进行电子束扫描而产生的电弧放电效应,并可以有效检测连接孔断路缺陷,为良率提升建立数据指标。
为实现上述目的,本发明的技术方案如下:
一种避免电子束扫描过程中产生电弧放电的缺陷检测方法,包括以下步骤:
步骤S01:提供经连接孔刻蚀后的晶圆,将所述晶圆传送到电子束扫描仪的扫描腔体中,并进行对准;
步骤S02:通过测试确定使晶圆表面保持稳定电势时的缺陷扫描条件;
步骤S03:对晶圆表面进行预扫描,并施加形成稳定电势,以提升晶圆表面的电势,降低晶圆表面与电子束扫描仪电极板之间的电势差;
步骤S04:选择扫描区域,在晶圆表面保持稳定电势状态下进行缺陷检测。
优选地,步骤S01中,所述晶圆表面自上而下具有形成电容效应的金属阻挡层、层间介质和前层金属。
优选地,步骤S02中,所述使晶圆表面保持稳定电势时的缺陷扫描条件是使晶圆表面整体影像保持均匀稳定状态时的对应扫描能量。
优选地,针对特定产品以及特定工艺层的晶圆,需要分别测试其表面电势稳定时的扫描能量。
优选地,步骤S03中,预扫描时所需的能量标准是保持晶圆表面的电势稳定,即保证晶圆表面影像的均匀稳定。
优选地,步骤S03中,进行预扫描时,在使晶圆保持稳定电势的状态下,通过调整缺陷扫描条件,以确定最优化的缺陷扫描条件。
优选地,进行预扫描时,在对晶圆施加稳定电势后,以所述最优化的缺陷扫描条件对其进行缺陷扫描,检查晶圆表面影像产生偏差的时间点,并记录,以测试晶圆保持稳定电势的时间。
优选地,步骤S03和步骤S04中,当晶圆表面发生电势不稳定时,通过预扫描步骤的重复执行,使其再次达到稳定状态。
优选地,还包括步骤S05:对发现的连接孔刻蚀缺陷进行观察。
从上述技术方案可以看出,本发明通过采用预扫描方式将晶圆表面电势加以提升,以降低缺陷扫描时晶圆表面与扫描仪电极板之间的电势差,从而可缓解晶圆表面电荷大量聚集的效应,有效避免电弧放电的发生,并可顺利检测连接孔断路缺陷;本发明通过应用在线监控的方法,为缺陷的解决提供了数据指标,并为工艺窗口优化提供了数据参考,从而为半导体在线制造与良率提升提供了有力保障。
附图说明
图1是金属阻挡层工艺在连接孔刻蚀后形成的电容示意图;
图2a-2b是电子束扫描过程中电弧放电对晶圆的破坏所产生的缺陷分布图与缺陷图片;
图3是导致电弧放电的电子束扫描仪与晶圆间高电势差示意图;
图4是本发明一实施例的一种避免电子束扫描过程中产生电弧放电的缺陷检测方法流程图;
图5a-图5b是晶圆表面电压处于不饱和状态与饱和状态示意图;
图6a-图6b是避免电弧放电后连接孔刻蚀不足缺陷检测分布图与缺陷图片。
具体实施方式
本发明应用了如下技术原理,即通过采用预扫描方式将晶圆表面电势加以提升,以降低缺陷扫描时晶圆表面与扫描仪电极板之间的电势差,从而可缓解晶圆表面电荷大量聚集的效应,有效避免电弧放电的发生,并可顺利检测连接孔断路缺陷。
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,在下述的具体实施方式中,在详述本发明的实施方式时,为了清楚地表示本发明的结构以便于说明,特对附图中的结构不依照一般比例绘图,并进行了局部放大、变形及简化处理,因此,应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中,请参阅图4,图4是本发明一实施例的一种避免电子束扫描过程中产生电弧放电的缺陷检测方法流程图。如图4所示,本发明的一种避免电子束扫描过程中产生电弧放电的缺陷检测方法,包括以下步骤:
执行步骤S01:提供经连接孔刻蚀后的晶圆,将所述晶圆传送到电子束扫描仪的扫描腔体中,并进行对准。
请参阅图1。经连接孔刻蚀后,在所述晶圆表面上自上而下形成了金属阻挡层、层间介质(IMD)和前层金属,并形成电容效应。
执行步骤S02:通过测试确定使晶圆表面保持稳定电势时的缺陷扫描条件。
使晶圆表面保持稳定电势时的缺陷扫描条件是使晶圆表面整体影像保持均匀稳定状态时的对应扫描能量。只有晶圆表面整体电势保持稳定,其表面的影像才会均匀稳定,即其判断标准是使得晶圆表面的整体影像均匀稳定。
请参阅图5a-图5b,图5a-图5b是晶圆表面电压处于不饱和状态与饱和状态示意图。如图5a所示,针对某一特定产品或特定工艺层的晶圆,当对其施加100ev的扫描能量时,晶圆表面的电压处于-10v至-25v的不饱和状态,即其处于电势不稳定的状态,则无法形成均匀稳定的整体影像。如图5b所示,当对晶圆施加8ev的扫描能量时,晶圆表面的电压处于-8v的饱和状态,即其处于电势稳定的状态,可形成均匀稳定的整体影像。
因此,在进行测试时,针对所准备的特定产品以及特定工艺层的晶圆,需要分别测试其表面电势稳定时的扫描能量。比如针对55纳米客制化产品V1M2ASI的晶圆,需要单独测试其表面能够保持稳定电势的条件,而不可采用与其他产品相同的扫描能量。
执行步骤S03:对晶圆表面进行预扫描,并施加形成稳定电势,以提升晶圆表面的电势,降低晶圆表面与电子束扫描仪电极板之间的电势差。
预扫描时,所需的扫描能量标准是保持晶圆表面的电势稳定,即保证晶圆表面影像的均匀稳定。在此基础上,在使晶圆保持稳定电势的状态下,通过调整缺陷扫描条件,可以确定最优化的缺陷扫描条件。
然后,在对晶圆施加稳定电势后,以确定出的上述最优化的缺陷扫描条件,对晶圆表面进行缺陷扫描,检查晶圆表面影像产生偏差的时间点,并记录下此时间点,用以测试晶圆保持稳定电势时的时间。
执行步骤S04:选择扫描区域,在晶圆表面保持稳定电势状态下进行缺陷检测。
经过预扫描、确定出最优化的缺陷扫描条件以及统计出在该条件下保持稳定电势时缺陷扫描的时间后,即可对晶圆表面开始正式的缺陷扫描。
进行缺陷扫描时,根据前述的最优化的缺陷扫描条件,选择出与之相应的合适扫描区域,保证其在表面电势保持稳定状态下、此扫描区域可以有充足的时间完成缺陷检测。
在执行步骤S03和步骤S04的过程中,当晶圆表面发生电势不稳定的状况时,可通过预扫描步骤的重复执行,使其再次达到稳定状态,并再次执行缺陷检测过程。
通过缺陷扫描,即可得到晶圆表面完整的缺陷扫描图像(影像),从而可继续执行:
步骤S05:对发现的连接孔刻蚀缺陷进行观察。
请参阅图6a-图6b,图6a-图6b是避免电弧放电后连接孔刻蚀不足缺陷检测分布图与缺陷图片。如图6a所示,其显示针对55纳米客制化产品V1M2ASI的某一晶圆,应用上述方法扫描得到的晶圆表面存在的连接孔刻蚀不足缺陷扫描影像;图6b显示了晶圆表面一局部位置处的连接孔刻蚀不足缺陷图片。
综上所述,本发明通过采用预扫描方式将晶圆表面电势加以提升,以降低缺陷扫描时晶圆表面与扫描仪电极板之间的电势差,从而可缓解晶圆表面电荷大量聚集的效应,有效避免电弧放电的发生,并可顺利检测连接孔断路缺陷。本发明通过应用在线监控的方法,为缺陷的解决提供了数据指标,并为工艺窗口优化提供了数据参考,从而为半导体在线制造与良率提升提供了有力保障。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (7)
1.一种避免电子束扫描过程中产生电弧放电的缺陷检测方法,其特征在于,包括以下步骤:
步骤S01:提供经连接孔刻蚀后的晶圆,将所述晶圆传送到电子束扫描仪的扫描腔体中,并进行对准;
步骤S02:通过测试确定使晶圆表面保持稳定电势时的缺陷扫描条件;所述使晶圆表面保持稳定电势时的缺陷扫描条件是使晶圆表面整体影像保持均匀稳定状态时的对应扫描能量;
步骤S03:对晶圆表面进行预扫描,并施加形成稳定电势,以提升晶圆表面的电势,降低晶圆表面与电子束扫描仪电极板之间的电势差;预扫描时所需的能量标准是保持晶圆表面的电势稳定,即保证晶圆表面影像的均匀稳定;
步骤S04:选择扫描区域,在晶圆表面保持稳定电势状态下进行缺陷检测。
2.根据权利要求1所述的避免电子束扫描过程中产生电弧放电的缺陷检测方法,其特征在于,步骤S01中,所述晶圆表面自上而下具有形成电容效应的金属阻挡层、层间介质和前层金属。
3.根据权利要求1所述的避免电子束扫描过程中产生电弧放电的缺陷检测方法,其特征在于,针对特定产品以及特定工艺层的晶圆,需要分别测试其表面电势稳定时的扫描能量。
4.根据权利要求1所述的避免电子束扫描过程中产生电弧放电的缺陷检测方法,其特征在于,步骤S03中,进行预扫描时,在使晶圆保持稳定电势的状态下,通过调整缺陷扫描条件,以确定最优化的缺陷扫描条件。
5.根据权利要求4所述的避免电子束扫描过程中产生电弧放电的缺陷检测方法,其特征在于,进行预扫描时,在对晶圆施加稳定电势后,以所述最优化的缺陷扫描条件对其进行缺陷扫描,检查晶圆表面影像产生偏差的时间点,并记录,以测试晶圆保持稳定电势的时间。
6.根据权利要求1所述的避免电子束扫描过程中产生电弧放电的缺陷检测方法,其特征在于,步骤S03和步骤S04中,当晶圆表面发生电势不稳定时,通过预扫描步骤的重复执行,使其再次达到稳定状态。
7.根据权利要求1所述的避免电子束扫描过程中产生电弧放电的缺陷检测方法,其特征在于,还包括步骤S05:对发现的连接孔刻蚀缺陷进行观察。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610703019.1A CN106405372B (zh) | 2016-08-22 | 2016-08-22 | 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610703019.1A CN106405372B (zh) | 2016-08-22 | 2016-08-22 | 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106405372A CN106405372A (zh) | 2017-02-15 |
CN106405372B true CN106405372B (zh) | 2020-01-10 |
Family
ID=58004425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610703019.1A Active CN106405372B (zh) | 2016-08-22 | 2016-08-22 | 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106405372B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111257727A (zh) * | 2020-01-17 | 2020-06-09 | 上海华力集成电路制造有限公司 | 侦测wat测试中电弧放电的装置和方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1359471A (zh) * | 1998-08-17 | 2002-07-17 | 泰格尔公司 | 半导体晶片处理过程中消除晶片电弧的方法与装置 |
CN104143519A (zh) * | 2014-08-01 | 2014-11-12 | 上海华力微电子有限公司 | 一种产品通孔刻蚀缺陷的检测方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759653B2 (en) * | 2008-05-30 | 2010-07-20 | Hermes Microvision, Inc. | Electron beam apparatus |
CN102376600B (zh) * | 2010-08-24 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 接触孔失效评估方法 |
CN102683173B (zh) * | 2012-03-31 | 2017-03-08 | 上海华虹宏力半导体制造有限公司 | 减少晶圆电弧放电的方法以及集成电路制造方法 |
US8791571B1 (en) * | 2013-03-14 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for preventing etch arcing during semiconductor processing |
CN103500720B (zh) * | 2013-09-30 | 2016-10-26 | 上海华力微电子有限公司 | 电子束缺陷扫描仪匹配度测试结构及测试方法 |
CN104157590B (zh) * | 2014-08-21 | 2017-03-01 | 上海华力微电子有限公司 | 电子束缺陷扫描装置及方法 |
CN105826240B (zh) * | 2015-01-07 | 2019-05-31 | 中芯国际集成电路制造(上海)有限公司 | 避免晶圆产生尖端放电缺陷的方法 |
-
2016
- 2016-08-22 CN CN201610703019.1A patent/CN106405372B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1359471A (zh) * | 1998-08-17 | 2002-07-17 | 泰格尔公司 | 半导体晶片处理过程中消除晶片电弧的方法与装置 |
CN104143519A (zh) * | 2014-08-01 | 2014-11-12 | 上海华力微电子有限公司 | 一种产品通孔刻蚀缺陷的检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106405372A (zh) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Patterson et al. | Methodology for trench capacitor etch optimization using voltage contrast inspection and special processing | |
US9230782B2 (en) | Plasma processing method and apparatus | |
US9116109B2 (en) | Method and apparatus for detecting buried defects | |
US8339449B2 (en) | Defect monitoring in semiconductor device fabrication | |
CN104143519A (zh) | 一种产品通孔刻蚀缺陷的检测方法 | |
US20230178406A1 (en) | Method, apparatus, and system for dynamically controlling an electrostatic chuck during an inspection of wafer | |
CN106405372B (zh) | 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法 | |
WO2015163036A1 (ja) | 荷電粒子線装置及びその帯電除去方法 | |
CN109285793B (zh) | 介电质层中的空洞检测方法及半导体器件的制造方法 | |
CN100481363C (zh) | 开口内底部薄膜剩余厚度的判别方法 | |
KR102613181B1 (ko) | 측정 장치, 측정 방법 및 플라즈마 처리 장치 | |
CN108172526B (zh) | 一种检测多晶硅是否出现短路的检测方法 | |
US8329480B2 (en) | Test pattern for detecting piping in a memory array | |
JP2007294980A (ja) | 極浅接合(usj)構造の電気活性ドーパント密度プロファイルを判定する方法 | |
US8419892B2 (en) | Plasma process detecting sensor | |
TWI825247B (zh) | 測定方法 | |
JP3859446B2 (ja) | 半導体基板検査装置および半導体基板検査方法 | |
TWI480543B (zh) | 半導體裝置之檢測圖案設計及其利用方法 | |
KR100702127B1 (ko) | 반도체소자의 결함검사방법 | |
US7859290B2 (en) | Apparatus and method for measuring effective channel | |
Hafer et al. | In-Line Detection of Deep Trench Moat Underetch Defects Using eBeam Inspection | |
CN118258819A (zh) | 膜层中的缝隙的检测方法 | |
US20180330494A1 (en) | Method of detecting defect of contact hole | |
CN114518516A (zh) | 一种非接触式半导体电性故障分析法 | |
KR20070066802A (ko) | 층간 계면 영역에 발생된 공극을 검사하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |