CN104112477B - 用于固态储存装置中晶体单元的群组区分方法 - Google Patents

用于固态储存装置中晶体单元的群组区分方法 Download PDF

Info

Publication number
CN104112477B
CN104112477B CN201310137889.3A CN201310137889A CN104112477B CN 104112477 B CN104112477 B CN 104112477B CN 201310137889 A CN201310137889 A CN 201310137889A CN 104112477 B CN104112477 B CN 104112477B
Authority
CN
China
Prior art keywords
crystal unit
unit
crystal
central
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310137889.3A
Other languages
English (en)
Other versions
CN104112477A (zh
Inventor
曾士家
傅仁杰
吴郁姍
张锡嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianxing Storage Technology Co., Ltd
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to CN201310137889.3A priority Critical patent/CN104112477B/zh
Priority to US14/040,832 priority patent/US8958243B2/en
Publication of CN104112477A publication Critical patent/CN104112477A/zh
Application granted granted Critical
Publication of CN104112477B publication Critical patent/CN104112477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem

Landscapes

  • Read Only Memory (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

一种固态储存装置中晶体单元的群组区分方法，包括：建立一电压偏移参数对照表，该电压偏移参数对照表包含一第一位置参数表；利用N个具重大内部晶体单元干扰效应的晶体单元来决定MN个内部晶体单元干扰图样；当中央晶体单元为第一储存状态时，根据电压偏移参数对照表决定对应MN个内部晶体单元干扰图样的MN个中央晶体单元阈值电压偏移，并将第一储存状态区分为多个子区间；以及将对应第一数目的内部晶体单元干扰图样的中央晶体单元区分至第一储存状态中的第一群组，其中第一数目的内部晶体单元干扰图样对应的中央晶体单元阈值电压偏移位于第一储存状态的第一子区间。

Description

用于固态储存装置中晶体单元的群组区分方法
技术领域
本发明是有关于一种固态储存装置，且特别是有关于一种固态储存装置及利用内部晶体单元干扰(ICI)图样来将特定储存状态的晶体单元进一步区分为多个群组的方法。
背景技术
众所周知，与非门闪存(NAND flash memory)所组成的固态储存装置(solidstate device)已经非常广泛的应用于各种电子产品。例如SD卡、固态硬盘等等。基本上，根据闪存每个晶体单元所储存的资料量可进一步区分为每个晶体单元储存一位的单层晶体单元(Single-Level Cell，简称SLC)闪存、每个晶体单元储存二位的多层晶体单元(Multi-Level Cell，简称MLC)闪存、与每个晶体单元储存三位的三层晶体单元(Triple-LevelCell，简称TLC)闪存。
请参照图1，其所绘示为闪存内部晶体单元排列示意图。其中，每个晶体单元内包括一个浮动栅晶体管(floating gate transistor)。此晶体单元可为SLC、MLC、或者TLC。如图所示，多个晶体单元串行连接成一行(column)，而闪存中包括多行。再者，每一列的字符线(word line)可控制每行中的晶体单元。
基本上，浮动栅晶体管中的浮动栅(floating gate)可以储存热载子(hotcarrier)，而根据热载子储存量的多少可决定该浮动栅晶体管的阈值电压(thresholdvoltage，简称VTH)。也就是说，具有较高的阈值电压的浮动栅极晶体管需要较高的栅极电压(gate voltage)来开启(turn on)浮动栅晶体管；反之，具有较低的阈值电压的浮动栅极晶体管则可以用较低的栅极电压来开启浮动栅晶体管。
因此，于闪存的程序周期(program cycle)时，可控制注入浮动栅极的热载子量，进而改变其阈值电压。而在读取周期(read cycle)时，闪存中的感测电路(sensingcircuit)即可根据浮动栅晶体管的阈值电压来判断其储存状态。
请参照图2，其所绘示为MLC闪存中的储存状态与阈值电压关系示意图。基本上，MLC闪存的一个晶体单元可以有四个储存状态E、A、B、C。在未注入热载子时，可视为储存状态E(例如逻辑储存状态11)，而随着热载子注入晶体单元的数量渐增，依序为储存状态A(例如逻辑储存状态10)、储存状态B(例如逻辑储存状态00)、储存状态C(例如逻辑储存状态01)。其中，储存状态C的晶体单元具有最高的阈值电压准位，储存状态B的晶体单元次之，储存状态A的晶体单元再次之，储存状态E的晶体单元具有最低的阈值电压准位。再者，当晶体单元经过抹除周期之后，皆会回复至未注入热载子的储存状态E。
一般而言，于程序周期时，若将多个晶体单元程序为相同的储存状态，其并非每个晶体单元的阈值电压都会相同，而是会呈现一分布曲线(distribution curve)，且其分布曲线可对应至一中位阈值电压。由图2可知，储存状态E的中位阈值电压为VTHE(例如0V)，储存状态A的中位阈值电压为VTHA(例如10V)，储存状态B的中位阈值电压为VTHB(例如20V)，储存状态C的中位阈值电压为VTHC(例如30V)。举例来说明，在统计储存状态C的所有晶体单元的阈值电压后，具中位阈值电压VTHC(例如30V)的晶体单元数目最多。
而于读取周期时，即可提供一第一切割电压(Vs1)、第二切割电压(Vs2)、与第三切割电压(Vs3)来侦测MLC闪存中的四个储存状态。
再者，由于每个晶体单元的特性差异，部分的晶体单元在程序后，其阈值电压可能会超过默认的切割电压，如此，这些晶体单元在读取周期时，便会发生误判储存状态的状况。
以图2的MLC闪存中储存状态B与储存状态C的分布曲线为例来做说明。如储存状态B的分布曲线所示，区域b中的晶体单元的阈值电压超过第三切割电压Vs3，因此当使用第三切割电压Vs3来判断储存状态时，区域b中的晶体单元会被误判为储存状态C。同理，如储存状态C的分布曲线所示，区域c中的晶体单元的阈值电压小于第三切割电压Vs3，因此当使用第三切割电压Vs3来判断储存状态时，区域e中的晶体单元会被误判为储存状态B。
当然，SLC闪存中晶体单元的二个储存状态以及TLC闪存中晶体单元的八个储存状态也是以相同的方式来区别。因此，也会有上述误判的情况发生，此处不再赘述。
而进一步分析，在一个储存状态的阈值电压分布曲线中，会有特定情况的晶体单元会产生较大的阈值电压偏移而导致误判。因此，本发明的目的在于统计出各种情况下的晶体单元及其阈值电压偏移，并可用于降低读取周期时闪存的资料错误率(data errorrate)。
发明内容
本发明系有关于一种固态储存装置中晶体单元的群组区分方法，该固态储存装置中包括一中央晶体单元及其周围的多个相邻晶体单元，该中央晶体单元与所述相邻晶体单元皆可被程序为M个储存状态其中之一，且所述相邻晶体单元中包括N个具重大内部晶体单元干扰效应的相邻晶体单元，该群组区分方法包括下列步骤：建立一电压偏移参数对照表，其中该电压偏移参数对照表包含一第一位置参数表，该位置参数表对应一第一相邻晶体单元，且该第一相邻晶体单元是该N个具重大内部晶体单元干扰效应的相邻晶体单元其中之一；利用该N个具重大内部晶体单元干扰效应的晶体单元来决定MN个内部晶体单元干扰图样；当该中央晶体单元为该M个储存状态中的一第一储存状态时，根据该电压偏移参数对照表决定对应该MN个内部晶体单元干扰图样的MN个中央晶体单元阈值电压偏移；根据该MN个中央晶体单元阈值电压偏移将该第一储存状态区分为多个子区间；以及将对应一第一数目的内部晶体单元干扰图样的中央晶体单元区分至该第一储存状态中的一第一群组，其中该第一数目的内部晶体单元干扰图样对应的中央晶体单元阈值电压偏移位于该第一储存状态的一第一子区间。
附图说明
为了详细说明本发明的结构、特征以及功效的所在，以下结合较佳实施例并配合附图说明如后，其中：
图1所绘示为闪存内部晶体单元排列示意图。
图2所绘示为MLC闪存中的储存状态与阈值电压关系示意图。
图3所绘示为一种ICI图样示意图。
图4A所示为在中央晶体单元为储存状态A时，64个ICI图样与阈值电压(VTH)之间的对照表示意图。
图4B所示为进一步根据不同ICI图样所对应的阈值电压大小来将储存状态A区分为多个群组的示意图。
图5A至图5E所绘示为中央晶体单元为储存状态A时的左参数表建立流程。
图6A至图6E所绘示为中央晶体单元为储存状态B时的左参数表建立流程。
图7A至图7E所绘示为中央晶体单元为储存状态C时的左参数表建立流程。
图8所示为本发明电压偏移参数对照表示意图。
图9A至图9C所绘示为中央晶体单元为储存状态A的三个ICI图样的中央晶体单元阈值电压的偏移估计方法。
图9D至图9F所绘示为中央晶体单元为储存状态B的三个ICI图样的中央晶体单元阈值电压的偏移估计方法。
图9G至图9I所绘示为中央晶体单元为储存状态C的三个ICI图样的中央晶体单元阈值电压的偏移估计方法。
图10绘示在储存状态A、B、C中所区分的群组A1-A3、B1-B3、C1-C3。
图11所绘示为本发明简化的电压偏移参数对照表示意图。
图12所绘示为本发明的固态储存装置中晶体单元的群组区分方法流程示意图。
图13所绘示为本发明的根据中央晶体单元阈值电压偏移将储存状态区分为多个子区间的方法流程示意图。
具体实施方式
在闪存中，中央晶体单元周围的相邻晶体单元的储存状态会影响此中央晶体单元的阈值电压，此即为内部晶体单元干扰(inter-cell interference，以下简称ICI)。本发明统计中央晶体单元及其周围的各种内部晶体单元干扰图样(ICI pattern，以下简称ICI图样)。之后，统计各种ICI图样对应的中央晶体单元阈值电压偏移(threshold voltageshift of central cell)，并据以区分为多个群组。
首先，以MLC闪存为例来介绍ICI图样。请参照图3，其所绘示为一种ICI图样示意图。假设中央晶体单元为储存状态B，而其上、下、左、右四个晶体单元的储存状态图样即为储存状态B的一种ICI图样。在图3的例子中，上面晶体单元为储存状态B、下面晶体单元为储存状态E、左侧晶体单元为储存状态A、右侧晶体单元为储存状态C。
当然，图3仅是中央晶体单元为储存状态B时的其中一种ICI图样范例而已。实际上，中央晶体单元为储存状态B时，其上、下、左、右各有四种可能的储存状态。因此，中央晶体单元为储存状态B时将会有4×4×4×4＝256种ICI图样。同理，中央晶体单元为其他储存状态时也各会有256种ICI图样。
当然，ICI图样的晶体单元数目并不限定上、下、左、右于四个而已，其亦可包含斜角的四个晶体单元，或者仅包含部分邻近晶体单元。
一般来说，如果资料的程序顺序是由低字符线至高字符线的次序，亦即先程序WL(n-1)字符线、接着程序WL(n)字符线、接着程序WL(n+1)字符线的次序。则中央晶体单元的左、右、下三个晶体单元对于中央晶体单元的阈值电压偏移影响较大。所以中央晶体单元的左、右、下三个晶体单元即称为三个具重大ICI效应的晶体单元(3 cells havesignificant ICI effect)。
因此，以下的说明仅以中央晶体单元的左、右、下三个晶体单元所形成的ICI图样为例来进行说明，但不限定于此。换句话说，若仅考虑中央晶体单元的左、右、下三个晶体单元的储存状态时，则ICI图样会有4×4×4＝64种。
为了要得知64种ICI图样对于中央晶体单元的阈值电压的影响，最直接的方式就是先在闪存中程序大量的已知资料。之后，量测中央晶体单元的阈值电压及其对应的ICI图样，并且据以建立在各个特定储存状态下，ICI图样与阈值电压之间的对照表。
如图4A所示，其所绘示为在中央晶体单元为储存状态A时，其64个ICI图样与平均阈值电压(VTH)之间的对照表示意图。当大量的已知资料写入闪存后，即可以量测中央晶体单元为储存状态A的阈值电压及其对应的ICI图样。其中，每个对应的ICI图样可得出一个平均阈值电压。因此，可以得知在中央晶体单元为储存状态A时，第一种ICI图样会使中央晶体单元的平均阈值电压为V1，第二种ICI图样会使中央晶体单元的平均阈值电压为V2，并且依此类推到第六十四种ICI图样会使中央晶体单元的平均阈值电压为V64为止。同理，利用上述之方式也可以建立中央晶体单元分别为储存状态E、储存状态B、储存状态C时的64个ICI图样与阈值电压(VTH)之间的对照表。
接着，如图4B所示，进一步根据不同ICI图样所对应的阈值电压大小来将储存状态A区分为多个群组(group)。假设64个ICI图样中，有n1个ICI图样所对应的平均阈值电压偏向阈值电压分布的左侧，则将n1个ICI图样所对应的中央晶体单元定义为第一群组(A1)；有n2个ICI图样所对应的平均阈值电压位于阈值电压分布的中段，则将n2个ICI图样所对应的中央晶体单元定义为第二群组(A2)；以及，有n3个ICI图样所对应的平均阈值电压偏向阈值电压分布的右侧，则将n3个ICI图样所对应的中央晶体单元定义为第三群组(A3)。
亦即，经过统计后即可将具有储存状态A的中央晶体单元根据ICI图样进一步区分为如图4B所绘示的A1、A2、A3三个群组。同理，其他储存状态也可以利用相同的方法来区分多个群组。举例来说，可将具有储存状态B的中央晶体单元根据对应的ICI图样进一步区分多个群组。当然，群组的数目可以根据实际的需求来决定，并不限定为三个群组。
将每个储存状态区分为多个群组后，可以在读取周期时，根据其对应的ICI图样所属的群组来调整切割电压，以降低资料的错误率。以图4B为例来说，于读取周期时，若使用默认第二切割电压(Vs2)来读取，则在具有储存状态A的中央晶体单元中，部分属于第三群组(A3)的中央晶体单元会被误判为储存状态B。但是，当判断欲读取的中央晶体单元的ICI图样是属于第三群组(A3)时，其可以利用更新的第二切割电压(Vs2’)再次进行判断，并将误判的储存状态B更正为储存状态A。换句话说，在闪存的读取周期时，可以根据不同的群组提供不同的切割电压来降低资料错误率。
或者，于读取周期时，利用第二切割电压(Vs2)判断一个中央晶体单元为储存状态B后，顺便将其ICI图样的信息一并传递至后续的软译码单元(soft decoding unit)。而软译码单元可以根据中央晶体单元的读取储存状态B以及对应的ICI图样来进行资料错误校正(error checking and correcting，简称ECC)，以降低读取时的资料错误率。
图4A是根据中央晶体单元的阈值电压来区别成多个群组。当然也可以用中央晶体单元的阈值电压偏移来区别成多个群组。以图4A为例，定义第一个ICI图样的平均阈值电压V1为参考阈值电压，且其中央晶体单元阈值电压偏移为0。因此，第二个ICI图样其中央晶体单元阈值电压偏移为(V2-V1)；第三个ICI图样其中央晶体单元阈值电压偏移为(V3-V1)…依此类推。而根据中央晶体单元阈值电压偏移的大小，也可以决定出如图4B的多个群组。
然而，为了要将每个储存状态再细分为多个群组，则必须利用上述方式建立四个储存状态的ICI图样与阈值电压的对照表。因此，在实际的运作上非常的繁琐且耗时。
如果将上述方式运用于TLC的闪存，并且统计中央晶体单元的左、右、下三个晶体单元的储存状态时，则ICI图样将会有8×8×8＝512种。而建立八个如图4A的储存状态的ICI图样与阈值电压的对照表，将会耗费大量的运算资源，并且将分布曲线再区分为多个群组将会是耗时且不易达成的任务。
根据本发明的实施例，本发明仅需要储存少许的ICI图样，并且建立一个电压偏移参数对照表。而利用电压偏移参数对照表即可以估计出所有ICI图样所造成的中央晶体单元的阈值电压偏移，并且据以区分多个群组。本发明详细的说明如下。
如前所述，假设左、右、下三个晶体单元为三个具重大ICI效应的晶体单元。因此，电压偏移参数对照表中需要一个左参数表、右参数表、以及下参数表，而根据电压偏移参数对照表即可得知所有ICI图样对于中央晶体单元阈值电压偏移的影响。
请参照图5A至图5E，其所绘示为中央晶体单元为储存状态A时的左参数表建立流程。基本上，进行左参数表建立流程时，需在闪存中程序如图5A图至图5D的资料。再者，由于内容空白的晶体单元并非为重大ICI效应的晶体单元，因此空白的晶体单元内并不限定于程序何种储存状态。
首先，定义中央晶体单元为储存状态A且左、右、下三个晶体单元为储存状态E时，中央晶体单元的阈值电压偏移为0。也就是说，左参数表的建立是以图5A的ICI图样为基准，来量测左晶体单元变化时的中央晶体单元阈值电压偏移的大小。
相较于图5A，图5B的差异在于左晶体单元为储存状态A。此时，量测图5B的中央晶体单元阈值电压与图5A中央晶体单元阈值电压的差异，记录为ΔVA_LEA，其代表储存状态A的中央晶体单元，其左侧晶体单元为储存状态E与储存状态A的差别所造成的阈值电压偏移。
同理，相较于图5A，图5C的差异在于左晶体单元为储存状态B。此时，量测图5C的中央晶体单元阈值电压与图5A中央晶体单元阈值电压的差异，记录为ΔVA_LEB，其代表储存状态A的中央晶体单元，其左侧晶体单元为储存状态E与储存状态B的差别所造成的阈值电压偏移。
同理，相较于图5A，图5D的差异在于左晶体单元为储存状态C。此时，量测图5C的中央晶体单元阈值电压与图5A中央晶体单元阈值电压的差异，记录为ΔVA_LEC，其代表储存状态A的中央晶体单元，其左侧晶体单元为储存状态E与储存状态C的差别所造成的阈值电压偏移。
因此，如图5E的第一列所示，即完成为中央晶体单元为储存状态A时的左参数表的内容。
请参照图6A至图6E，其所绘示为中央晶体单元为储存状态B时的左参数表建立流程。基本上，其方法与图5A至图5E相同，简述如下。
首先，定义中央晶体单元为储存状态B且左、右、下三个晶体单元为储存状态E的ICI图样时，中央晶体单元的阈值电压偏移为0。接着，量测图6A与图6B中的中央晶体单元阈值电压偏移，记录为ΔVB_LEA；量测图6A与图6C中的中央晶体单元阈值电压偏移，记录为ΔVB_LEB；以及，量测图6A与图6D中的中央晶体单元阈值电压偏移，记录为ΔVB_LEC。之后，如图6E的第二列所示，即完成为中央晶体单元为储存状态B时的左参数表的内容。
请参照图7A至图7E，其所绘示为中央晶体单元为储存状态C时的左参数表建立流程。基本上，其方法与图5A至图5E相同，简述如下。
首先，定义中央晶体单元为储存状态C且左、右、下三个晶体单元为储存状态E时，中央晶体单元的阈值电压偏移为0。接着，量测图7A与图7B中的中央晶体单元阈值电压偏移，记录为ΔVC_LEA；量测图7A与图7C中的中央晶体单元阈值电压偏移，记录为ΔVC_LEB；以及，量测图7A与图7D中的中央晶体单元阈值电压偏移，记录为ΔVC_LEC。之后，如图7E的第三列所示，即完成为中央晶体单元为储存状态C时的左参数表的内容，并且形成完整的左参数表。
同理，右参数表也是以相同的方式，每次仅改变一个右晶体单元的储存状态，并记录中央晶体单元的阈值电压偏移以形成完整的右参数表。而下参数表也是以相同的方式，每次仅改变一个下晶体单元的储存状态，并记录中央晶体单元的阈值电压偏移以形成完整的下参数表。因此，如图8所示，其为电压偏移参数对照表示意图。电压偏移参数对照表中包括左参数表、右参数表、以及下参数表。假设晶体单元有M个储存状态，则每一个位置参数表对应一位置相邻晶体单元，且用以记录其中央晶体单元分别为(M-1)个储存状态对应该位置相邻晶体单元分别为该(M-1)个储存状态时的电压偏移。
当图8所示的电压偏移参数对照表完成后，即可估计出中央晶体单元中各种储存状态下的64个ICI图样所造成的阈值电压偏移。请参照图9A至图9C，其所绘示为中央晶体单元为储存状态A的三个ICI图样时，中央晶体单元阈值电压的偏移估计方法。
如图9A所示，当中央晶体单元为储存状态A，且左、右、下晶体单元的储存状态为A、B、C的ICI图样。(1)由于中央晶体单元为储存状态A且左晶体单元的储存状态为A，因此根据左参数表的第一列，中央晶体单元会增加ΔVA_LEA的阈值电压偏移。(2)由于中央晶体单元为储存状态A且右晶体单元的储存状态为B，因此根据右参数表的第一列，中央晶体单元会增加ΔVA_REB的阈值电压偏移。(3)由于中央晶体单元为储存状态A且下晶体单元的储存状态为C，因此根据下参数表的第一列，中央晶体单元会增加ΔVA_DEC的阈值电压偏移。因此，图9A的ICI图样造成中央晶体单元为储存状态A的阈值电压偏移的总和为Vst＝ΔVA_LEA+ΔVA_REB+ΔVA_DEC。
如图9B所示，当中央晶体单元为储存状态A，且左、右、下晶体单元的储存状态为E、C、A的ICI图样。(1)由于中央晶体单元为储存状态A且左晶体单元的储存状态为E，因此中央晶体单元阈值电压偏移为0。(2)由于中央晶体单元为储存状态A且右晶体单元的储存状态为C，因此根据右参数表的第一列，中央晶体单元会增加ΔVA_REC的阈值电压偏移。(3)由于中央晶体单元为储存状态A且下晶体单元的储存状态为A，因此根据下参数表的第一列，中央晶体单元会增加ΔVA_DEA的阈值电压偏移。因此，图9B的ICI图样造成中央晶体单元为储存状态A的阈值电压偏移的总和为Vst＝0+ΔVA_REC+ΔVA_DEA。
如图9C所示，当中央晶体单元为储存状态A，且左、右、下晶体单元的储存状态为B、A、E的ICI图样。(1)由于中央晶体单元为储存状态A且左晶体单元的储存状态为B，因此根据左参数表的第一列，中央晶体单元会增加ΔVA_LEB的阈值电压偏移。(2)由于中央晶体单元为储存状态A且右晶体单元的储存状态为A，因此根据右参数表的第一列，中央晶体单元会增加ΔVA_REA的阈值电压偏移。(3)由于中央晶体单元为储存状态A且下晶体单元的储存状态为E，因此中央晶体单元阈值电压偏移为0。因此，图9C的ICI图样造成中央晶体单元为储存状态A的阈值电压偏移的总和为Vst＝ΔVA_LEB+ΔVA_REA+0。
图9A至图9C仅绘示估计中央晶体单元阈值电压偏移的三个范例。同理，利用其电压偏移参数对照表即可以决定中央晶体单元为储存状态A时，任意的ICI图样所导致的中央晶体单元阈值电压偏移。换句话说，中央晶体单元为储存状态A时，64个ICI图样所造成的中央晶体单元阈值电压偏移即可根据电压偏移参数对照表轻易的估算出。
同理，图9D至图9F，所绘示为中央晶体单元为储存状态B的三个ICI图样时，中央晶体单元阈值电压偏移的估计方法。图9G至图9I，所绘示为中央晶体单元为储存状态C的三个ICI图样时，中央晶体单元阈值电压偏移的估计方法。此处不再赘述。
由以上的说明可知，利用图8的电压偏移参数对照表可以估算储存状态A、B、C中，所有ICI图样所造成的中央晶体单元阈值电压偏移。换句话说，中央晶体单元的储存状态与其对应的ICI图样的中央晶体单元阈值电压偏移为电压偏移参数对照表中各位置相邻晶体单元为对应ICI图样的储存状态时的阈值电压偏移的总和。
以下将以中央晶体单元为储存状态A为例来作说明，可以根据估算出的64个ICI图样所对应的中央晶体单元阈值电压偏移来将储存状态A进一步的区分为多个群组。
为了简化说明，假设中央晶体单元具有10个ICI图样，则根据上述的电压偏移参数对照表可估算出对应10个ICI图样的10个中央晶体单元阈值电压偏移，如下表所示。
ICI图样 A B C D E F G H I J
阈值电压偏移 2 27 3 0 24 18 13 0 28 15
接着，将阈值电压偏移由小排到大，以决定一阈值电压偏移排序S(k)＝(1 1 2 35 7 7 13 14 22)，并且定义出一偏移级距(S(k)-S(k-1))，如下表所示。
接着，根据偏移级距(S(k)-S(k-1))的大小决定至少一个区分点用以区分为多个子区间。以上表为例，可选择偏移级距的最大值10作为区分点以将储存状态A区分为二个子区间。
因此，在10个ICI图样中，有4个ICI图样(D，H，A，C)的阈值电压偏移对应于第一子区间，则将4个ICI图样所对应的中央晶体单元定义为第一群组(A1)；以及，有6个ICI图样(G，J，F，E，B，I)的阈值电压偏移对应于第二子区间，则将6个ICI图样所对应的中央晶体单元定义为第二群组(A2)。
在另一实施例中，亦可选择偏移级距的最大值10及次大值6作为区分点以将储存状态A区分为三个子区间。
因此，在10个ICI图样中，有4个ICI图样(D，H，A，C)的阈值电压偏移对应于第一子区间，则将4个ICI图样所对应的中央晶体单元定义为第一群组(A1)；有3个ICI图样(G，J，F)的阈值电压偏移对应于第二子区间，则将3个ICI图样所对应的中央晶体单元定义为第二群组(A2)；以及，有3个ICI图样(E，B，I)的阈值电压偏移对应于第三子区间，则将3个ICI图样所对应的中央晶体单元定义为第三群组(A3)。
根据本发明实施例，由每个ICI图样所对应的中央晶体单元阈值电压偏移即可以决定一阈值电压偏移排序S(k)，并且定义出一偏移级距(S(k)-S(k-1))。接着，根据偏移级距决定至少一个区分点用以区分为多个子区间。
利用相同的方式，在64个ICI图样中，有a1个ICI图样的阈值电压偏移对应于第一子区间，则将a1个ICI图样所对应的中央晶体单元定义为第一群组(A1)；有a2个ICI图样的阈值电压偏移对应于第二子区间，则将a2个ICI图样所对应的中央晶体单元定义为第二群组(A2)；以及，有a3个ICI图的阈值电压偏移对应于第三子区间，则将a3个ICI图样所对应的中央晶体单元定义为第三群组(A3)。
同理，储存状态B也能够以相同的方式进一步区分为第一群组(B1)、第一群组(B2)、与第三群组(B3)；储存状态C也能够以相同的方式进一步区分为第一群组(C1)、第一群组(C2)、与第三群组(C3)。因此，如图10所绘示，在个别的储存状态A、B、C中可以细分为群组A1-A3、B1-B3、C1-C3。
当然，本发明被非仅限定于将一个储存状态区分为三个群组而已，可以视实际的需要分成二个或者三个以上的群组。
由以上的说明可知，在闪存中，假设中央晶体单元有M个储存状态，并且有N个重大ICI效应的晶体单元。所建立的电压偏移参数对照表仅需要储存N×(M-1)×(M-1)笔资料，即可以估算所有中央晶体单元各个储存状态的MN个ICI图样所造成的中央晶体单元阈值电压偏移，并且据以将各个储存状态进一步区分为多个群组。
以图8的电压偏移参数对照表为例来作说明，MLC闪存的每个晶体单元可以储存4种储存状态，因此M＝4。再者，假设左、右、中三个晶体单元为重大ICI效应的晶体单元，因此N＝3。所以共需要3×3×3＝27笔资料的电压偏移参数对照表，即可以估算中央晶体单元为储存状态A、B、C时的所有ICI图样所造成的中央晶体单元阈值电压偏移，并且再进一步区分为多个群组。
在上述实施例中，其是以储存状态E作为基准，亦即定义储存状态E的阈值电压偏移为0，因此并不需记录储存状态E的阈值电压偏移。然而，本发明并不限于使用储存状态E作为偏移的基准，亦可使用其他储存状态做为基准。换句话说，假设中央晶体单元有M个储存状态，并且有N个重大ICI效应的晶体单元。则可选择其中一个储存状态做为基准，且针对每个重大ICI效应的晶体单元(例如：左晶体单元)所建立的电压偏移参数对照表仅需要储存(M-1)×(M-1)笔资料(例如：图7E所示的左参数表)。
再者，根据本发明的具体实施例，当三个具重大ICI效应的晶体单元为左、右、下三个晶体单元时，由于左、右晶体单元对称于中央晶体单元，所以建立出来的左参数表与右参数表的内容将会非常近似。因此，在实际的应用上，仅需建立一左参数表即可，而左、右晶体单元对于中央晶体单元阈值电压偏移的估计皆可利用单一的左参数表来完成。当然，本发明也可以仅建立一右参数表，而左、右晶体单元对于中央晶体单元阈值电压偏移的估计皆可利用单一的右参数表来完成。
请参照图11，其所绘示为本发明简化的电压偏移参数对照表示意图。电压偏移参数对照表中包括左右参数表以及下参数表。其中，左右参数表可以是图8参数对照表中的左参数表，或者是右参数表。而利用图11的电压偏移参数对照表也可以估算储存状态A、B、C中，所有ICI图样所造成的中央晶体单元阈值电压偏移。举例来说，于具有储存状态A的中央晶体单元中，其左晶体单元的储存状态为A时，其中央晶体单元会增加ΔVA_LREB的阈值电压偏移；其右晶体单元的储存状态也为A时，其中央晶体单元也会增加ΔVA_LREB的阈值电压偏移。
于中央晶体单元为储存状态A下，估算出64个ICI图样所造成的64个中央晶体单元阈值电压偏移后，即可据以将储存状态A进一步区分为第一群组(A1)、第一群组(A2)、与第三群组(A3)。同理，于中央晶体单元为储存状态B下，估算出64个ICI图样所造成的64个中央晶体单元阈值电压偏移后，即可将储存状态B进一步区分为第一群组(B1)、第一群组(B2)、与第三群组(B3)。同理，于中央晶体单元为储存状态C下，估算出64个ICI图样所造成的64个中央晶体单元阈值电压偏移后，即可将储存状态C进一步区分为第一群组(C1)、第一群组(C2)、与第三群组(C3)。
由以上的说明可知，当特定数目的具重大ICI效应的晶体单元之间有对称关系时，电压偏移参数对照表的总资料储存量更可以小于N×(M-1)×(M-1)笔资料。以图11的简化的参数对照为例，仅需记录(N-1)×(M-1)×(M-1)笔资料，即2×3×3＝18笔资料，即可以估算中央晶体单元为储存状态A、B、C时的所有ICI图样所造成的中央晶体单元阈值电压偏移，并且再进一步区分为多个群组。
请参照图12，其所绘示为本发明的固态储存装置中晶体单元的群组区分方法流程示意图。固态储存装置中包括一中央晶体单元及其周围的多个相邻晶体单元，且中央晶体单元与所有的相邻晶体单元皆可以被程序为M个储存状态其中之一，且相邻晶体单元中包括N个具重大ICI效应的相邻晶体单元。
首先，建立一电压偏移参数对照表，其中该电压偏移参数对照表包含一第一位置参数表，该位置参数表对应第一相邻晶体单元，且该第一相邻晶体单元是该N个具重大ICI效应的相邻晶体单元其中之一(步骤S120)。该第一位置参数表记录中央晶体单元分别为(M-1)个储存状态对应该第一相邻晶体单元分别为该(M-1)个储存状态时的阈值电压偏移。
接着，利用该N个具重大ICI效应的晶体单元来决定MN个ICI图样(步骤S121)；接着，当中央晶体单元为第一储存状态时，根据该电压偏移参数对照表决定对应该MN个ICI图样的MN个中央晶体单元阈值电压偏移(步骤S122)；之后，根据该MN个中央晶体单元阈值电压偏移将第一储存状态区分为多个子区间(步骤S123)。其中，第一储存状态是M个储存状态其中之一。
接着，将对应第一数目的ICI图样的中央晶体单元区分至该第一储存状态中的一第一群组，其中该第一数目的ICI图样对应的中央晶体单元阈值电压偏移位于第一子区间(步骤S124)。
基本上，在第一储存状态下，步骤S124需要被执行多次，直到将第一储存状态的多个群组区分出来为止。举例来说，第二次执行步骤S124时，将对应第二数目的ICI图样的中央晶体单元区分至该第一储存状态中的一第二群组，其中该第二数目的ICI图样对应的中央晶体单元阈值电压偏移位于第二子区间。
再者，当中央晶体单元为其他储存状态时，必须重复步骤S122至S124，直到其他储存状态的多个群组区分出来为止。此处不再赘述。
请参照图13，其所绘示为本发明的根据中央晶体单元阈值电压偏移将储存状态区分为多个子区间的方法流程示意图。图12中的步骤S123：根据该MN个中央晶体单元阈值电压偏移将第一储存状态区分为多个子区间，又可包含下述步骤。
首先，根据该MN个中央晶体单元阈值电压偏移决定一阈值电压偏移排序S(k)(步骤S131)。接着，根据阈值电压偏移排序S(k)定义出一偏移级距(S(k)-S(k-1))(步骤S133)。接着，根据偏移级距决定至少一个区分点用以将储存状态区分为多个子区间(步骤S135)。
由以上的说明可知，本发明将固态储存装置中的每个储存状态区分为多个群组后，可以在读取周期时，降低资料的错误率，并且确实提升固态储存装置的资料正确性。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求范围所界定的为准。

Claims (9)

1.一种固态储存装置中晶体单元的群组区分方法，该固态储存装置中包括一中央晶体单元及其周围的多个相邻晶体单元，该中央晶体单元与所述相邻晶体单元皆可被程序为M个储存状态其中之一，且所述相邻晶体单元中包括N个具重大内部晶体单元干扰效应的相邻晶体单元，该群组区分方法包括下列步骤：
建立一电压偏移参数对照表，其中该电压偏移参数对照表包含一第一位置参数表，该位置参数表对应一第一相邻晶体单元，且该第一相邻晶体单元是该N个具重大内部晶体单元干扰效应的相邻晶体单元其中之一；
利用该N个具重大内部晶体单元干扰效应的晶体单元来决定MN个内部晶体单元干扰图样；
当该中央晶体单元为该M个储存状态中的一第一储存状态时，根据该电压偏移参数对照表决定对应该MN个内部晶体单元干扰图样的MN个中央晶体单元阈值电压偏移；
根据该MN个中央晶体单元阈值电压偏移将该第一储存状态区分为多个子区间；以及
将对应一第一数目的内部晶体单元干扰图样的中央晶体单元区分至该第一储存状态中的一第一群组，其中该第一数目的内部晶体单元干扰图样对应的中央晶体单元阈值电压偏移位于该第一储存状态的一第一子区间。
2.如权利要求1所述的固态储存装置中晶体单元的群组区分方法，该方法又包括下列步骤：
将对应一第二数目的内部晶体单元干扰图样的中央晶体单元区分至该第一储存状态中的一第二群组，其中该第二数目的内部晶体单元干扰图样对应的中央晶体单元阈值电压偏移位于一第二子区间。
3.如权利要求1所述的固态储存装置中晶体单元的群组区分方法，该方法又包括下列步骤：
当该中央晶体单元为该M个储存状态中的一第二储存状态时，根据该电压偏移参数对照表决定对应该MN个内部晶体单元干扰图样的MN个中央晶体单元阈值电压偏移；
根据该MN个中央晶体单元阈值电压偏移将该第二储存状态区分为多个子区间；以及
将对应一第二数目的内部晶体单元干扰图样的中央晶体单元区分至该第二储存状态中的一第二群组，其中该第二数目的内部晶体单元干扰图样对应的中央晶体单元阈值电压偏移位于该第二储存状态的一第二子区间。
4.如权利要求1所述的固态储存装置中晶体单元的群组区分方法，其中该电压偏移参数对照表中的资料少于N×(M-1)×(M-1)笔。
5.如权利要求1所述的固态储存装置中晶体单元的群组区分方法，其中该第一位置参数表用以记录该中央晶体单元相邻的一第一位置晶体单元所造成的中央晶体单元阈值电压偏移。
6.如权利要求1所述的固态储存装置中晶体单元的群组区分方法，其中该第一位置参数表记录该中央晶体单元分别为(M-1)个储存状态对应该第一相邻晶体单元分别为该(M-1)个储存状态时的阈值电压偏移。
7.如权利要求1所述的固态储存装置中晶体单元的群组区分方法，其中该N等于3，且所述相邻晶体单元中的一第一位置晶体单元、一第二位置晶体单元以及一第三位置晶体单元定义为该具重大内部晶体单元干扰效应的相邻晶体单元。
8.如权利要求7所述的固态储存装置中晶体单元的群组区分方法，其中该第一位置晶体单元、该第二位置晶体单元以及该第三位置晶体单元为一左晶体单元、一右晶体单元以及一下晶体单元。
9.如权利要求8所述的固态储存装置中晶体单元的群组区分方法，其中该电压偏移参数对照表包括一左参数表、一右参数表与一下参数表，且该左参数表用以记录该中央晶体单元相邻的该左晶体单元所造成的中央晶体单元阈值电压偏移，该右参数表用以记录该中央晶体单元相邻的该右晶体单元所造成的中央晶体单元阈值电压偏移，以及该下参数表用以记录该中央晶体单元相邻的该下晶体单元所造成的中央晶体单元阈值电压偏移。
CN201310137889.3A 2013-04-19 2013-04-19 用于固态储存装置中晶体单元的群组区分方法 Active CN104112477B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310137889.3A CN104112477B (zh) 2013-04-19 2013-04-19 用于固态储存装置中晶体单元的群组区分方法
US14/040,832 US8958243B2 (en) 2013-04-19 2013-09-30 Group classification method for solid state storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310137889.3A CN104112477B (zh) 2013-04-19 2013-04-19 用于固态储存装置中晶体单元的群组区分方法

Publications (2)

Publication Number Publication Date
CN104112477A CN104112477A (zh) 2014-10-22
CN104112477B true CN104112477B (zh) 2017-07-07

Family

ID=51709232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310137889.3A Active CN104112477B (zh) 2013-04-19 2013-04-19 用于固态储存装置中晶体单元的群组区分方法

Country Status (2)

Country Link
US (1) US8958243B2 (zh)
CN (1) CN104112477B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595341B2 (en) * 2010-03-02 2017-03-14 Samsung Electronics Co., Ltd. Memory system to determine interference of a memory cell by adjacent memory cells, and operating method thereof
US9343170B2 (en) * 2014-06-24 2016-05-17 Hgst Technologies Santa Ana, Inc. Word-line inter-cell interference detector in flash system
US10042565B2 (en) * 2014-10-16 2018-08-07 Futurewei Technologies, Inc. All-flash-array primary storage and caching appliances implementing triple-level cell (TLC)-NAND semiconductor microchips
CN107204204B (zh) * 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
KR20190092937A (ko) * 2018-01-31 2019-08-08 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US10770155B2 (en) * 2018-10-11 2020-09-08 International Business Machines Corporation Determining a read apparent voltage infector page and infected page
US10746429B2 (en) * 2018-10-25 2020-08-18 Consumer 2.0 Inc. System and method for controlling temperature in a building
KR20220034341A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 메모리 컨트롤러, 스토리지 장치 및 메모리 컨트롤러의 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921015A (zh) * 2005-08-17 2007-02-28 赛芬半导体有限公司 用于读取非易失性存储单元的方法
CN101140804A (zh) * 2006-09-06 2008-03-12 海力士半导体有限公司 监视nand闪速存储器件中的擦除阈值电压分布的方法
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法
CN102132348A (zh) * 2008-07-01 2011-07-20 Lsi公司 用于闪存存储器中写入端单元间干扰减轻的方法和装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898863B2 (en) * 2007-08-01 2011-03-01 Micron Technology, Inc. Method, apparatus, and system for improved read operation in memory
JP4776666B2 (ja) * 2008-08-05 2011-09-21 株式会社東芝 不揮発性半導体記憶装置
US8228728B1 (en) * 2009-09-14 2012-07-24 Marvell International Ltd. Programming method for multi-level cell flash for minimizing inter-cell interference
KR101710663B1 (ko) * 2010-03-02 2017-02-28 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR20120138170A (ko) * 2011-06-14 2012-12-24 에스케이하이닉스 주식회사 반도체 시스템, 비휘발성 메모리 장치 및 리드 방법
US8493791B2 (en) * 2011-12-23 2013-07-23 Stec, Inc. Word-line inter-cell interference detector in flash system
US9117529B2 (en) * 2011-12-23 2015-08-25 Hgst Technologies Santa Ana, Inc. Inter-cell interference algorithms for soft decoding of LDPC codes
US8942037B2 (en) * 2012-10-31 2015-01-27 Lsi Corporation Threshold acquisition and adaption in NAND flash memory
CN103811077B (zh) * 2012-11-12 2017-03-29 光宝电子(广州)有限公司 闪存中的资料补偿方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921015A (zh) * 2005-08-17 2007-02-28 赛芬半导体有限公司 用于读取非易失性存储单元的方法
CN101140804A (zh) * 2006-09-06 2008-03-12 海力士半导体有限公司 监视nand闪速存储器件中的擦除阈值电压分布的方法
CN102132348A (zh) * 2008-07-01 2011-07-20 Lsi公司 用于闪存存储器中写入端单元间干扰减轻的方法和装置
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法

Also Published As

Publication number Publication date
US20140313822A1 (en) 2014-10-23
CN104112477A (zh) 2014-10-22
US8958243B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
CN104112477B (zh) 用于固态储存装置中晶体单元的群组区分方法
CN111538458B (zh) 使用深度学习的存储装置性能优化
CN103843067B (zh) 用于非易失性存储器的片上动态读取
US8503230B2 (en) Access method of non-volatile memory device
TWI596616B (zh) 胞元間干擾的消除
CN103680637B (zh) 具有异常字线检测器的闪存***及其异常字线检测方法
CN101335048B (zh) 多阶存储单元非易失性存储器的双重编程方法
CN108573722A (zh) 操作非易失性存储器件的方法和非易失性存储器件
CN103093822B (zh) 三阶储存单元的闪存装置及其控制方法
CN105590649A (zh) 固态储存***中的读取阈值校准
US20100296350A1 (en) Method of setting read voltage minimizing read data errors
US20140029355A1 (en) Memory device and method of determining read voltage of memory device
TW201324127A (zh) 資料儲存裝置及使用多重讀取電壓以校正位元值之方法
CN102132350A (zh) 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
CN106484316A (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN103811077B (zh) 闪存中的资料补偿方法
TW201413723A (zh) 在具有多記憶體狀態的非依電性記憶體單元中執行操作之設備及方法
CN103811072B (zh) 一种高可靠性NAND Flash的读取方法及其***
CN105280224B (zh) 用以降低编程干扰的存储器装置及其编程方法
US20160077912A1 (en) Encoding scheme for 3d vertical flash memory
US20130159798A1 (en) Non-volatile memory device and operating method thereof
TW201346918A (zh) 判定針對記憶體之字線之程式化步階大小之系統及方法
CN109716439A (zh) 用于以电流积分感测产生概率信息的设备及方法
TWI693604B (zh) 用於決定非揮發性記憶體中位元值的方法與系統
CN105405462B (zh) NAND Flash存储***高磨损区域数据预加重方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191230

Address after: 21 / F, 392 Ruiguang Road, Neihu district, Taipei, Taiwan, China

Patentee after: Jianxing Storage Technology Co., Ltd

Address before: Ruiguang road Taiwan Taipei City Neihu district China No. 392 22 floor

Patentee before: Lite-On Technology Corporation