CN104091825A - 超结集电区SiGe异质结双极晶体管 - Google Patents

超结集电区SiGe异质结双极晶体管 Download PDF

Info

Publication number
CN104091825A
CN104091825A CN201410331788.4A CN201410331788A CN104091825A CN 104091825 A CN104091825 A CN 104091825A CN 201410331788 A CN201410331788 A CN 201410331788A CN 104091825 A CN104091825 A CN 104091825A
Authority
CN
China
Prior art keywords
collector region
base
semiconductor column
collector
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410331788.4A
Other languages
English (en)
Other versions
CN104091825B (zh
Inventor
金冬月
王肖
张万荣
付强
陈亮
胡瑞心
鲁东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201410331788.4A priority Critical patent/CN104091825B/zh
Publication of CN104091825A publication Critical patent/CN104091825A/zh
Application granted granted Critical
Publication of CN104091825B publication Critical patent/CN104091825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种超结集电区SiGe异质结双极晶体管。所述晶体管采用由n型半导体柱和p型半导体柱交替排列的超结集电区结构,引入横向电场,改善集电区电场分布,从而达到提高器件击穿电压的目的。基区Ge组分采用从发射结侧向集电结侧呈递增的阶梯形分布结构,引入少子加速电场,有效减小基区渡越时间,从而提高器件特征频率。器件电流增益和特征频率的温度敏感性也得到改善,有效避免了器件静态工作点的漂移,有利于器件稳定工作。与常规的功率异质结双极晶体管相比,所述晶体管既具有高击穿电压特性,又具有优异的频率特性,且器件静态工作点不易随工作偏置及工作温度的变化而发生漂移,可实现器件在亚太赫兹功率应用领域的稳定工作。

Description

超结集电区SiGe异质结双极晶体管
技术领域
本发明涉及硅锗(SiGe)异质结双极晶体管,特别是用于毫米波雷达、Gb/s级无线局域网、100Gb/s以太网、太赫兹成像***等亚太赫兹频段的具有高特征频率高击穿电压优值的的超结集电区SiGe异质结双极晶体管。
背景技术
SiGe异质结双极晶体管(Heterojunction Bipolar Transistor,HBT)具有高输出功率、优异的高频特性、较高的线性度,且与成熟的Si工艺相兼容,现已广泛应用于大功率压控振荡器、4通道频率可调雷达、X-波段有源阵列天线、智能移动通信终端以及全球宽带无线接入***等高功率输出的微波电路中。特别是随着***SiGe工艺的全面提升,SiGe HBT将在毫米波雷达、Gb/s级无线局域网(WLAN)以及100Gb/s以太网等亚太赫兹(>500GHz)功率应用领域中扮演越来越重要的角色。
功率SiGe HBT通常采用在重掺杂衬底上生长轻掺杂外延层的双层集电区结构来提高器件的击穿电压和功率处理能力。图1(a)示出了常规SiGe HBT纵向剖面示意图,主要由N+衬底(10)、N-集电区(11)、基区(12)、外基区(13)和发射区(14)组成。其中降低N-集电区(11)的掺杂浓度可有效扩展位于集电区一侧的集电结空间电荷区宽度,从而减小集电结处的最大电场强度,进而达到提高击穿电压的目的。但是,随着集电结空间电荷区的展宽,集电结空间电荷区延迟时间将相应增大,最终将导致器件特征频率的下降。可见,对于功率SiGe HBT而言,在特征频率和击穿电压之间存在着相互制约关系。
为提高SiGe HBT的特征频率,可采用“能带工程”对器件的基区Ge组分含量(x)进行优化选取。图1(b)示出了常规SiGe HBT从发射结侧到集电结侧的基区Ge组分分布情况,其中整个基区内具有恒定的Ge组分含量。这是因为考虑到由x引入的发射区和基区间禁带能量差主要位于价带,从基区注入到发射区的空穴受到该价带势垒的阻挡,此时注入比将不再主要由发射区和基区掺杂浓度比来决定。进而可在保持基极电阻不变的情况下,通过增大基区浓度来减小基区宽度,最终达到提高器件特征频率的目的。然而x值又不能选取过大(通常x<0.3),过大的x将引起发射极Si材料和基区SiGe材料间的晶格失配,进而产生位错缺陷。同时较大x值对应的电流增益(β)通常较大,且随工作偏置及工作温度变化较敏感,容易引起器件静态工作点的漂移,不利于器件的稳定工作。
可见,如何设计一种既具有高击穿电压,又具有优异频率特性,可在亚太赫兹功率领域稳定工作的具有高特征频率高击穿电压优值的微波功率SiGeHBT具有重要的理论和实际意义。
发明内容
本发明公开了一种超结集电区SiGe异质结双极晶体管。
本发明的一种超结集电区SiGe异质结双极晶体管,其特征在于:同时具有超结集电区结构和基区Ge组分从发射结侧向集电结侧呈递增的阶梯形分布结构。
图2(a)示出了本发明的一种超结集电区SiGe异质结双极晶体管的纵向剖面结构,其特征在于:同时具有超结集电区结构和基区Ge组分从发射结侧向集电结侧呈递增的阶梯形分布结构;
所述超结集电区由n型半导体柱(22)和p型半导体柱(23)组成,且对应位于二氧化硅层(33)之间的多晶硅层(32)的正下方的超结集电区区域为所述n型半导体柱(22);所述超结集电区内n型半导体柱(22)和p型半导体柱(23)沿器件横向方向交替排列;
所述的阶梯形基区Ge组分分布Ge含量的表达式为
y = y 1 0 &le; x < x 1 y 2 - y 1 x 2 - x 1 ( x - x 1 ) + y 1 x 1 < x &le; x 2 y 2 x 2 < x &le; x 3 y 3 - y 2 x 4 - x 3 ( x - x 3 ) + y 2 x 3 < x &le; x 4 y 3 x 4 < x &le; W B
其中,WB为基区宽度,x1、x2、x3、x4为离发射结端的距离,y1、y3分别为基区靠近发射结侧和基区靠近集电结侧的Ge组分含量,y2为基区中x3-x2区域内对应的Ge组分含量,并且满足:y2=(y1+y3)/2;所述n型半导体柱(22)和所述p型半导体柱(23)的柱宽、柱深和掺杂浓度均相等,且所述n型半导体柱(22)和所述p型半导体柱(23)的柱宽大于或等于多晶硅层(32)位于二氧化硅层(33)之间的宽度w;柱深小于或等于位于基区(24)和N+衬底(20)之间的集电区的厚度,掺杂浓度等于N-集电区(21)的掺杂浓度。
所述晶体管的基区Ge组分分布按照从靠近发射结端开始,沿基区宽度(WB)方向先在一定区域内保持不变,随后在一定区域内线性递增,然后在一定区域内保持不变,再在一定区域内线性递增,最后在一定区域内保持不变的形式分布。
图2(b)示出了本发明的基区Ge组分阶梯形分布。其中,WB为基区宽度,x1、x2、x3、x4为离发射结端的距离,y1、y3分别为基区靠近发射结侧和基区靠近集电结侧的Ge组分含量,y2为基区中x3-x2区域内对应的Ge组分含量,并且满足:y2=(y1+y3)/2。
对于上述的基区Ge组分阶梯形分布结构,其基区不同位置处Ge含量的表达式为
y = y 1 0 &le; x < x 1 y 2 - y 1 x 2 - x 1 ( x - x 1 ) + y 1 x 1 < x &le; x 2 y 2 x 2 < x &le; x 3 y 3 - y 2 x 4 - x 3 ( x - x 3 ) + y 2 x 3 < x &le; x 4 y 3 x 4 < x &le; W B
所述晶体管在集电区引入交替分布的n型半导体柱和p型半导体柱,相邻n型半导体柱和p型半导体柱产生的耗尽层将引入横向电场,改善集电区电场分布。与常规SiGe HBT相比,所述晶体管位于集电结处的最大电场强度得以降低,集电区电场分布趋于均匀,此时集电区电场强度与坐标轴所围的面积相应增大,从而使发射极开路集电极-基极间击穿电压BVCBO得以显著提高。同时,由于所述晶体管集电结空间电荷区载流子碰撞电离率的降低,减少了单位距离内因碰撞而产生的载流子数量,因而基极开路集电极-发射极间击穿电压BVCEO也得以显著提高。进一步地,基区Ge组分采用从发射结侧向集电结侧呈递增的阶梯形分布结构,引入少子加速电场,将有效减小基区渡越时间,进而提高器件的特征频率。同时器件电流增益和特征频率的温度敏感性也得到相应改善,可有效避免器件静态工作点的漂移,有利于器件的稳定工作。
与常规的在重掺杂衬底上生长轻掺杂外延层的基区Ge组分含量恒定的SiGe HBT相比,所述晶体管击穿电压和特征频率均显著提高,器件静态工作点不易随工作偏置及工作温度的变化而发生漂移,可实现器件在亚太赫兹功率应用领域的稳定工作,且具有改善的特征频率、电流增益及其随温度变化的敏感性。
附图说明
结合附图所进行的下列描述,可进一步理解本发明的目的和优点。在这些附图中:
图1(a)示例了常规SiGe HBT纵向剖面示意图;
图1(b)示例了常规SiGe HBT基区Ge组分分布图;
图2(a)示例了本发明实施例纵向剖面示意图;
图2(b)示例了本发明实施例基区Ge组分分布图;
图3示例了本发明实施例对器件集电区电场分布的改善;
图4示例了本发明实施例对器件击穿电压BVCBO的改善;
图5示例了本发明实施例对器件集电结空间电荷区载流子碰撞电离率的改善;
图6示例了本发明实施例对器件击穿电压BVCEO的改善;
图7示例了本发明实施例对器件特征频率随温度变化关系的改善;
图8示例了本发明实施例对器件电流增益随温度变化关系的改善。
具体实施方式
本发明实施例以单指超结集电区SiGe HBT为例,对本发明内容进行具体表述。本发明涉及领域并不限制于此。
实施示例:
本发明实施例公开的超结集电区SiGe HBT,参见图2(a)可知,其同时具有超结集电区结构和基区Ge组分从发射结侧向集电结侧呈递增的阶梯形分布结构。
为提高器件的击穿电压和功率处理能力,本发明实施例在传统双层集电区结构的基础上,引入超结集电区结构,其中,超结集电区的厚度d1与N-集电区的厚度d2之和等于常规SiGe HBT中N-集电区(11)的厚度d。具体地,超结集电区由n型半导体柱(22)和p型半导体柱(23)沿器件横向方向交替排列组成,且对应位于二氧化硅层(33)之间的多晶硅层(32)的正下方的超结集电区区域为n型半导体柱(22)。n型半导体柱(22)和p型半导体柱(23)的柱宽、柱深和掺杂浓度均相等,且所述n型半导体柱(22)和所述p型半导体柱(23)的柱宽大于或等于多晶硅层(32)位于二氧化硅层(33)之间的宽度w;柱深小于或等于位于基区基区(24)和N+衬底(20)之间的集电区的厚度,掺杂浓度等于N-集电区(21)的掺杂浓度。
当器件处于工作状态时,超结集电区中n型半导体柱和p型半导体柱分别电离产生出带正电的电离施主和带负电的电离受主,电离施主的电场线被两侧邻近p柱的电离受主所终止,从而在集电区产生横向电场,改善集电区电场分布。与同等条件下具有单纯双层集电区结构的常规SiGe HBT相比,本发明实施例位于集电结处的峰值电场强度得以降低,集电区电场分布趋于均匀,此时集电区电场强度与坐标轴所围的面积相应增大,从而使发射极开路集电极-基极间击穿电压BVCBO得以显著提高。同时,由于所述晶体管集电结空间电荷区载流子碰撞电离率的降低,减少了单位距离内因碰撞而产生的载流子数量,因而基极开路集电极-发射极间击穿电压BVCEO也得以显著提高。
通过实验结果表明,随着n型半导体柱和p型半导体柱柱宽的减小或柱深的增加,相邻n型半导体柱和p型半导体柱的耗尽程度越大,集电区电场分布越趋于均匀,器件的击穿电压随之得到显著提高,而器件的特征频率随之逐渐有所减小。为兼顾击穿特性和频率特性,本发明实施例的n型半导体柱和p型半导体柱的柱宽均为2.5μm,柱深均为2.5μm。
进一步地,考虑到基区Ge组分从发射结侧向集电结侧线性递增可引入少子加速电场来提高器件特征频率,且Ge组分分布形式对击穿电压影响很小,在保证基区Ge组分总量一定的情况下,兼顾电学特性及其温度敏感性,本发明实施例的基区Ge组分采用从发射结侧向集电结侧呈递增的阶梯形分布结构,其基区不同位置处Ge含量的表达式为
y = y 1 0 &le; x < x 1 y 2 - y 1 x 2 - x 1 ( x - x 1 ) + y 1 x 1 < x &le; x 2 y 2 x 2 < x &le; x 3 y 3 - y 2 x 4 - x 3 ( x - x 3 ) + y 2 x 3 < x &le; x 4 y 3 x 4 < x &le; W B
其中,WB为基区宽度,x1、x2、x3、x4为离发射结端的距离。图2(b)为本发明实施例的基区Ge组分分布示意图,图中y1和y3分别为基区靠近发射结侧和基区靠近集电结侧的Ge组分的含量,y2为基区中x3-x2区域内对应的Ge组分含量,并且满足:y2=(y1+y3)/2。发射结处Ge组分含量y1是为了保证器件具有适当的电流增益,而基区Ge组分阶梯形分布可以在保证充分补偿热电正反馈的同时,引入少子加速电场,有效减小基区渡越时间,进而提高器件的特征频率,并改善器件电流增益和特征频率的温度敏感性。本发明实施例中y1=0.08,y2=0.16,y3=0.24。
为了更好地展现本发明晶体管的性能,以本发明实施例为例,通过半导体仿真软件SILVACO TCAD的工艺仿真模块ATHENA建立单指超结集电区SiGe HBT模型,并利用SILVACO TCAD二维器件仿真模块ATLAS对器件电学特性及其温度敏感性进行仿真。
图2(a)示例了本发明实施例的纵向剖面示意图,其中包括N+掺杂的硅(Si)衬底(20),厚度为0.2μm,其掺杂浓度为1×1019cm-3;N-掺杂的硅(Si)集电区(21)厚度为1.0μm,掺杂浓度为1×1016cm-3;n型半导体柱(22)和p型半导体柱(23)的掺杂浓度均为1×1016cm-3,柱宽均为2.5μm,柱深均为2.5μm;P+掺杂的硅锗(SiGe)基区(24)包括:均匀SiGe层1(25),Ge组份y3=0.24,厚度为0.01μm,线性渐变SiGe层2(26),厚度为0.01μm,均匀SiGe层3(27),Ge组份y2=0.16,厚度为0.01μm,线性渐变SiGe层4(28),厚度为0.01μm,均匀SiGe层5(29),Ge组份y1=0.08,厚度为0.01μm,整个基区(24)的掺杂浓度为2×1018cm-3,平均Ge组份为0.16;P+掺杂的硅锗/硅(SiGe/Si)外基区(30),其硼离子注入能量为4keV,浓度为2×1015cm-2,厚度为0.062μm;N+掺杂的Si发射区(31),厚度为12nm,多晶硅(poly Si)层(32),厚度为0.2μm,磷离子注入能量为40keV,浓度为2×1019cm-2;二氧化硅(SiO2)层(33),厚度为0.1μm。
图3示例了本发明实施例集电区电场强度E随着离集电结端的距离xC的变化分布图,并与常规SiGe HBT进行比较。可以看出,与常规SiGe HBT相比,本发明实施例位于集电区一侧的集电结空间电荷区展宽了0.68μm,集电结处峰值电场强度降低了1.7×104V/cm,集电区电场分布趋于均匀,此时,电场强度与坐标轴所围面积增大了53.7%,因此击穿电压BVCBO能够得到显著提高。
图4示例了本发明实施例的集电极电流IC与集电结电压VCB的关系曲线图,并在相同工作条件下,与常规SiGe HBT进行比较。可以看出,本发明实施例的击穿电压BVCBO为80.1V,与常规SiGe HBT相比,本发明实施例的BVCBO提高了28.2V,改善达54.3%。
图5示例了本发明实施例集电结空间电荷区载流子碰撞电离率αi随着离集电结端的距离xC的变化分布图,并与常规SiGe HBT进行比较。可以看出,与常规SiGe HBT相比,本发明实施例集电结空间电荷区载流子碰撞电离率的峰值降低了5.8×103cm-1,改善达23.3%,因此单位距离内因碰撞而产生的载流子数量减少,击穿电压BVCEO能够得到显著提高。
图6示例了本发明实施例的基极电流IB与工作电压VCE的关系曲线图,并在相同工作条件下,与常规SiGe HBT进行比较。可以看出,本发明实施例的击穿电压BVCEO为15.5V,与常规SiGe HBT相比,本发明实施例的BVCEO提高了4.0V,改善达34.8%。
图7示例了本发明实施例的特征频率fT及其随温度变化的关系曲线图,并与常规SiGe HBT进行比较。可以看出,常温下,与常规SiGe HBT相比,本发明实施例的特征频率提高了17.8GHz,并且其特征频率随温度变化的趋势变缓。当温度在320K~440K范围内变化时,与常规SiGe HBT相比,本发明实施例的特征频率随温度变化的敏感性改善达38.4%。
图8示例了本发明实施例的电流增益β及其随温度变化的关系曲线图,并与常规SiGe HBT进行比较。可以看出,本发明实施例的电流增益有所下降,常温下为257.8,但仍保持了合适的电流增益,并且其电流增益随温度变化的趋势变缓。当温度从300K升高到440K时,常规SiGe HBT的电流增益减小量为110.1,而本发明实施例的电流增益减小量仅为55.9。与常规SiGe HBT相比,本发明实施例电流增益随温度变化的敏感性改善达49.2%,从而有效避免了器件静态工作点的漂移,有利于器件的稳定工作。上述结果均显示了本发明实施例的优越性,本发明对设计和制造可在亚太赫兹功率领域稳定工作的具有高特征频率高击穿电压优值的微波功率SiGe HBT具有重要的指导意义。

Claims (1)

1.一种超结集电区SiGe异质结双极晶体管,其特征在于:同时具有超结集电区结构和基区Ge组分从发射结侧向集电结侧呈递增的阶梯形分布结构;
所述超结集电区由n型半导体柱(22)和p型半导体柱(23)组成,且对应位于二氧化硅层(33)之间的多晶硅层(32)的正下方的超结集电区区域为所述n型半导体柱(22);所述超结集电区内n型半导体柱(22)和p型半导体柱(23)沿器件横向方向交替排列;
所述的阶梯形基区Ge组分分布Ge含量的表达式为
y = y 1 0 &le; x < x 1 y 2 - y 1 x 2 - x 1 ( x - x 1 ) + y 1 x 1 < x &le; x 2 y 2 x 2 < x &le; x 3 y 3 - y 2 x 4 - x 3 ( x - x 3 ) + y 2 x 3 < x &le; x 4 y 3 x 4 < x &le; W B
其中,WB为基区宽度,x1、x2、x3、x4为离发射结端的距离,y1、y3分别为基区靠近发射结侧和基区靠近集电结侧的Ge组分含量,y2为基区中x3-x2区域内对应的Ge组分含量,并且满足:y2=(y1+y3)/2;所述n型半导体柱(22)和所述p型半导体柱(23)的柱宽、柱深和掺杂浓度均相等,且所述n型半导体柱(22)和所述p型半导体柱(23)的柱宽大于或等于多晶硅层(32)位于二氧化硅层(33)之间的宽度;柱深小于或等于位于基区(24)和N+衬底(20)之间的集电区的厚度,掺杂浓度等于N-集电区(21)的掺杂浓度。
CN201410331788.4A 2014-07-13 2014-07-13 超结集电区SiGe异质结双极晶体管 Active CN104091825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410331788.4A CN104091825B (zh) 2014-07-13 2014-07-13 超结集电区SiGe异质结双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410331788.4A CN104091825B (zh) 2014-07-13 2014-07-13 超结集电区SiGe异质结双极晶体管

Publications (2)

Publication Number Publication Date
CN104091825A true CN104091825A (zh) 2014-10-08
CN104091825B CN104091825B (zh) 2017-04-19

Family

ID=51639524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410331788.4A Active CN104091825B (zh) 2014-07-13 2014-07-13 超结集电区SiGe异质结双极晶体管

Country Status (1)

Country Link
CN (1) CN104091825B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681600A (zh) * 2015-01-08 2015-06-03 中国科学院合肥物质科学研究院 具有电荷补偿集电结结构的微波大功率晶体管
CN105161491A (zh) * 2015-09-22 2015-12-16 苏州东微半导体有限公司 一种集成栅级驱动功率器件及其制备方法
CN109742138A (zh) * 2019-01-02 2019-05-10 北京工业大学 具有低温度敏感性的SOI SiGe异质结双极晶体管
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN112750901A (zh) * 2019-10-30 2021-05-04 广东美的白色家电技术创新中心有限公司 一种逆导型igbt器件及智能功率模块
CN113838926A (zh) * 2021-08-16 2021-12-24 北京工业大学 一种具有高压和高增益模式的高频横向双极晶体管电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441141A (zh) * 2013-07-29 2013-12-11 北京工业大学 超宽温区高热稳定性微波功率SiGe异质结双极晶体管

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441141A (zh) * 2013-07-29 2013-12-11 北京工业大学 超宽温区高热稳定性微波功率SiGe异质结双极晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘静、郭飞、高勇: ""超结硅锗碳异质结双极晶体管机理研究与特性分析优化"", 《物理学报》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681600A (zh) * 2015-01-08 2015-06-03 中国科学院合肥物质科学研究院 具有电荷补偿集电结结构的微波大功率晶体管
CN105161491A (zh) * 2015-09-22 2015-12-16 苏州东微半导体有限公司 一种集成栅级驱动功率器件及其制备方法
CN105161491B (zh) * 2015-09-22 2019-03-15 苏州东微半导体有限公司 一种集成栅极驱动功率器件及其制备方法
CN109742138A (zh) * 2019-01-02 2019-05-10 北京工业大学 具有低温度敏感性的SOI SiGe异质结双极晶体管
CN109742138B (zh) * 2019-01-02 2022-12-16 北京工业大学 具有低温度敏感性的SOI SiGe异质结双极晶体管
CN112750901A (zh) * 2019-10-30 2021-05-04 广东美的白色家电技术创新中心有限公司 一种逆导型igbt器件及智能功率模块
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN111048584B (zh) * 2019-12-23 2021-05-11 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN113838926A (zh) * 2021-08-16 2021-12-24 北京工业大学 一种具有高压和高增益模式的高频横向双极晶体管电路
CN113838926B (zh) * 2021-08-16 2023-09-12 北京工业大学 一种具有高压和高增益模式的高频横向双极晶体管电路

Also Published As

Publication number Publication date
CN104091825B (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN104091825A (zh) 超结集电区SiGe异质结双极晶体管
US11823898B2 (en) Semiconductor device and method for manufacturing the same
Ishibashi et al. A possible near-ballistic collection in an AlGaAs/GaAs HBT with a modified collector structure
Ishibashi Nonequilibrium electron transport in HBTs
CN100530684C (zh) 异质结双极型晶体管及其制造方法
CN100589252C (zh) 双极结型晶体管
CN109192771B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN109166916B (zh) 一种绝缘栅双极型晶体管及其制备方法
CN103035674B (zh) 射频横向双扩散场效应晶体管及其制造方法
US8546850B2 (en) Superjunction collectors for transistors and semiconductor devices
CN108511512A (zh) 一种带有波浪型场限环结构的功率半导体器件及其制备方法
CN102646703B (zh) 单晶InP基化合物半导体材料薄膜的外延结构
CN109920840B (zh) 一种具有L型SiO2隔离层的复合型RC-LIGBT器件
CN109346509B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN103441141B (zh) 超宽温区高热稳定性微波功率SiGe异质结双极晶体管
CN105428403A (zh) 一种磷化铟基双异质结双极型晶体管外延层结构
CN103943670B (zh) 超结集电区应变硅异质结双极晶体管
Tauqeer et al. Two-dimensional physical and numerical modelling of InP-based heterojunction bipolar transistors
CN103594502A (zh) 具有超结结构的高压igbt
Jin et al. Process Improvement for Stabilizing the VLD Effective Dose of 4500V Trench-Gated IGBT Platform
Hosseini et al. Design and analysis of GRIN-SCH-SQW transistor laser
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
CN103050516A (zh) 精确控制eb结位置和eb结反向击穿电压的结构
JP2008060134A (ja) ヘテロ接合バイポーラトランジスタ
Chang et al. Novel HBT structure for high f/sub t/at low current density

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant