CN105161491A - 一种集成栅级驱动功率器件及其制备方法 - Google Patents

Abstract

本发明属于半导体功率器件技术领域，特别是涉及一种集成栅级驱动(IGDT)功率器件及其制备方法。本发明的集成栅级驱动(IGDT)功率器件是在现有的功率器件内集成双极结型晶体管和第一电阻，所述第一电阻设于功率器件的栅极金属垫与栅极之间、所述双极结型晶体管的基极与功率器件的栅极金属垫连接、所述双极结型晶体管的发射极与功率器件的栅极连接，且双极结型晶体管的集电极与功率器件的源极连接。本发明的集成栅级驱动(IGDT)功率器件具有栅电压负反馈、低电磁干扰、快速开关和高效率的特点。本发明提出的一种集成栅级驱动(IGDT)功率器件的制备方法，具有工艺过程简单、可靠和易于控制的优点。

Description

一种集成栅级驱动功率器件及其制备方法

技术领域

本发明属于半导体功率器件技术领域，特别是涉及一种集成栅级驱动(IntegratedGateDriverTransistor,IGDT)功率器件及其制备方法。

背景技术

功率MOS器件的电荷平衡理论于十年前引入半导体行业，已在高压功率MOS器件市场设立了新的标杆。功率MOS器件基于电荷平衡技术，可以降低导通电阻和寄生电容，这使得功率MOS器件具有极快的开关特性，从而可以降低开关损耗，实现更高的功率转换效率。然而，功率MOS器件超快的开关性能也带了不必要的副作用。功率MOS器件芯片面积比普通功率MOS器件的芯片面积要小很多，这使得栅漏电容减小，导致器件开关时间缩短，漏极电压变化率增大，栅电压震荡剧烈，而且在关断时栅漏电容在初期处于低压反偏的大电容状态，栅漏电容的减小，使栅电压的振荡更为剧烈。栅电压震荡会导致器件或印刷电路板内的杂散寄生效应以及开关电源中功率MOS器件的非线性寄生电容，从而产生电磁干扰和稳定性问题。

现有技术通常是在电路板上通过改进电路来抑制功率MOS器件的电磁干扰问题，但是这会增加电路板上电路的复杂度并提高电路板的制造成本。现有技术中，还提出了一种通过在功率MOS器件的栅极金属垫与栅极之间集成一个电阻以在高电流状态下控制开关时漏极电压变化率并降低栅电压振荡的方法，其等效电路图如图1所示，功率MOS器件10中的栅极金属垫11与栅极(G)之间集成的栅极电阻(Rg)12能够抑制漏源极峰值电压并能够防止功率MOS器件中导线电感和寄生电容产生的栅电压振荡。但是栅极电阻的增加会增大功率MOS器件的开关损耗，降低功率MOS器件的工作效率和可靠性。

发明内容

本发明的目的是为克服现有技术所存在的不足而提供一种集成栅级驱动(IGDT)功率器件及其制备方法，本发明通过在现有的功率器件内集成双极结型晶体管来抑制功率器件在开关时的栅电压震荡以降低电磁干扰，以显著提高功率器件的工作效率和可靠性。

根据本发明提出的一种集成栅级驱动(IGDT)功率器件，包括：

在半导体衬底的底部设有第一掺杂类型的漏极及位于该漏极之上的第一掺杂类型的衬底外延层；

凹陷在所述衬底外延层内设有用于与衬底外延层杂质形成电荷平衡的第二掺杂类型的柱状掺杂区；

所述衬底外延层和柱状掺杂区内设有第二掺杂类型的体区，在所述体区内设有第一掺杂类型的源极；

所述衬底外延层之上设有栅介质层，所述栅介质层之上设有栅极，所述栅极通过栅极金属垫与外部电路连接，所述栅极金属垫与所述栅极之间设有第一电阻；

其特征在于，还包括双极结型晶体管；

所述双极结型晶体管的发射极与所述栅极连接；

所述双极结型晶体管的基极与所述栅极金属垫连接；

所述双极结型晶体管的集电极与所述源极连接。

本发明上述的一种集成栅级驱动(IGDT)功率器件的进一步优选方案为：

本发明所述双极结型晶体管的基极与所述栅极金属垫之间设有第二电阻。

本发明所述双极结型晶体管的发射极与所述栅极之间设有第三电阻；或者所述双极结型晶体管的集电极与所述源极之间设有第三电阻。

本发明所述第二掺杂类型的柱状掺杂区内设有所述双极结型晶体管的基区，该基区内设有所述双极结型晶体管的发射区。

本发明所述双极结型晶体管为并联结构的双极结型晶体管组，所述双极结型晶体组中的每个双极结型晶体管的基极与基极并连、发射极与发射极并连、集电极与集电极并连。

本发明所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂；或者所述第一掺杂类型为p型掺杂，所述第二掺杂类型为n型掺杂。

本发明提出的一种集成栅级驱动(IGDT)功率器件的制备方法，包括：

在第一种掺杂类型的漏极之上形成第一掺杂类型的衬底外延层；

在所述衬底外延层内形成凹陷在所述衬底外延层内的第二掺杂类型的柱状掺杂区；

其特征在于，还包括：

在所述柱状掺杂区和衬底外延层内形成功率器件元胞的第二掺杂类型的体区；

在所述柱状掺杂区内形成第一掺杂类型的阱区，作为所述双极结型晶体管结构的基区；

在所述柱状掺杂区和衬底外延层的表面形成第一层绝缘薄膜；

在所述第一层绝缘薄膜之上形成第一层导电薄膜；

刻蚀所述第一层导电薄膜，刻蚀后剩余的第一层导电薄膜形成器件的栅极以及第一电阻、第二电阻、第三电阻；

进行第一掺杂类型的离子注入，与在所述阱区内形成的双极结型晶体管的基区相连接，形成高浓度的基极，并在所述功率器件元胞的体区内形成功率器件的源极；

淀积第二层绝缘薄膜，并进行光刻和刻蚀以定义接触孔的位置；

进行第二掺杂类型的离子注入，在所述阱区内形成双极结型晶体管的发射极和集电极，并形成所述功率器件元胞的体区接触区；

淀积第二层导电薄膜，并进行光刻和刻蚀以形成栅极金属垫，同时将所述双极结型晶体管、栅极金属垫、第一电阻、第二电阻、第三电阻、栅极和源极进行连接。

本发明上述的一种集成栅级驱动(IGDT)功率器件的制备方法的进一步优选方案为：

本发明所述第一层绝缘薄膜的材质为氧化硅、氮化硅、氮氧化硅或高介电常数的绝缘材料。

本发明所述第二层绝缘薄膜的材质为氧化硅或氮化硅。

本发明所述第一层导电薄膜的材质为掺杂的多晶硅。

本发明所述第二层导电薄膜的材质为掺杂的多晶硅、铜、铝、钨、钛、氮化钛和氮化钨中的一种或两种及以上组成的合金。

本发明与现有技术相比其显著优点在于：

第一，本发明是在现有的功率器件内集成双极结型晶体管和第一电阻，本发明的集成栅级驱动(IGDT)功率器件在关断时，当栅电压为低电压值时，流过双极结型晶体管的电流Ice较小，栅电流主要流过栅极金属垫与栅极之间的第一电阻，当栅电压产生震荡为大电压时，电流Ice较大，栅电流主要流过双极结型晶体管，这使得集成栅级驱动(IGDT)功率器件能够快速关断，不仅能够抑制栅电压震荡、降低电磁干扰，还能够提高功率器件的工作效率和可靠性，适用于开关损耗主要为关断损耗的方案。

第二，本发明将双极结型晶体管集成在功率器件内部，能够简化电路板的电路设计并降低电路板的制造成本。

第三，本发明降低了栅极上的寄生电感，抑制了栅极电感上产生的噪声，提高了功率器件器件工作的稳定性。

第四，本发明提出的一种集成栅级驱动(IGDT)功率器件的制备方法，具有工艺过程简单、可靠和易于控制的优点。

附图说明

图1是现有技术的一种功率器件的等效电路示意图。

图2a和图2b是本发明提出的一种集成栅级驱动(IGDT)功率器件的两个实施例的等效电路示意图。

图3a是本发明提出的一种集成栅级驱动(IGDT)功率器件的一个实施例的俯视示意图；图3b是图3a所示一种集成栅级驱动(IGDT)功率器件的部分结构的剖面示意图。

图4至图9是本发明提出的一种集成栅级驱动(IGDT)功率器件的制备方法的一个实施例的工艺流程图。

具体实施方式

为清楚地说明本发明的具体实施方式，说明书附图中所列示图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于附图中所示区域的特定形状，而是包括所得到的形状如制造引起的偏差等、再如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中均以矩形表示。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。

下面结合附图和实施例对本发明的具体实施方式作进一步详细的说明。

图2a是本发明提出的一种集成栅级驱动(IGDT)功率器件的第一个实施例的等效电路示意图。如图2a所示，本发明的一种集成栅级驱动(IGDT)功率器件是在传统功率器件内集成双极结型晶体管220和第一电阻221，该第一电阻221设于栅极金属垫400与栅极(G)之间，并使栅极金属垫400与双极结型晶体管220的基极连接、双极结型晶体管220的发射极与栅极(G)连接，同时使得双极结型晶体管220的集电极与源极(S)连接；通过双极结型晶体管220调节集成栅级驱动(IGDT)功率器件的栅电压震荡，同时减小栅极金属的寄生电感，以降低集成栅级驱动(IGDT)功率器件的电磁干扰、并提高其工作效率和可靠性。

图2b是本发明提出的一种集成栅级驱动(IGDT)功率器件的第二个实施例的等效电路示意图。如图2b所示，本发明的一种集成栅级驱动(IGDT)器件是在传统功率器件内集成双极结型晶体管220、第一电阻221、第二电阻222和第三电阻223，所述第一电阻221设于栅极金属垫400与栅极(G)之间、所述第二电阻222设于栅极金属垫400与双极结型晶体管220的基极之间、所述第三电阻223设于双极结型晶体管220的发射极与栅极(G)之间，同时使得双极结型晶体管220的集电极与源极(S)连接。

进一步可选的，在图2b所示的集成栅级驱动(IGDT)功率器件的等效电路示意图中，可以仅保留第二电阻222和第三电阻223中的任意一个，或者将第三电阻223移到双极结型晶体管220的集电极与源极(S)之间。

本发明的一种集成栅级驱动(IGDT)功率器件中的双极结型晶体管220可以为并联结构的双极结型晶体管组，所述双极结型晶体管组中的每个双极结型晶体管的基极与基极并连、发射极与发射极并连、集电极与集电极并连。

图3a和图3b是对应于图2b所示的集成栅级驱动(IGDT)功率器件的等效电路示意图的结构。图3a是本发明提出的一种集成栅级驱动(IGDT)功率器件的一个实施例的俯视示意图，图3b为图3a所示集成栅级驱动(IGDT)功率器件的部分结构(虚线框703内结构)沿BB方向的剖面示意图；其中，图3a所示集成栅级驱动(IGDT)功率器件的虚线框703外的结构为业界所熟知的结构，在本实施例中不再进行详细描述。如图3a和图3b所示，本发明的一种集成栅级驱动(IGDT)功率器件包括半导体衬底底部的漏极200和漏极200之上的衬底外延层201；凹陷在衬底外延层201内设有用于与衬底外延层201杂质形成电荷平衡的第二掺杂类型的柱状掺杂区202；衬底外延层201和柱状掺杂区202内设有的第二掺杂类型的体区203，在体区203内设有第一掺杂类型的源极208。

在柱状掺杂区202内还设有第一掺杂类型的基区204和第二掺杂类型的集电极212，且基区204作为双极结型晶体管的基区；在基区204内设有高浓度第一掺杂类型的基极207和第二掺杂类型的发射极211。

在衬底外延层201和柱状掺杂区202之上还设有第一层绝缘薄膜205、栅极206、第一电阻221、第二电阻222、第三电阻223、以及栅极金属垫400、源极金属垫401和金属导线600；所述栅极金属垫400和源极金属垫401均为功率MOS器件中的已知结构，其中栅极206通过栅极金属垫400与外部电路连接，源极208通过源极金属垫401与外部电路连接；本实施例中，第一电阻221设于栅极金属垫400与栅极206之间，第二电阻222设于基极207与栅极金属垫400之间，第三电阻223设于发射极211与栅极206之间。

本发明的集成栅级驱动(IGDT)功率器件中，第一电阻221、第二电阻222、第三电阻223的位置可任意设置，只要不影响层间介质层之上的金属导线600的布线即可。

本发明的集成栅级驱动(IGDT)功率器件中，双极结型晶体管作为栅极驱动可以根据需要摆放在IGDT功率器件芯片的任意位置，优选的使其过渡区位于IGDT功率器件芯片的边缘位置。

本发明的集成栅级驱动(IGDT)功率器件中，第二电阻222、第三电阻223可以全部省略或者只保留其中一个，其结构在本发明实施例中不再详细描述。

体区203内还设有第二掺杂类型的体区接触区210，该体区接触区210为功率MOS器件的沟道区接触区，为业界所熟知的结构。

本发明的集成栅级驱动(IGDT)功率器件的顶部还设有层间介质层用以保护器件不受外部电路的影响，且栅极金属垫400、源极金属垫401以及金属导线600设于层间介质层之上。特别需要说明的是，为清楚的标识本发明的一种集成栅级驱动(IGDT)功率器件结构，图3b中省略了器件顶部的层间介质层结构以及层间介质层之上的金属导线、栅极金属垫和源极金属垫结构。

本发明所述的第一掺杂类型与第二掺杂类型为相反的掺杂类型，即若第一掺杂类型为n型掺杂，则第二掺杂类型为p型掺杂，若第一掺杂类型为p型掺杂，则第二掺杂类型为n型掺杂。

以下说明的是本发明的一种集成栅级驱动(IGDT)功率器件的制备方法的一个实施例的工艺流程，其中以如图3a所示功率MOS器件中的虚线框703内的所示结构的制造工艺为示例。

首先，如图4a和图4b所示，在第一掺杂类型的漏极200之上形成第一掺杂类型的衬底外延层201，衬底外延层201的材质包括但不局限于为硅。接着通过刻蚀工艺和淀积工艺，形成凹陷在衬底外延层201内的第二掺杂类型的柱状掺杂区202。图4a为所形成结构的俯视示意图，图4b为图4a所示结构沿AA方向的剖面示意图。

接下来，如图5a和图5b所示，在衬底外延层201和柱状掺杂区202内形成第二掺杂类型的体区203，图5a为所形成结构的俯视示意图，图5b为图5a所示结构沿AA方向的剖面示意图。

接下来，如图6a和图6b所示，在柱状掺杂区202形成第一掺杂类型的阱区204，阱区204作为后续形成的双极结型晶体管的基区。图6a为所形成结构的俯视示意图，图6b为图6a所示结构沿AA方向的剖面示意图。

接下来，如图7a和图7b所示，在衬底外延层201和柱状掺杂区202的表面形成第一层绝缘薄膜205，接着在第一层绝缘薄膜205之上形成第一层导电薄膜，然后进行光刻并对第一层导电薄膜和第一层绝缘薄膜205进行刻蚀，刻蚀后剩余的第一层导电薄膜形成器件的栅极206、以及第一电阻221、第二电阻222和第三电阻223。图7a为所形成结构的俯视示意图，图7b为图7a所示结构沿AA方向的剖面示意图。

第一电阻221、第二电阻222、第三电阻223的位置可任意设置，只要不影响后续的层间介质层之上的金属导线的布线即可。

第一层绝缘薄膜205的材质可以为氧化硅、氮化硅、氮氧化硅或高介电常数的绝缘材料，高介电常数的绝缘材料包括但不局限为氧化铪。第一层导电薄膜的材质包括但不局限于为掺杂的多晶硅。

接下来，如图8a和图8b所示，进行第一掺杂类型的离子注入，在第一掺杂类型的阱区204内形成双极结型晶体管的基极207、并在体区203内形成器件的源极208。图8a为所形成结构的俯视示意图，图8b为图8a所示结构沿AA方向的剖面示意图。

接下来，如图9a和9b所示，覆盖所形成的结构淀积第二层绝缘薄膜209，并进行光刻和刻蚀以定义出接触孔的位置，第二层绝缘薄膜209作为器件的层间介质层。然后进行第二掺杂类型的离子注入，在第一掺杂类型的阱区204内形成双极结型晶体管的发射极211，并在第二掺杂类型的体区204内分别形成双极结型晶体管的的集电极212、以及器件的体区接触区210。图9a为所形成结构的俯视示意图，图9b为图9a所示结构沿AA方向的剖面示意图。

第二层绝缘薄膜300的材质包括但不局限于为氧化硅或氮化硅。

最后，淀积第二层导电薄膜，并进行光刻和刻蚀以形成栅极金属垫400和源极金属垫400，同时将所述栅极金属垫400、栅极金属垫401、第一电阻221、第二电阻222、第三电阻223、栅极206、源极208和双极结型晶体管进行连接。该工艺为业界所熟知的工艺，在本实施例中不再进行详细说明。

第二层导电薄膜的材质可以为掺杂的多晶硅、铜、铝、钨、钛、氮化钛和氮化钨中的一种或者两种及以上组成的合金。

本发明的具体实施方式中凡未涉到的说明属于本领域的公知技术，可参考公知技术加以实施。

以上具体实施方式及实施例是对本发明提出的一种集成栅级驱动(IGDT)功率器件及其制备方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。

Claims (14)

1.一种集成栅级驱动功率器件，包括：

在半导体衬底的底部设有第一掺杂类型的漏极及位于该漏极之上的第一掺杂类型的衬底外延层；

凹陷在所述衬底外延层内设有用于与衬底外延层杂质形成电荷平衡的第二掺杂类型的柱状掺杂区；

所述衬底外延层和柱状掺杂区内设有第二掺杂类型的体区，在所述体区内设有第一掺杂类型的源极；

所述衬底外延层之上设有栅介质层，所述栅介质层之上设有栅极，所述栅极通过栅极金属垫与外部电路连接，所述栅极金属垫与所述栅极之间设有第一电阻；

其特征在于，还包括双极结型晶体管；

所述双极结型晶体管的发射极与所述栅极连接；

所述双极结型晶体管的基极与所述栅极金属垫连接；

所述双极结型晶体管的集电极与所述源极连接。

2.根据权利要求1所述的一种集成栅级驱动功率器件，其特征在于，所述双极结型晶体管的基极与所述栅极金属垫之间设有第二电阻。

3.根据权利要求1所述的一种集成栅级驱动功率器件，其特征在于，所述双极结型晶体管的发射极与所述栅极之间设有第三电阻。

4.根据权利要求2所述的一种集成栅级驱动功率器件，其特征在于，所述双极结型晶体管的发射极与所述栅极之间设有第三电阻。

5.根据权利要求1所述的一种集成栅级驱动功率器件，其特征在于，所述双极结型晶体管的集电极与所述源极之间设有第三电阻。

6.根据权利要求2所述的一种集成栅级驱动功率器件，其特征在于，所述双极结型晶体管的集电极与所述源极之间设有第三电阻。

7.根据权利要求1-6所述的一种集成栅级驱动功率器件，其特征在于，所述第二掺杂类型的柱状掺杂区内设有所述双极结型晶体管的基区，该基区内设有所述双极结型晶体管的发射区。

8.根据权利要求1-6所述的一种集成栅级驱动功率器件，其特征在于，所述双极结型晶体管为并联结构的双极结型晶体管组，所述双极结型晶体管组中的每个双极结型晶体管的基极与基极并连、发射极与发射极并连、集电极与集电极并连。

9.根据权利要求1-6所述的一种集成栅级驱动功率器件，其特征在于，所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂；或者所述第一掺杂类型为p型掺杂，所述第二掺杂类型为n型掺杂。

10.一种集成栅级驱动功率器件的制备方法，包括：

在第一种掺杂类型的漏极之上形成第一掺杂类型的衬底外延层；

在所述衬底外延层内形成凹陷在所述衬底外延层内的第二掺杂类型的柱状掺杂区；

其特征在于，还包括：

在所述柱状掺杂区和衬底外延层内形成功率器件元胞的第二掺杂类型的体区；

在所述柱状掺杂区内形成第一掺杂类型的阱区，作为所述双极结型晶体管的基区；

在所述柱状掺杂区和衬底外延层的表面形成第一层绝缘薄膜；

在所述第一层绝缘薄膜之上形成第一层导电薄膜；

刻蚀所述第一层导电薄膜，刻蚀后剩余的第一层导电薄膜形成器件的栅极以及第一电阻、第二电阻、第三电阻；

进行第一掺杂类型的离子注入，与在所述阱区内形成的双极结型晶体管的基区相连接，形成高浓度的基极，并在所述功率器件元胞的体区内形成功率器件的源极；

淀积第二层绝缘薄膜，并进行光刻和刻蚀以定义接触孔的位置；

进行第二掺杂类型的离子注入，在所述阱区内形成双极结型晶体管的发射极和集电极，并形成所述功率器件元胞的体区接触区；

淀积第二层导电薄膜，并进行光刻和刻蚀以形成栅极金属垫，同时将所述双极结型晶体管、栅极金属垫、第一电阻、第二电阻、第三电阻、栅极和源极进行连接。

11.根据权利要求10所述的一种集成栅级驱动功率器件的制备方法，其特征在于，所述第一层绝缘薄膜的材质为氧化硅、氮化硅、氮氧化硅或高介电常数的绝缘材料。

12.根据权利要求10所述的一种集成栅级驱动功率器件的制备方法，其特征在于，所述第二层绝缘薄膜的材质为氧化硅或氮化硅。

13.根据权利要求10所述的一种集成栅级驱动功率器件的制备方法，其特征在于，所述第一层导电薄膜的材质为掺杂的多晶硅。

14.根据权利要求10所述的一种集成栅级驱动功率器件的制备方法，其特征在于，所述第二层导电薄膜的材质为掺杂的多晶硅、铜、铝、钨、钛、氮化钛和氮化钨中的一种或两种及以上组成的合金。