CN104064612B - 太阳能供电的ic芯片 - Google Patents

太阳能供电的ic芯片 Download PDF

Info

Publication number
CN104064612B
CN104064612B CN201410112304.7A CN201410112304A CN104064612B CN 104064612 B CN104064612 B CN 104064612B CN 201410112304 A CN201410112304 A CN 201410112304A CN 104064612 B CN104064612 B CN 104064612B
Authority
CN
China
Prior art keywords
type surface
solar cell
chip
sealant
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410112304.7A
Other languages
English (en)
Other versions
CN104064612A (zh
Inventor
刘德明
卢威耀
熊正德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/849,543 external-priority patent/US8778704B1/en
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN104064612A publication Critical patent/CN104064612A/zh
Application granted granted Critical
Publication of CN104064612B publication Critical patent/CN104064612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/02013—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了太阳能供电的IC芯片。一种自供电集成电路（IC）器件包括引线框和具有第一和第二主表面的太阳能电池。所述太阳能电池被安装在所述引线框的表面上。还提供了IC芯片。第一电互连器将所述IC芯片电耦合到所述引线框以及第二电互连器将所述太阳能电池电耦合到所述IC芯片。所述太阳能电池的所述第一主表面的一部分被配置成从外部源接收光。所述太阳能电池将接收的光的能量转换成提供给所述IC芯片的电能。一种塑封材料封装了所述IC芯片、所述第一和第二电互连器以及至少一部分所述太阳能电池。

Description

太阳能供电的IC芯片
相关申请的交叉引用
本发明是2013年2月13日提交的并转让给飞思卡尔半导体股份有限公司的美国专利申请号13/766,771的部分继续申请案。
技术领域
本发明针对集成电路封装和一种制作通过集成太阳能电池的使用自供电的集成电路封装的方法。
背景技术
随着晶圆技术的进步，集成电路（IC）芯片的尺寸和功率要求已经降低。例如，球栅阵列（BGA）封装被广泛应用于移动设备，因为它们是非常小的并且具有低功率要求。然而，提供给IC芯片的功率通常来自于外部电源，诸如电池。因此，IC芯片的放置必须始终仔细考虑，使得IC芯片可以被充分访问以用于与外部电源耦合。这使得IC芯片在诸如衣服、鞋子、自行车、人体等等物品中的嵌入很困难。
同时，太阳能电池的效率不断改进。具体地，在最佳条件下，所需要发电的太阳能电池的光接收表面面积减小了。已发现，与IC芯片的大小的幅度量级相同的太阳能电池的尺寸可以足够有效以满足这种IC芯片在低功率环境下的功率需求。
因此希望提供具有集成的太阳能电池的IC芯片封装以便降低或排除IC芯片依赖于外部电源的需要。
附图说明
本发明通过举例的方式说明并没有被附图中示出的其实施例所限制，在附图中类似的参考符号表示相同的元素。附图中的元素为了简便以及清晰而被图示，并且不一定按比例绘制。注意，某些垂直尺寸相对于某些水平尺寸被夸张。
在附图中：
图1是根据本发明的第一实施例的集成电路器件的剖面侧视图；
图2是根据本发明的第二实施例的集成电路封装的剖面侧视图；
图3是根据本发明的第三实施例的集成电路封装的剖面侧视图；
图4是根据本发明的第四实施例的集成电路封装的剖面侧视图；
图5A1和图5A2是太阳能电池晶圆和在其上封装以层压的底层平面图和顶层平面图；
图5B是在由此分离各个太阳能电池之前的图5A1和图5A2的晶圆的底层平面图；以及
图5C-5H是根据本发明的实施例的图示装配自供电集成电路（IC）器件的步骤的一系列图表。
具体实施方式
在一个实施例中，本发明提供了一种自供电集成电路（IC）器件。所述器件包括具有相对的第一主表面和第二主表面的引线框、芯片支撑区域和围绕所述芯片支撑区域的多个引线。太阳能电池具有相对的第一主表面和第二主表面，其中所述第一主表面的至少一部分被配置成从外部源接收光，并且所述太阳能电池的所述第二主表面被附着到所述引线框的所述第一主表面的所述芯片支撑区域。所述太阳能电池将接收的光的能量转换成电能。集成电路（IC）芯片具有相对的第一主表面和第二主表面，其中所述IC芯片的所述第一主表面与所述太阳能电池的所述第二主表面面对排列。所述IC芯片被电连接到所述太阳能电池以接收由所述太阳能电池生成的电力。在一个实施例中，所述太阳能电池利用接合线被电连接到所述IC芯片以及在另一个实施例中通过锡球被电连接到所述IC芯片。在一个实施例中，所述IC芯片还利用接合线以及在另一个实施例中利用锡球被电连接到所述引线框的所述引线。至少一部分所述引线框、所述IC芯片、在所述IC芯片和所述太阳能电池之间的电连接以及所述IC芯片和所述引线之间的电连接、以及至少一部分所述太阳能电池利用塑封材料被封装。
现在参照附图，其中相同的参考符号被用于指定若干附图中的相同组件，根据本发明，图1中所示的是自供电集成电路器件110的第一实施例。
自供电集成电路器件110包括具有相对的第一主表面和第二主表面112a和112b的引线框112、芯片支撑区域114和围绕所述芯片支撑区域114的多个引线116。在该实施例中，引线框112由一片导电金属或金属薄片形成，诸如铜，并且包括围绕中央开口的多个引线116。芯片支撑区域114包括引线116的近端和引线116的远端，其允许外部电连接到IC芯片，如在下面将要描述的。引线116可以包括一个或多个弯曲以诸如形成如图所示的鸥翼形状。
具有相对的第一主表面和第二主表面118a和118b的太阳能电池118被安装到引线框112的芯片支撑区域114。即，太阳能电池118的第二主表面118b被附着到引线框112的第一主表面112a的芯片支撑区域114。在优选实施例中，太阳能电池118利用非导电环氧树脂120被附着到引线框112，以避免使太阳能电池118的第二主表面118b上的金属迹线（未示出）短路。
第一主表面118a是太阳能电池118的受光侧。太阳能电池118的第一主表面118a的至少一部分被配置成从外部源122接收光。众所周知，太阳能电池118将接收的光的能量转换成电能。
太阳能电池118可以是常规的，并且由单晶、多晶，或无定形硅或另一类似的半导体材料或适当掺杂以用于高效光吸收以及电荷载流子的分离和导电的其组合形成。太阳能电池118也可以包括表面导电迹线、防反射涂层、金属接触垫以及常规已知的其它特征。
集成电路（IC）芯片124也被提供为器件110的一部分。IC芯片124优选地包括相对的第一主表面和第二主表面124a、124b。在该第一实施例中，IC芯片124的第一主表面124a在引线框112的中央开口处与太阳能电池118的第二主表面118a面对排列并附着到其上。太阳能电池118的第一主表面118a的表面面积优选地大于IC芯片124的第一主表面124a的表面面积。在优选实施例中，IC芯片124利用非导电环氧树脂，诸如用于将太阳能电池118附着到引线框112的非导电环氧树脂120，被附着到太阳能电池118，以避免使太阳能电池118的第二主表面118b上的金属迹线（未示出）短路。至少一个第一电互连器126将引线框112的引线116与IC芯片124电连接。优选的是，至少第一电互连器126包括多个接合线，其可以使用常规引线接合工艺和引线接合设备被附着到IC芯片124的第二主表面124b上的接合盘以及引线框112的第二侧112b上的引线116的近端。
IC芯片124也被电连接到太阳能电池118以接收由太阳能电池118生成的电力。在优选实施例中，多个第二电互连器128将太阳能电池118耦合到IC芯片124的第一主表面124a。在进一步的优选实施例中，第二电互连器128包括接合线，其可以使用常规引线接合工艺和常规引线接合设备被附着到芯片接合盘和太阳能电池接合盘。
器件110进一步包括第一密封剂130，第一密封剂130覆盖IC芯片124、第一和第二电互连器126、128以及部分引线框112（即，引线116的近端）。如常规已知的。第一密封剂130进一步覆盖太阳能电池118的至少一部分。第一密封剂130可以由如本领域已知的陶瓷材料、聚合物材料等等制成。
在图1中所示的第一实施例中，太阳能电池118的第一主表面118a上没有覆盖第一密封剂130，并因此被暴露出来。由于塑封材料（即，第一密封剂130）通常对被太阳能电池118使用以生成电力的光的波长是不透明的，所以这种配置允许太阳能电池118的第一主表面118a暴露于来自外部源122的光。
在图1中，IC器件110进一步包括第二密封剂132，第二密封剂132至少层压在太阳能电池118的第一主表面118a的光接收部分上。第二密封剂132至少对于所述接收的光的波长是透明的或透射的，使得接收的光可以由太阳能电池118转换成电能。在进一步的优选实施例中，太阳能电池118的第一主表面118a的层压部分也层压有玻璃（未示出）。优选的是，太阳能电池118的第一主表面118a的至少层压部分穿过第一密封剂130暴露。在第二密封剂132存在的情况下，太阳能电池118的第一主表面118a受到保护，并且为了这个目的而不需要第一密封剂130。
图2示出了根据本发明的器件210的第二实施例。第二实施例类似于上述的第一实施例。除了200系列符号已被用于第二实施例，类似的符号已被用于相似元件。因此，已经省略了第二实施例的完整描述，而只描述了差异。
第二实施例与第一实施例的不同之处在于，第一密封剂230优选地至少对于由太阳能电池218从外部源222接收的光的波长是透明的或透射的。因此，第二实施例不需要与第一实施例的第二密封剂132相同的第二密封剂。
图3示出了根据本发明的封装310的第三实施例。第三实施例类似于上述的第一实施例。除了300系列符号已被用于第三实施例，类似的符号已被用于相似元件。因此，已经省略了第三实施例的完整描述，而只描述了差异。
第三实施例与第一实施例的不同之处在于，引线框112包括位于其中央开口处的管芯盘或标识。太阳能电池118的第二主表面118b被附着到管芯盘的第一侧以及引线116的近端的第一侧。然后，IC芯片324被附着到管芯盘的第二侧112b，而不是被直接附着到太阳能电池118的第二主表面118b。
图4示出了根据本发明的封装器件410的第四实施例。第四实施例类似于上述的第一实施例。除了400系列符号已被用于第四实施例，类似的符号已被用于相似元件。因此，已经省略了第四实施例的完整描述，而只描述了差异。
第四实施例与第一实施例的不同之处在于，IC芯片424是倒装型管芯，以及将IC芯片424电连接到引线框412的第一电互连器426包括导电球或***物。此外，IC芯片424利用第二电互连器428被电连接到太阳能电池118，第二电互连器428也包括导电球或***物。第一电互连器426具有大约是引线宽度的0.25-0.75倍的***直径，以允许用于装配过程中的贴装机器的合理公差，以及第二电连接引线428具有大约是其高度的1.0-2.0倍的***直径，这取决于引线框（衬底）、非导电环氧树脂和互连器426的总高度或总厚度。
在第四实施例中，虽然在组成了芯片支撑区域414的相对侧，但是由于太阳能电池418和IC芯片424都被附着到引线416的近端，所以太阳能电池418的第一主表面418a的表面面积和IC芯片424的第一主表面424a的表面面积相同。
在根据本发明的实施例的器件110、210、310、410的情况下，IC芯片124、224、324、424的功率要求可以至少部分地被包含在器件110、210、310、410内的太阳能电池118、218、318、418所输出的功率来满足。因此，如果没有消除，也可以减少对于到外部电源的连接的需要。
现在参照图5A1-5H，现在将描述根据本发明的第一实施例的用于装配自供电集成电路（IC）器件的示例性方法。
在图5A1中，太阳能电池晶圆50被提供有在其上形成的多个单独太阳能电池118。一片或多片密封剂132优选地被层压到太阳能电池晶圆50的第一主表面（未示出）。焊盘52和金属迹线54位于太阳能电池晶圆50的第二主表面50b上。图5A2示出了太阳能电池晶圆50的第一主表面50a优选地层压有一片或多片密封剂132。
在图5B中，在太阳能电池118准备好切割之后，太阳能电池晶圆50优选地安装到常规切割带56，其中太阳能电池晶圆50的第二主表面50b朝外。单独太阳能电池118然后优选地使用锯（未示出）与晶圆50分开以沿着虚线切割线58切断太阳能电池118。然而，也可使用其它切割方法，诸如冲床切割等等。在所示的实施例中，被切断的太阳能电池118各自包括分别充当正极和负极的两个焊盘52。
参照图5C，至少一个引线框112设置具有朝上的相对的第一主表面112a和第二主表面（未示出）、芯片支撑区域114和围绕芯片支撑区域114的多个引线116。
在图5D中，切割的太阳能电池118被安装到引线框112，其中太阳能电池118的第一主表面118a朝上以及太阳能电池118的第二主表面（未示出）被附着到引线框112的第一主表面112a的芯片支撑区域114。如图1所示，太阳能电池118优选地利用非导电环氧树脂120附着到引线框112，以避免使太阳能电池118的第二主表面（图5A1中所示的50b）上的金属迹线（图5A1中所示的54）短路。
在图5E中，引线框112被翻转，其中引线框112的第二主表面112b朝上并被放置到载体（未示出）上。如图5E所示，引线框112的芯片支撑区域114的中心区域被打开以暴露太阳能电池118的带有焊盘52和金属迹线54的第二主表面118b。然后，IC芯片124的第一主表面（未示出）优选地使用非导电环氧树脂（未示出）被附着到太阳能电池118的第二主表面118b以避免使金属迹线54短路。
图5F-5H是图示在装配自供电IC器件110的其余步骤的一系列放大的截面图。
图5F示出了被放置在载体60上的部分装配的IC器件110，其中引线框112的第二主表面112b朝上。然后，引线框112的引线116利用至少一个第一电互连器126被电连接到IC芯片124。优选的是，至少第一电互连器126包括多个接合线。此外，在太阳能电池118的第二主表面118b上的焊盘52利用多个第二电互连器128电耦合到IC芯片124的第一主表面124a。在优选实施例中，第二电互连器128包括接合线。焊盘52分别充当太阳能电池118的正极和负极。
如图5G所示，如常规已知的，第一密封剂130封装了IC芯片124、至少一个第一电互连器126。第一密封剂130进一步封装部署在引线框112上的至少一部分太阳能电池118，并且至少一部分密封剂132穿过第一密封剂130暴露。第一密封剂130可由陶瓷材料、聚合物材料等等制成。
在图5H中，一旦第一密封剂130被设置，则器件110可如图1中所示被完成，太阳能电池118的第一主表面118a的至少一部分被配置成从外部源122接收光，太阳能电池118将接收的光的能量转换成电能。
显然，该方法的某些步骤可被改变和/或移除以形成器件的其它实施例。如图2中所示的第二实施例，在塑封材料对于光的波长透明的地方，可以省略太阳能电池晶圆的层压步骤。
类似地，如果引线框的芯片支撑区域的中心区域被部分开口以暴露太阳能电池的带有焊盘的第二主表面，则如图3的第三实施例所示，IC芯片的第一主表面被附着在引线框的第二主表面而不是太阳能电池的第二主表面。
此外，电连接太阳能电池或引线框的引线的步骤可以涉及锡球附着和回流工艺以实现如图4第四实施例所示的配置，而不是引线接合工艺。
在前面的说明中，参照本发明实施例的特定例子已对本发明进行了描述。然而，将明显的是，各种修改和变化可在不脱离附属权利要求中所陈述的本发明的宽范围精神及范围的情况下被做出。
本领域所属技术人员将认识到上述描述的操作之间的界限只是说明性的。多个操作可组合成单一的操作，单一的操作可分布在附加操作中，并且操作可至少在时间上部分重叠被执行。而且，替代实施例可包括特定操作的多个实例，并且操作的顺序在各种其它实施例中会改变。
在说明书和权利要求书中的术语“前面”、“后面”、“顶部”、“底部”、“上面”、“下面”等等，如果有的话，是用于描述性的目的并且不一定用于描述永久性的相对位置。应了解，术语的这种用法在适当的情况下是可以互换的使得本发明所描述的实施例例如能够在其它方向而不是本发明所说明的或在其它方面进行操作。
在权利要求中，词语“包括”或“含有”不排除其它元件或权利要求中列出的步骤的存在。此外，如在此使用的词语“一”或“一个”被定义为一个或不止一个。而且，即使当同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“一”或“一个”的不定冠词时，在权利要求中诸如“至少一个”以及“一个或多个”的介绍性短语的使用也不应该被解释成暗示通过不定冠词“一”或“一个”引入的其它权利要求元素将包括这样介绍的权利要求元素的任何特定权利要求限制成仅包含这样的元素的发明。对于定冠词的使用也是如此。除非另有说明，使用诸如“第一”以及“第二”的术语来任意地区分这样的术语描述的元素。因此，这些术语不一定旨在指示这样的元素的时间或其它优先次序。在相互不同的权利要求中记载某些措施的事实并不指示这些措施的组合不能被用于获取优势。

Claims (20)

1.一种自供电集成电路(IC)器件，包括：
具有相对的第一主表面和第二主表面的引线框、芯片支撑区域和围绕所述芯片支撑区域的多个引线；
具有相对的第一主表面和第二主表面的太阳能电池，其中所述太阳能电池的所述第一主表面的至少一部分被配置成从外部源接收光，并且所述太阳能电池的所述第二主表面被附着到所述引线框的所述第一主表面的所述芯片支撑区域，其中所述太阳能电池将接收的光的能量转换成电能；
具有相对的第一主表面和第二主表面的集成电路(IC)芯片，所述集成电路芯片的所述第一主表面与所述太阳能电池的所述第二主表面面对排列，其中所述集成电路芯片被电连接到所述太阳能电池以接收由所述太阳能电池生成的电力；
至少一个第一电互连器，所述第一电互连器将所述引线框的所述引线与所述集成电路芯片电连接；以及
第一密封剂，所述第一密封剂覆盖了所述引线框的至少一部分、所述集成电路芯片、所述至少一个第一电互连器、以及所述太阳能电池的至少一部分。
2.根据权利要求1所述的集成电路器件，进一步包括第二密封剂，所述第二密封剂至少层压在所述太阳能电池的所述第一主表面的光接收部分上，其中所述第二密封剂至少对于接收的光的波长是透明的或透射的。
3.根据权利要求2所述的集成电路器件，其中所述太阳能电池的所述第一主表面的层压部分也层压有玻璃。
4.根据权利要求2所述的集成电路器件，其中至少所述太阳能电池的所述第一主表面的层压部分穿过所述第一密封剂暴露。
5.根据权利要求1所述的集成电路器件，其中所述第一密封剂至少对于接收的光的波长是透明的或透射的，以及所述太阳能电池的所述第一主表面与所述第一密封剂一起被封装。
6.根据权利要求1所述的集成电路器件，其中所述集成电路芯片的所述第一主表面利用非导电环氧树脂被安装在所述太阳能电池的所述第二主表面上。
7.根据权利要求1所述的集成电路器件，其中所述集成电路芯片的所述第一主表面被安装在所述引线框的所述第二主表面的所述芯片支撑区域上。
8.根据权利要求1所述的集成电路器件，其中所述至少一个第一电互联器包括多个接合线。
9.根据权利要求1所述的集成电路器件，进一步包括多个第二电互联器，所述第二电互联器将所述太阳能电池电耦合到所述集成电路芯片的所述第一主表面。
10.根据权利要求9所述的集成电路器件，其中所述第二电互联器包括接合线。
11.根据权利要求1所述的集成电路器件，其中所述太阳能电池的所述第一主表面的表面面积大于所述集成电路芯片的所述第一主表面的表面面积。
12.一种自供电集成电路(IC)器件，包括：
具有相对的第一主表面和第二主表面的引线框、芯片支撑区域和围绕所述芯片支撑区域的多个引线；
具有相对的第一主表面和第二主表面的太阳能电池，其中所述太阳能电池的所述第一主表面被配置成从外部源接收光，并且所述太阳能电池的所述第二主表面被附着在所述引线框的所述第一主表面的所述芯片支撑区域上，并且其中所述太阳能电池将接收的光的能量转换成电能；
具有相对的第一主表面和第二主表面的集成电路(IC)芯片，所述集成电路芯片的所述第一主表面与所述太阳能电池的所述第二主表面面对排列，并且安装在所述引线框的所述第二主表面上，以及利用锡球电连接到所述引线框的所述引线，并且其中所述集成电路芯片被电连接到所述太阳能电池以接收由所述太阳能电池生成的电力；以及
第一密封剂，所述第一密封剂覆盖所述集成电路芯片、以及所述太阳能电池的至少一部分。
13.根据权利要求12所述的集成电路器件，进一步包括第二密封剂，所述第二密封剂至少层压在所述太阳能电池的所述第一主表面的光接收部分上，其中所述第二密封剂至少对于接收的光的波长是透明的或透射的。
14.根据权利要求13所述的集成电路器件，其中所述太阳能电池的所述第一主表面的层压部分也层压有玻璃。
15.根据权利要求14所述的集成电路器件，其中至少所述太阳能电池的所述第一主表面的层压部分穿过所述第一密封剂暴露。
16.根据权利要求12所述的集成电路器件，其中所述第一密封剂至少对于接收的光的波长是透明的或透射的，以及所述太阳能电池的所述第一主表面与所述第一密封剂一起被封装。
17.根据权利要求12所述的集成电路器件，进一步包括多个电互联器，所述电互联器将所述太阳能电池电耦合到所述集成电路芯片。
18.根据权利要求17所述的集成电路器件，其中所述电互联器包括锡球。
19.一种装配自供电集成电路(IC)器件的方法，所述方法包括：
将具有相对的第一主表面和第二主表面的太阳能电池安装在引线框的第一主表面上，其中所述太阳能电池的所述第一主表面的至少一部分被配置成从外部源接收光，并且其中所述太阳能电池将接收的光转换成电能；
将具有相对的第一主表面和第二主表面的集成电路(IC)芯片安装在所述太阳能电池的所述第二主表面上，其中所述太阳能电池的所述第二主表面与所述集成电路芯片的所述第一主表面面对排列；
使用至少一个第一电互连器将所述集成电路芯片电耦合到所述引线框的多个引线；
将所述太阳能电池电连接到所述集成电路芯片，使得所述太阳能电池给所述集成电路芯片提供电力；以及
在塑封材料中封装所述集成电路芯片、所述至少一个第一电互连器、所述引线框的所述引线的至少一部分、以及所述太阳能电池的至少一部分。
20.根据权利要求19所述的方法，进一步包括利用密封剂层压所述太阳能电池的所述第一主表面的至少其光接收部分，所述密封剂至少对于接收的光的波长是透明的或透射的。
CN201410112304.7A 2013-03-24 2014-03-24 太阳能供电的ic芯片 Active CN104064612B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/849,543 US8778704B1 (en) 2013-02-13 2013-03-24 Solar powered IC chip
US13/849,543 2013-03-24

Publications (2)

Publication Number Publication Date
CN104064612A CN104064612A (zh) 2014-09-24
CN104064612B true CN104064612B (zh) 2017-06-20

Family

ID=51552238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410112304.7A Active CN104064612B (zh) 2013-03-24 2014-03-24 太阳能供电的ic芯片

Country Status (2)

Country Link
JP (1) JP2014187365A (zh)
CN (1) CN104064612B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514055B (zh) * 2015-12-01 2019-03-19 世亿盟科技（深圳）有限公司 自发电且可光谱侦测的芯片模组及其设备
US10121771B2 (en) * 2016-03-02 2018-11-06 Sol Chip Ltd. Target integrated circuit combined with a plurality of photovoltaic cells
CN106920786B (zh) 2016-03-16 2018-11-06 三星半导体(中国)研究开发有限公司 集成电源模块的封装件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
CN102027601A (zh) * 2007-12-21 2011-04-20 索尔福克斯股份有限公司 用于太阳能聚光器的引线框架容纳装置封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073868A2 (en) * 2000-03-24 2001-10-04 Cymbet Corporation Device enclosures and devices with integrated battery
US7557433B2 (en) * 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
CN102027601A (zh) * 2007-12-21 2011-04-20 索尔福克斯股份有限公司 用于太阳能聚光器的引线框架容纳装置封装

Also Published As

Publication number Publication date
JP2014187365A (ja) 2014-10-02
CN104064612A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN102344110B (zh) 微机电***器件的方形扁平无引脚封装结构及方法
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
CN105977222B (zh) 半导体芯片封装结构及封装方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN103985720B (zh) 太阳能供电的ic芯片
CN104064612B (zh) 太阳能供电的ic芯片
CN107680951A (zh) 一种多芯片叠层的封装结构及其封装方法
CN206179848U (zh) 一种PoP堆叠封装结构
CN105632943B (zh) 芯片的超薄嵌入式封装方法
CN201655787U (zh) 半导体封装结构
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN100466246C (zh) 用于封装的柔性基板
CN202297105U (zh) 微机电***mems器件的方形扁平无引脚封装qfn结构
CN206774529U (zh) 双基岛封装电路
CN111128918B (zh) 一种芯片封装方法及芯片
CN206040621U (zh) 半导体芯片封装结构
CN106920786B (zh) 集成电源模块的封装件
US8778704B1 (en) Solar powered IC chip
CN203800042U (zh) 内嵌式封装体结构
CN108321151A (zh) 芯片封装组件及其制造方法
CN101461061A (zh) 半导体器件
CN208460760U (zh) 三维***级封装结构
CN107768319B (zh) 一种无电气连接芯片的封装结构及方法
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.