CN104052443B - 栅极驱动电路 - Google Patents

栅极驱动电路 Download PDF

Info

Publication number
CN104052443B
CN104052443B CN201410087712.1A CN201410087712A CN104052443B CN 104052443 B CN104052443 B CN 104052443B CN 201410087712 A CN201410087712 A CN 201410087712A CN 104052443 B CN104052443 B CN 104052443B
Authority
CN
China
Prior art keywords
voltage
circuit
time
transistor
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410087712.1A
Other languages
English (en)
Other versions
CN104052443A (zh
Inventor
山内辉
山内一辉
千田康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104052443A publication Critical patent/CN104052443A/zh
Application granted granted Critical
Publication of CN104052443B publication Critical patent/CN104052443B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

栅极驱动电路包括：具有用于在两个电平之间切换驱动电压（VOM）的电压值的输出切换功能的供电电路（11）、将恒定电流（Ia）从供电电路（11）的输出端子（Po）输出到IGBT（6）的栅极的栅极接通驱动电路（12）、以及在接通时通过操作栅极接通驱动电路（12）来执行IGBT（6）的栅极的恒定电流驱动的控制部分（4）。在接通开始时，控制部分（4）将驱动电压（VOM）设置到相对高的第一设定值（VOM1），并接着在镜像时间段结束时间之后的开关时刻将驱动电压（VOM）切换到相对低的第二设定值（VOM2）。

Description

栅极驱动电路
技术领域
本公开内容一般地涉及晶体管的栅极驱动电路。
背景技术
常规地，晶体管例如IGBT等的栅极由栅极驱动电路驱动，栅极驱动电路一般通过恒定电流驱动器来驱动晶体管的栅极。在这样的配置中，可能优选地设置供应恒定电流以具有特定电压值的电流调节器电路的供电电压，以便满足用于将恒定电流供应到IGBT的栅极的电流调节器电路的操作范围。因此，在饱和区中执行IGBT的接通操作时（即，在完全接通时）的栅极电压可变得比所需的更高。如果栅极电压太高并超过IGBT的栅极电介质击穿电压VGES，则问题可能产生，例如栅极氧化膜的可靠性的劣化，IGBT的缩短的寿命，等等。
另一方面，在专利文件1（即，日本专利特许公开No.2009-011049）中的公开内容描述了栅极驱动器，其配置成在接通开始时间通过电流调节器电路执行IGBT的栅极的恒定电流驱动，并配置成在IGBT的完全接通之前的特定时刻通过恒定电压驱动电路执行恒定电压驱动。在这种情况下，电流调节器电路的专用供电装置VDD2的电压被设置为高于恒定电压驱动电路的专用供电装置VDD1的电压。因此，在完全接通时的栅极电压被限制，同时电路调节器电路的操作范围被保证。
然而，在专利文件1的公开内容中的栅极驱动器中，需要两个驱动电路（即，电流调节器电路和恒定电压驱动电路）和两个供电装置（即，专用供电装置VDD1和专用供电装置VDD2）。因此，电路配置在这样的栅极驱动器中是复杂的。此外，这样的驱动器的制造成本很高。
发明内容
本公开内容的目的是提供栅极驱动电路，其特征在于，（i）在电流调节器电路的操作范围中实现的电流调节器电路的稳定操作，以及（ii）长寿命栅极氧化膜，同时防止制造成本的增加。
在一个方面中，栅极驱动电路设置有驱动电压生成电路、电流调节器电路、驱动控制部分和电压切换控制部分。驱动电压生成电路输出驱动电压用于执行晶体管的接通驱动，并具有切换驱动电压的电压值以便以至少两个电平被输出的功能。电流调节器电路将恒定电流从驱动电压生成电路的输出端子输出到晶体管的栅极端子。如果接通命令被输入，则驱动控制部分操作电流调节器电路，并执行晶体管的栅极的恒定电流驱动。电压切换控制部分将由驱动电压生成电路产生的驱动电压的电压值设置为两个值之一，即，第一设定值或低于第一设定值的第二设定值。
因为如果晶体管的栅极由恒定电流驱动器驱动则在接通开始时间和镜像时间段（mirror period）结束时间之间的晶体管的接通时间段可缩短，所以切换损耗抑制效应被最大化，即，这样的接通时间段的切换损耗降低了。另一方面，在镜像时间段结束时间之后的时间段中，通过恒定电路驱动产生的上述效应减小了。鉴于这样的观察，电压切换控制部分在具有接通命令的输入时将驱动电压的电压值设置到第一设定值，并接着在晶体管的镜像时间段结束之后的预定的开关时刻将驱动电压的设定值切换到第二设定值。
以这样的方式，因为相对高的驱动电压在接通开始时间和镜像时间段结束时间之间的时间段期间被提供到电流调节器电路，晶体管的操作范围被安全地保留。此外，因为相对低的驱动电压在镜像时间段结束时间之后的时间段期间被提供到电流调节器电路，在完全接通时的栅极电压不变得非常高。因此，诸如晶体管的栅极氧化膜的可靠性（即，寿命）的劣化的问题将不会产生。此外，上述配置具有一个供电装置（即，驱动电压生成电路）和一个驱动电路（即，电流调节器电路）。因此，在上述配置中，在常规电路配置中观察到的问题，即，导致制造成本的增加的复杂的电路配置将不再产生。因此，根据本公开内容，在抑制制造成本的增加的同时，实现了允许这样的电路的安全操作的电流调节器电路的操作范围中的安全操作以及对栅极氧化膜的可靠性劣化的防止。
电压切换控制部分也可以将用于驱动电压的切换的开关时刻设置到在从接通命令的输入起的一段预设的时间过去之后的时间点。然而，在（即，从）接通命令的输入和（即，到）栅极电压VG升高开始之间的由电路引起的延迟时间可时常变化（即，延迟时间根据情况而变化）。因此，在开关时刻的上述设置中，开关时刻也根据延迟时间的变化来改变。为了改善这样的点，可采用本公开内容的方案。也就是说，栅极驱动电路设置有检测晶体管的栅极电压的栅极电压检测电路。此外，电压切换控制部分将开关时刻设置到在从栅极电压检测电路的检测值升高到特定电压时的检测时间起的一段预定的时间过去之后的特定时间点。以这样的方式，不考虑电路的延迟时间，开关时刻被准确地设置到目标点。上述特定电压（即，特定检测值）可以是低于镜像电压（即，第一确定阈值）的电压。
晶体管的镜像时间段可根据元件的特性（即，元件的阈值电压）、负载电流的幅值等来变化。因此，在上述配置的每个中，在考虑到镜像时间段的变化范围之后，执行详细的定时设计使得开关时刻被设置到在完全接通时刻之前的时间点可能是优选的。可通过采用下面的方案来简化这样的定时设计。
本公开内容的栅极驱动电路具有将晶体管的栅极电压限制到小于限制电压的箝位电路，该限制电压高于镜像电压并小于第二设定值。此外，如果接通命令被输入，则箝位电路开始其操作，并继续该操作直到至少开关时刻到达。以这样的方式，到驱动电压的切换完成时为止（即，直到开关时刻到达为止），箝位电路总是***作且栅极电压被箝位为小于限制电压，从而防止晶体管被接通到完全接通状态。因此，根据本公开内容的配置，驱动电压可在晶体管的完全接通时刻之前改变到第二设定值，而不考虑镜像时间段的变化，其中第二设定值是相对低的电压。
如果栅极电压升高到限制电压并因此被限制，则具有其它配置的箝位电路向电压切换控制部分输出箝位检测信号。此外，电压切换控制部分将开关时刻设置到接收箝位检测信号的时间点。以这样的方式，不考虑镜像时间段的长度，栅极电压的切换在栅极电压升高到限制电压时的时刻被执行。因此，根据这样的配置，紧接着在晶体管被接通到完全接通状态之前，驱动电压改变到第二相对低的设定值，而不考虑镜像时间段的变化。
本公开内容的栅极驱动电路设置有检测晶体管的栅极电压的栅极电压检测电路。此外，电压切换控制部分将开关时刻设置到栅极电压检测电路的检测值升高到高于晶体管的镜像电压且低于第二设定值的第二确定阈值时的时间点。以这样的方式，不考虑镜像时间段的长度，驱动电压的切换在栅极电压升高到第二确定阈值时的时间被执行。因此，根据这样的配置，紧接着在晶体管被接通到完全接通状态之前，驱动电压改变到第二相对低的设定值，而不考虑镜像时间段的变化。
附图说明
从参考附图布置的下面的具体实施方式部分中，本公开内容的其它目的、特征和优点将变得更明显，其中：
图1是在本公开内容的第一实施例中的逆变器的示意图；
图2是栅极驱动电路的示意图；
图3A/B是栅极接通驱动电路的两个实例的示意图；
图4是驱动电压的第一设定值和第二设定值的示图；
图5是在接通时间时在各种部件的每个中的信号、电压和电流的相关图；
图6是对应于图2的在本公开内容的第二实施例中的栅极驱动电路的示意图；
图7是对应于图5的在接通时间时在各种部件的每个中的信号、电压和电流的相关图；
图8是对应于图2的在本公开内容的第三实施例中的栅极驱动电路的示意图；
图9是对应于图5的在接通时间时在各种部件的每个中的信号、电压和电流的相关图；
图10是对应于图2的在本公开内容的第四实施例中的栅极驱动电路的示意图；
图11是对应于图5的在接通时间时在各种部件的每个中的信号、电压和电流的相关图；
图12是对应于图2的在本公开内容的第五实施例中的栅极驱动电路的示意图；
图13是对应于图5的在接通时间时在各种部件的每个中的信号、电压和电流的相关图；
图14是对应于图2的在本公开内容的第六实施例中的栅极驱动电路的示意图；
图15是对应于图5的在接通时间时在各种部件的每个中的信号、电压和电流的相关图；
图16是对应于图2的在本公开内容的第七实施例中的栅极驱动电路的示意图；
图17是对应于图2的栅极驱动电路的示意图；
图18是在本公开内容的第八实施例中的供电电路的修改例子的示意图；以及
图19是在本公开内容的第九实施例中的供电电路的另一修改例子的示意图。
具体实施方式
参考附图在下文中描述了栅极驱动电路的实施例。在那些实施例的每个中，相同的附图标记实质上与相同的部件相关联，且相同部件的解释将不再重复。
（第一实施例）
参考图1到5描述了本公开内容的第一实施例。
图1所示的逆变器1经由电源线2和3从车载电池接收直流电压VBAT的供应，并根据经由光电耦合器从包括微型计算机等的控制部分（即，在图2中附图标记4附属于它）提供的PWM控制信号Dup、Dvp、Dwp、Dun、Dvn和Dwn将交变电压输出到无刷DC电机5。
在电源线2和3之间，三个上臂IGBT6up、6vp、6wp和三个下臂IGBT6un、6vn、6wn被连接为三相桥式整流器。IGBT6up-6wn中的每个都具有并联连接的回流二极管。IGBT6up-6wn中的每个分别被构造为包括用于电流感测的IGBT的单独模块。IGBT6up-6wn由分别被构造为单独IC的栅极驱动电路7up-7wn驱动。
供电电压VDu、VDv和VDw经由电源线8u、8v、8w而被供应到上臂栅极驱动电路7up、7vp、7wp，电源线8u、8v、8w分别具有输出节点nu、nv、nw，作为参考电位。供电电压VD经由电源线8被供应到下臂栅极驱动电路7un、7vn、7wn，电源线8具有地作为参考电位。栅极驱动电路7up-7wn具有相同的配置。因此，为了下面的描述的简洁，它们被“一般化”，并被共同表示为栅极驱动电路7，且IGBT6up-6wn也被一般化为IGBT6（即，等效于权利要求中的晶体管），同时PWM控制信号Dup-Dwn被一般化为控制信号D。
如图2所示，栅极驱动电路7设置有供电电路11（即，等效于权利要求中的驱动电压生成电路）、栅极接通驱动电路12（即，等效于权利要求中的电流调节器电路）和栅极断开驱动电路13。在本实施例中，控制部分4等效于权利要求中的驱动控制部分和电压切换控制部分。IC的端子P1是控制信号D的输入端子，而IC的端子P2是栅极电压VG的输出端子。当控制信号D处于H电平时，它处于断开命令被提供到栅极驱动电路7的状态中。当控制信号D处于L电平时，它处于接通命令被提供到栅极驱动电路7的状态中。IC的端子P3是稍后提到的电压开关信号Sa的输入端子。
供电电路11是将经由输入端子Pi输入的供电电压降低到期望电压并通过IGBT6输出降低的电压的串联调节器型供电电路。从供电电路11的IGBT6输出的电压用作驱动电压VOM，用于执行IGBT6的接通驱动。
此外，供电电路11具有在两个电平之间切换驱动电压VOM的值以根据由控制部分4提供的电压开关信号Sa的电平而输出的功能。具体地，当电压开关信号Sa处于H电平时，供电电路11将驱动电压VOM的值切换到第一设定值VOM1。此外，当电压开关信号Sa处于L电平时，供电电路11将驱动电压VOM的值切换到比第一设定值低的第二设定值VOM2。稍后提到第一设定值VOM1和第二设定值VOM2如何被配置的设置。
供电电路11设置有晶体管16、参考电压生成电路17和18、转换开关19、OP放大器20和电压检测电路21。晶体管16是NPN型的双极晶体管，并连接在输入端子Pi和输出端子Po之间。参考电压生成电路17和18被构造为例如带隙参考电路等。
参考电压生成电路17是产生用于设置第一设定值VOM1的第一参考电压Vr1的电压源，第一设定值VOM1是驱动电压VOM的第一目标值。参考电压生成电路18是产生用于设置第二设定值VOM2的第二参考电压Vr2的电压源，第二设定值VOM2是驱动电压VOM的第二目标值。从参考电压生成电路17输出的第一参考电压Vr1被提供到转换开关19的两个开关端子中的一个。从参考电压生成电路18输出的第二参考电压Vr2被提供到转换开关19的两个开关端子中的另一个。转换开关19的公共端子连接到OP放大器20的非反相输入端子。
转换开关19根据由控制部分4提供的电压开关信号Sa的电平而被切换。更具体地，当电压开关信号Sa处于H电平时，转换开关19被切换，使得两个开关端子中的一个对公共端子是导电的。因此，第一参考电压Vr1被提供到OP放大器20的非反相输入端子。此外，当电压开关信号Sa处于L电平时，转换开关19被切换，使得两个开关端子中的另一个对公共端子是导电的。因此，第二参考电压Vr2被提供到OP放大器20的非反相输入端子。
电压检测电路21作为电阻器R1和R2的串联电路而被提供。电阻器R1和R2的串联电路位于输出端子Po和地之间（即，连接到输出端子Po和地两者）。在电阻器R1和R2之间的公共节点N1的检测电压Vd，即，作为驱动电压VOM被电阻器R1和电阻器R2分压的结果的电压被供应到OP放大器20的反相输入端子。电阻器R1和R2的比（即，分压比）被设置到一个值，（i）当驱动电压VOM是第一设定值VOM1时，检测电压Vd与第一参考电压Vr1相等，以及（ii）当驱动电压VOM是第二设定值VOM2时，检测电压Vd与第二参考电压Vr2相等。OP放大器20将误差放大信号输出到晶体管16的基极，误差放大信号对应于在检测电压Vd和第一参考电压Vr1或第二参考电压Vr2之间的差异。晶体管16的驱动由这样的误差放大信号控制。
栅极接通驱动电路12设置有电流输出电路22和开关23。栅极接通驱动电路12等效于权利要求中的电流调节器电路。电流输出电路22和开关23串联连接在供电电路11的输出端子Po和端子P2之间。电流输出电路22将恒定电流Ia从输出端子Po输出到IGBT6的栅极端子。根据由控制部分4提供的控制信号D来控制开关23的打开和关闭（即，接通和断开）。更具体地，当控制信号D处于L电平时，开关23被接通，而当控制信号D处于H电平时，开关23被断开。
通过上面提到的配置，当控制信号D处于L电平时（即，当接通命令被输入时），栅极接通驱动电路12执行电流Ia的输出操作。以这样的方式，栅极电容由恒定电流Ia充电，引起导致IGBT6的接通的栅极电压VG的升高。也就是说，当本实施例的栅极驱动电路7使IGBT6接通时，它执行IGBT6的栅极的恒定电流驱动。这时，IGBT6的栅极电压VG升高，直到它升高到驱动电压VOM为止。当控制信号D处于H电平时（即，当断开命令被输入时），栅极接通驱动电路12停止电流Ia的输出操作。
作为栅极接通驱动电路12的电流输出电路22，如例如在图3A中所示的放大器配置和如图3B中所示的晶体管配置是可使用的。如图3A所示，放大器配置的电流输出电路22a设置有电阻器24、P沟道型MOS晶体管25、产生参考电压Vref的参考电压生成电路26和OP放大器27。在这种情况下，在供电电路11的输出端子Po和开关23之间的位置处，电阻器24和晶体管25串联连接。参考电压生成电路26的高电位侧端子连接到输出端子Po，且低电位侧端子连接到OP放大器27的非反相输入端子。电阻器24的另一端子连接到OP放大器27的反相输入端子。OP放大器27的输出信号被提供到晶体管25的栅极。
此外，如图3B所示，晶体管配置的电流输出电路22b设置有电阻器28到30和PNP型双极晶体管31。在这种情况下，在输出端子Po和开关23之间的位置处，电阻器28和晶体管31串联连接。此外，在输出端子Po和地之间的位置处，电阻器29和30的串联连接被连接。在电阻器29和30之间的公共节点连接到晶体管31的基极。
当在输入端子和栅极接通驱动电路12的输出端子之间的电压（即，驱动电压VOM和栅极电压VG之间的电压差）等于或高于操作保证电压时，上述配置的电流输出电路22可输出恒定电流Ia。换句话说，当输入端子和输出端子之间的电压小于操作保证电压时，电流输出电路22不能输出恒定电流Ia，且输出电流根据输入端子和输出端子之间的电压而降低。
栅极断开驱动电路13设置有晶体管32和电阻器33。晶体管32是N沟道型MOS晶体管，且晶体管32的漏极经由电阻器33连接到端子P2，且晶体管32的源极连接到地。控制信号D被提供到晶体管32的栅极。
在这样的配置中，当控制信号D处于H电平时（即，当断开命令被输入时），经由电阻器33和晶体管32从IGBT6的栅极到地（即，IGBT6的发射极）的电流路径形成。由于这样的电流路径，栅极电容根据由电阻器33的电阻值等确定的时间常数而被放电，引起导致IGBT6的断开的栅极电压VG的下降。
然后，描述在供电电路11中的第一设定值VOM1和第二设定值VOM2的设置。考虑到值VOM1和VOM2的容差（即，在VOM1和VOM2中的每个的最小值-最大值之间的差），设置第一设定值VOM1和第二设定值VOM2。也就是说，值VOM1（典型的）和值VOM2（典型的）根据其容差（见图4）来设置。在下文中，描述了具体的设置条件。设置第一设定值VOM1，使得VOM1的最小值，即VOM1（min）满足下面的方程（1）。在下面的方程（1）中，IGBT6的镜像电压的最大值被表示为Vm(max)，且电流输出电路22的操作保证电压被表示为Va。
VOM1(min)>Vm(max)+Va （1）
第二设定值VOM2被设置为满足两个条件的值，即，“防止IGBT6的栅极氧化膜的可靠性劣化”的第一条件和“IGBT6的完全接通操作的损失被限制为小于期望值”的第二条件。此外，上面提到的完全接通操作是在饱和区中的接通操作，且在这样的完全接通操作时间，IGBT6在该情况下处于足够低的接通电阻的状态中。第二设定值VOM2被设置，使得最小值VOM2（min）满足下面的方程（2），且最大值VOM2（max）满足下面的方程（3）。在那些方程（2）和（3）中，使IGBT6的完全接通操作的损耗能够小于期望值的栅极电压值被表示为VG※，且满足栅极电介质击穿电压的规范的另一栅极电压值被表示为VG(max）。
VOM2(min)>VG※ （2）
VOM2(max)<VG(max) （3）
然后，参考图5描述了当执行IGBT6的接通时的栅极驱动电路7的接通操作。图5示出控制信号D的波形、供电电压VD、驱动电压VOM、栅极电压VG和对栅极电容进行充电的电流（即，栅极电流）的相关性的略图。
如果控制信号D在时间t1从H电平（即，断开命令）切换到L电平（即，接通命令），则栅极接通驱动电路12的开关23被接通，且栅极电容的充电开始，因此栅极电压VG的升高在时间t2开始。控制部分4在时间t1时或在时间t1之前将电压开关信号Sa设置到H电平。因此，供电电路11被切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第一设定值VOM1。在这种情况下，在时间t1和时间t2之间有时间延迟，在时间t1，接通命令被提供，而在时间t2，由于开关23等的操作，栅极电压VG实际上开始升高。
此外，控制部分4在时间t1开始第一设置时间T1的时间测量，时间t1是控制信号D的反转时刻。第一设置时间T1是确定用于将供电电路11的驱动电压VOM从第一设定值VOM1切换到第二设定值VOM2的开关时刻的持续时间。第一设置时间T1被设置，使得上述开关时刻到达在镜像时间段结束时间之后的某个时间点。
接着，如果栅极电压VG升高到IGBT6的阈值电压，则IGBT6被接通。在IGBT6的接通期间，存在镜像时间段（即，在时间t3和时间t4之间的时间段），其中栅极电压VG保持在镜像电压Vm处。在这样的镜像时间段结束之后，从时间t1起的第一设置时间T1的流逝在时间t5结束。接着，控制部分4将电压开关信号Sa设置到L电平。因此，供电电路11被切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第二设定值VOM2。接着，驱动电压VOM下降到第二设定值VOM2。此外，当驱动电压VOM下降到第二设定值VOM2时，由电流输出电路22输出的电流Ia（即，栅极电流）也根据驱动电压VOM的下降而下降。接着，栅极电压VG一直升高到第二设定值VOM2，且IGBT6的接通操作在饱和区中被执行（即，完全接通被执行）。
如上所述，在本实施例的栅极驱动电路7中，在接通开始时，驱动电压VOM被设置到相对高的第一设定值VOM1，且驱动电压VOM在镜像时间段结束之后的开关时刻切换到相对低的第二设定值VOM2。以这样的方式，在栅极接通驱动电路12的输入端子和输出端子之间的电压保持在高值处，保证用于在接通开始时间和镜像时间段结束时间之间的时间段期间通过电流输出电路22输出恒定电流Ia的输出操作。因此，栅极的恒定电流驱动在IGBT6接通开始和镜像时间段结束之间的时间段中被执行，这导致缩短的接通时间，实现切换损失的减小。此外，在镜像时间段结束之后的时间段中，驱动电压VOM是第二设定值VOM2，其为相对低的电压，IGBT6的栅极电压VG将只升高到至多第二设定值VOM2。因此，在完全接通操作的时间的IGBT6的栅极电压VG不升高到非常高的电压，从而防止问题，例如栅极氧化膜等的可靠性（即，寿命）的劣化。
此外，栅极驱动电路7配置成通过使用（i）一个供电装置（即，供电电路11）和（ii）一个驱动电路9（即，栅极接通驱动电路12）来执行IGBT6的接通操作。更具体地，供电电路11具有切换驱动电压VOM以便以两个电平输出的功能，其通过在分别由两个电压源（即，参考电压生成电路17和18）产生的参考电压Vr1和参考电压Vr2之间的切换来实现，而没有/或不使用两个供电装置。
另一方面，在用于执行接通操作的常规技术中需要两个供电装置和两个驱动电路。也就是说，栅极驱动电路7执行接通操作的配置与常规配置比较而言被简化了。
因此，在实现在栅极接通驱动电路12的操作范围内的安全操作的同时，制造了本实施例中的驱动电路12而不增加制造成本，并实现了对栅极氧化膜等的可靠性劣化的防止。
根据本实施例，根据从将控制信号D从H电平切换到L电平的开关时刻起测量的第一设置时间T1来确定驱动电压VOM的开关时刻。因此，在考虑下面的点之后，在本实施例中执行关于第一设置时间T1的详细定时设计可以是优选的。
也就是说，IGBT6的镜像时间段的长度和镜像时间段的结束时刻可根据元件的特性（即，阈值电压）、负载电流的幅值等（即，个体差异）来变化。此外，镜像时间段可能非常短，或可能实质上为零。在这样的情况下，如果第一设置时间T1基于镜像时间段具有特定长度的时间的假设来设置，则驱动电压VOM的切换可能在完全接通之前不被正确地执行，因为很小或没有镜像时间段意味着完全接通来得比预期的更早。如果驱动电压VOM不切换到较低的电平，则可能引起栅极氧化膜的可靠性劣化。此外，如果镜像时间段比预期的长，则驱动电压VOM的切换可在镜像时间段的中间被执行。如果驱动电压VOM的切换以这样的方式执行，则电流输出电路22的操作范围可能变得不安全。
考虑到这样的点，在本实施例中，可优选地基于各种候选IGBT6的特性来计算镜像时间段的变化范围，即，镜像时间段的最小值和最大值，其是驱动的目的（即，其可由本实施例的驱动电路12驱动），且第一设置时间T1可优选地被设置到覆盖镜像时间段的所计算的变化范围的整个变化的特定值，以便实现在镜像时间段中的驱动电压VOM的适当切换（即，使得驱动电压VOM的切换在镜像时间段结束之后和完全接通时刻之前被执行）。
（第二实施例）
在下文中，参考图6和7描述本公开内容的第二实施例。
如图6所示，本实施例的栅极驱动电路41设置有箝位电路42，其为与第一实施例的栅极驱动电路7的差异。
箝位电路42执行将栅极电压VG限制为等于或低于限制电压VCL的箝位操作。提供箝位电路42，以便在有源区中将IGBT6保持在接通状态中（即，在半接通状态中），并且当短路故障出现在逆变器1中或电机5中时抑制短路电流以具有低值。
箝位电路42设置有晶体管43、参考电压生成电路44、OP放大器45和开关46。晶体管43是N沟道型MOS晶体管，并位于端子P2和地之间。参考电压生成电路44包括例如带隙参考电路等，并且是产生限制电压VCL的电压源。限制电压VCL被设置到高于IGBT6的镜像电压并低于第二设定值VOM2的值。
限制电压VCL和栅极电压VG被输入到OP放大器45，且放大器45根据VCL和VG之间的差将误差放大信号输出到晶体管43的栅极。开关46位于晶体管43的栅极和地之间。开关46在箝位信号Sb处于L电平时被接通，而在信号Sb处于H电平时被断开。箝位信号Sb由控制部分4经由端子P4提供。
根据上述配置，当箝位信号Sb处于H电平时，箝位操作以下列方式被执行，即，当开关被断开时。也就是说，当IGBT6的栅极电压VG超过限制电压VCL时，OP放大器45使晶体管4接通，而当栅极电压VG小于限制电压VCL时，OP放大器45断开晶体管4。因此，IGBT6的栅极电压VG被箝位（即，限制）为等于或小于限制电压VCL，而不考虑IGBT6的所施加电压。另一方面，当箝位信号Sb处于L电平时（即，当开关46被接通时），箝位电路42停止上述箝位操作。
接着，参考图7描述了在执行IGBT6的接通时的栅极驱动电路41的操作。
当控制信号D改变到L电平（即，在时间t1）时，栅极接通驱动电路12的开关23被接通，这开始对栅极电容的充电，并且也开始升高栅极电压VG（即，在时间t2）。此外，在时间t1时或在时间t1之前，控制部分4将电压开关信号Sa和箝位信号Sb都设置到H电平。因此，供电电路11被切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第一设定值VOM1。此外，箝位电路42处于能够执行箝位操作的状态中。
此外，控制部分4开始从时间t1起的第一设置时间T1和第二设置时间T2的测量，时间t1为控制信号D的反转时刻。第二设置时间T2是用于确定当箝位电路42的操作停止时的停止时刻的预定的时间段。第二设置时间T2被设置为具有添加到第一设置时间T1的某容差时间的预定的时间段（即，T2>T1）。
当栅极电压VG升高到IGBT6的阈值电压时，IGBT6被接通。接着，在当镜像时间段（即，时间t3-t4）之后栅极电压VG升高到限制电压VCL时的时间ta，栅极电压VG通过箝位电路42的箝位操作保持在（即，限制到）限制电压VCL。此外，在从时间t1起的第一设置时间T1的流逝之后（即，在时间t5），控制部分4将电压开关信号Sa设置到L电平。因此，供电电路11切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第二设定值VOM2。以这样的方式，驱动电压VOM下降到第二设定值VOM2。
此外，在从时间t1起的第二设置时间T1的流逝之后（即，在时间tb），控制部分4将箝位信号Sb设置到L电平。因此，通过箝位电路42的箝位操作被停止。以这样的方式，栅极电压VG一直升高到第二设定值VOM2，并导致处于饱和区中的IGBT6的接通操作。
以在本实施例中描述的方式，实现了与第一实施例相同的效果和益处。本实施例的栅极驱动电路41设置有将栅极电压VG限制为等于或低于限制电压VCL的箝位电路42，限制电压VCL低于第二设定值VOM2。此外，至少从接通命令被输入时的时间t1到时间t5或更远时间（其为用于切换驱动电压VOM的驱动电压开关时刻），箝位电路42保持在箝位使能状态中，其中电路42能够执行箝位操作。在这样的配置中，因为栅极电压VG通过箝位电路42的操作被安全地限制为等于或低于限制电压VCL直到驱动电压VOM的切换完成的时间为止，IGBT6将不切换到完全接通状态。因此，根据本实施例，不考虑IGBT6的镜像时间段的变化，在IGBT6切换到完全接通状态之前，驱动电压VOM切换到相对低的第二设定值VOM2。
（第三实施例）
在下文中，参考图8和9描述本公开内容的第三实施例。
如图8所示，本实施例的栅极驱动电路51设置有栅极电压检测电路52，其为与第二实施例的栅极驱动电路41的差异。
栅极电压检测电路52检测IGBT6的栅极电压VG，并设置有参考电压生成电路53和比较器54。参考电压生成电路53包括例如带隙参考电路等，且为产生电压Vth1，即，第一确定阈值Vth1的电压源。第一确定阈值Vth1被设置为低于IGBT6的镜像电压的值。
比较器54比较电压Vth1与栅极电压VG。比较器54的输出信号用作电压检测信号Sc。当栅极电压VG小于第一确定阈值Vth时，电压检测信号Sc被设置到L电平，而当栅极电压VG等于或高于第一确定阈值Vth时，信号Sc被设置到H电平。电压检测信号Sc经由端子P5被提供到控制部分4。
根据本实施例，实现来自其它实施例的下面的效果和益处。
如图9所示，在本实施例的栅极驱动电路51的接通时的操作与通常第二实施例的栅极驱动电路41的操作相同。然而，栅极驱动电路51的操作不同于在第一设置时间T1和第二设置时间T2的测量的开始时间的栅极驱动电路41的操作。也就是说，控制部分4在时间tc开始第一设置时间T1和第二设置时间T2的测量，在时间tc，栅极电压VG达到低于镜像电压Vm的第一确定阈值Vth1，且电压检测信号Sc从L电平切换到H电平。
根据这样的配置，实现下面的优点以及与其它实施例相同的效果和益处。也就是说，如上所述，到在接通命令的输入之后栅极电压VG实际上开始升高的时间为止，延迟时间由于电路和其它因素而被观察到，且这样的延迟时间并不总是相同量的时间（即，可能变化）。因此，如果接通命令的输入时间被固定地设置为用于第一设置时间T1的测量的测量开始时间，则驱动电压VOM的开关时刻也可根据上述延迟时间的变化而改变。然而，如在本实施例中描述的，如果栅极电压检测电路52的检测值达到任意电压（即，第一确定阈值Vth1）时的时间被设置为第一设置时间T1的测量开始时间，则驱动电压VOM的开关时刻被设置到适当的时刻，即，准确地没有故障，而不考虑归因于上述电路因素等的延迟时间。
（第四实施例）
在下文中，参考图10和11描述本公开内容的第四实施例。
如图10所示，本实施例的栅极驱动电路61具有栅极电压检测电路62，其为与在第三实施例中的栅极驱动电路51的栅极电压检测电路52的差异。
栅极电压检测电路62检测IGBT6的栅极电压VG，并设置有参考电压生成电路63和比较器54。参考电压生成电路63包括例如带隙参考电路等，并且是产生限制电压VCL1的电压源。在这种情况下，当栅极电压VG小于限制电压VCL1时，作为比较器54的输出信号的电压检测信号Sc被设置到L电平，而当栅极电压VG等于或大于限制电压VCL时，信号Sc被设置到H电平。在本实施例中，处于H电平处的电压检测信号Sc等效于权利要求中的箝位检测信号。
然后，参考图11描述了在执行IGBT6的接通操作时的栅极驱动电路61的操作。
当控制信号D切换到L电平时（即，在时间t1），栅极接通驱动电路12的开关23被接通，这开始对栅极电容的充电并且也开始栅极电压VG的升高（即，在时间t2）。此外，在时间t1或在时间t1之前，控制部分4将电压开关信号Sa和箝位信号Sb都设置到H电平。因此，供电电路11切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第一设定值VOM1。此外，箝位电路42在能够执行箝位操作的状态中。控制部分4在时间t1开始对第二设置时间T2的测量，时间t1是控制信号D的反转时刻。
当栅极电压VG升高到IGBT6的阈值电压时，IGBT6被接通。接着，在当镜像时间段（即，时间t3-t4）之后栅极电压VG升高到限制电压VCL时的时间ta，栅极电压VG通过箝位电路42的箝位操作而保持在（即，限制到）限制电压VCL。此时（即，在时间ta），电压检测信号Sc从L电平切换到H电平。然后，如果控制部分4检测到电压检测信号Sc切换到H电平，则控制部分4将电压开关信号Sa设置到L电平。因此，供电电路11切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第二设定值VOM2。
此外，在从时间t1起的第二设置时间T2的流逝之后（即，在时间tb），控制部分4将箝位信号Sb设置到L电平。因此，通过箝位电路42的箝位操作被停止。因此，栅极电压VG一直升高到第二设定值VOM2，并导致处于饱和区中的IGBT6的接通操作。
根据本实施例，如上所述提供了与其它实施例相同的效果和益处，且也实现了下面的优点。也就是说，在本实施例中，当栅极电压检测电路62的检测值达到限制电压VCL时，即，在当镜像时间段结束且通过箝位电路42的箝位操作开始时的时间，驱动电压VOM的切换被执行。因此，在免除详细的定时设计的同时，驱动电压VOM紧接在IGBT6被接通到完全接通状态之前被安全地切换到相对低的第二设定值VOM2，而不考虑镜像时间段的变化。
（第五实施例）
在下文中，参考图12和13描述本公开内容的第五实施例。
如图12所示，本实施例的栅极驱动电路71设置有栅极电压检测电路72，其不同于第一实施例的栅极驱动电路7。
栅极电压检测电路72检测IGBT6的栅极电压VG，并设置有参考电压生成电路73和比较器54。参考电压生成电路73包括例如带隙参考电路等，并且是产生电压Vth2，即，第二确定阈值电压Vth2的电压源。
第二确定阈值Vth2被设置为高于IGBT6的镜像电压并低于第二设定值VOM2的值。在这种情况下，当栅极电压VG小于第二确定阈值Vth2时作为比较器54的输出信号的电压检测信号Sc被设置到L电平，而当栅极电压VG等于或高于第二确定阈值Vth2时信号Sc被设置到H电平。
接着，参考图13描述了在执行IGBT6的接通时栅极驱动电路71的操作。
当控制信号D切换到L电平（即，在时间t1）时，栅极接通驱动电路12的开关23被接通，这开始栅极电容的充电，并且也开始栅极电压VG的升高（即，在时间t2）。此外，在时间t1时或在时间t1之前，控制部分4将电压开关信号Sa设置到H电平。因此，供电电路11被切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第一设定值VOM1。
当栅极电压VG升高到IGBT6的阈值电压时，IGBT6被接通。接着，在当镜像时间段（即，时间t3-t4）之后栅极电压VG升高到高于镜像电压Vm的第二确定阈值Vth2时，电压检测信号Sc从L电平切换到H电平（即，在时间t5）。接着，如果控制部分4检测到电压检测信号Sc切换到H电平，则控制部分4将电压开关信号Sa设置到L电平。因此，供电电路11切换到输出驱动电压VOM的状态，驱动电压VOM被设置到第二设定值VOM2。接着，栅极电压VG一直升高到第二设定值VOM2，并导致处于饱和区中的IGBT6的接通操作。
根据本实施例，提供了与每个上述实施例相同的效果和益处，且也实现了下面的优点。也就是说，在本实施例中，当栅极电压检测电路72的检测值达到高于镜像电压Vm并低于第二设定值VOM2的第二确定阈值Vth2时，驱动电压VOM的切换被执行。因此，在免除详细的定时设计的同时，驱动电压VOM在紧接在IGBT6被接通到完全接通状态之前的时刻被安全地切换到相对低的第二设定值VOM2，而不考虑镜像时间段的变化。
（第六实施例）
在下文中，参考图14和15描述本公开内容的第六实施例。
如图14所示，本实施例的栅极驱动电路81设置有图8所示的栅极电压检测电路52和代替栅极接通驱动电路12的栅极接通驱动电路82，其不同于第一实施例的栅极驱动电路7。
栅极电压检测电路82设置有电流输出电路83和开关23。栅极接通驱动电路82等效于权利要求中的电流调节器电路。虽然电流输出电路83与电流输出电路22类似地输出恒定电流Ia，它被提供改变这样的电流的值的功能。当经由端子P6从控制部分4提供的电流切换信号Sd处于L电平时，电流输出电路83将电流Ia的值设置到与来自电路输出电路22的电流相同的值。当电流切换信号Sd处于H电平时，电流输出电路83将电流Ia的值设置到高于上述值的值。
根据本实施例，实现了下面的效果和益处。
如图15所示，在本实施例的栅极驱动电路81的接通时的操作通常与第一实施例的栅极驱动电路7的操作相同。然而，栅极驱动电路81的操作在下面的点与栅极驱动电路7的操作不同。也就是说，控制部分4在时间te将电流切换信号Sd设置到H电平，时间te是从时间td起的预定时间，在时间td，栅极电压VG达到低于镜像电压Vm的第一确定阈值Vth1，使电压检测信号Sc从L电平切换到H电平。因此，从电流输出电路83输出的恒定电流Ia的电流值增加了。
根据这样的配置，实现了与上述实施例中的每个相同的效果和益处，且也实现了下面的优点。也就是说，由于接通时间段的减少，通过执行栅极的恒定电流驱动来缩短在接通开始时间和镜像时间段结束时间之间的时间段的长度。接通时间段的缩短效果被实现得更明显，因为恒定电流的值增加了。在本实施例中，因为通过以上述方式设置开关时刻而增加了从电流输出电路83输出的电流Ia，接通时间段进一步缩短，且作为结果，切换损耗进一步减少。
（第七实施例）
在第三和第五实施例中，基于栅极电压VG的检测值来确定驱动电压VOM的开关时刻。然而，可基于除了栅极电压VG的检测值以外的其它电压检测值来确定用于切换驱动电压VOM的开关时刻。
例如，基于IGBT6的集电极-发射极电压Vce的检测值，驱动电压VOM的开关时刻可由图16所示的栅极驱动电路91确定。
栅极驱动电路91具有被添加到图6的栅极驱动电路41的集电极电压检测器92。集电极电压检测器92设置有参考电压生成电路93和比较器94。参考电压生成电路93是产生关于地（即，关于IGBT6的发射极）的确定电压Vα的电压源。在这种情况下，确定电压Vα是满足下面的条件的值，即，（i）当栅极电压VG小于第一确定阈值电压Vth1时，电压检测信号Sc被设置到L电平，以及（ii）当栅极电压VG等于或高于第一确定阈值电压Vth1时，电压检测信号Sc被设置到H电平。
此外，作为图17所示的栅极驱动电路95，可基于位于IGBT6的发射极和地之间的分流电阻器Rs的端子电压的检测值来确定驱动电压VOM的开关时刻，该检测值用于电流的感测。栅极驱动电路95具有被添加到图6中的栅极驱动电路41的感测电压检测器96。感测电压检测器96设置有参考电压生成电路97和比较器98。参考电压生成电路97是产生关于地的确定电压Vβ的电压源。在这种情况下，确定电压Vβ是满足下面的条件的值，即，（i）当栅极电压VG小于第一确定阈值电压Vth1时，电压检测信号Sc被设置到L电平，以及（ii）当栅极电压VG等于或高于第一确定阈值电压Vth1时，电压检测信号Sc被设置到H电平。
（第八实施例）
在下文中，描述了本公开内容的第八实施例，其中参考图18描述了供电电路的修改（即，权利要求中的驱动电压生成电路）。
虽然在第一到第七实施例中，驱动电压VOM配置成通过在两个电平之间切换串联调节器型供电电路（即，供电电路11）的参考电压来切换到第一设定值VOM1或第二设定值VOM2，驱动电压的切换也可以用下面的方式执行。也就是说，通过在两个电平之间切换串联调节器型供电电路中的检测电压（即，反馈电压）的增益，驱动电压VOM可切换到第一设定值VOM1或第二设定值VOM2。
图18示出供电电路101的配置，供电电路101具有被添加到其上的上述修改。如图18所示，供电电路101设置有晶体管16、OP放大器20、参考电压生成电路102和电压检测电路103。参考电压生成电路102产生用于指示驱动电压VOM的目标值的参考电压Vr。从参考电压生成电路102输出的参考电压Vr被提供到OP放大器20的非反相输入端子。供电电路101等效于权利要求中的驱动电压生成电路。
电压检测电路103由电阻器R101到R103的串联电路和开关104构成。上述串联电路被置于（即，连接在）输出端子Po和地之间。在电阻器R101和电阻器R102之间的公共节点N101的电压被提供到OP放大器20的反相输入端子。开关104位于（i）电阻器R102和R103的公共节点N102和（ii）地之间。
开关104根据由控制部分4提供的电压开关信号Sa的电平来切换。更具体地，当电压开关信号Sa处于H电平时，开关104断开。以这样的方式，检测电压Vd被提供到OP放大器20的反相输入端子，检测电压Vd是在（i）电阻器R101和（ii）电阻器R102、R103的串联组合之间划分驱动电压VOM所得到的分压。此外，当电压开关信号Sa处于L电平时，开关104被接通。以这样的方式，检测电压Vd被提供到OP放大器20的反相输入端子，检测电压Vd是由电阻器R101和电阻器R102划分的驱动电压VOM的分压。
电阻器R101与R103的电阻比（即，分压比）被设置到满足下列条件的值，即，（i）当开关104被断开且驱动电压VOM具有第一设定值VOM1时，检测电压Vd与参考电压Vr相等，以及（ii）当开关104被接通且驱动电压VOM具有第二设定值VOM2时，检测电压Vd与参考电压Vr相等。
即使以上述方式修改供电电路的配置，也可实现与每个上述实施例相同的效果和益处。此外，即使在这个修改中添加一个电阻器和一个开关，也可省却一般是比那些部件大的电路的一个电压源。因此，仍然实现电路配置简化效果。
（第九实施例）
在下文中，描述了本公开内容的第九实施例，其中参考图19描述了供电电路（即，权利要求中的驱动电压生成电路）的另一修改。
在第一到第七实施例中，串联调节器型的供电电路（即，供电电路11）具有一种配置，其中供电电压VD降低，而不考虑驱动电压VOM的哪个电压值被设置到第一设定值VOM1或第二设定值VOM2。然而，这样的配置可以用下面的方式修改。也就是说，供电电路也可具有一种配置，其中（i）当驱动电压VOM被设置到第一设定值VOM1时，供电电压VD“照现在的样子（asis）”被输出，以及（ii）当驱动电压VOM被设置到第二设定值VOM2时，供电电压VD可降低。
图19示出供电电路111的配置，供电电路111具有被添加到其上的上述修改。如图19所示，供电电路111设置有晶体管16、参考电压生成电路18、OP放大器20、电压检测电路21、P沟道型MOS晶体管112和逆变器电路113。在这种情况下，从参考电压生成电路18输出的第二参考电压Vr2被提供到OP放大器20的非反相输入端子。供电电路111等效于权利要求中的驱动电压生成电路。
晶体管112位于输入端子Pi和输出端子Po之间。电压开关信号Sa被通过逆变器电路113提供到晶体管112的栅极。根据上述配置，当电压开关信号Sa处于H电平时，晶体管112被接通且供电电压VD实际上作为驱动电压VOM被输出。
根据本实施例，这时的驱动电压VOM的电压值（即，供电电压VD）等效于权利要求中的第一设定值（VOM1）。此外，当电压开关信号Sa处于L电平时，晶体管112被断开且通过降低供电电压VD的电压而产生的第二设定值VOM2的驱动电压VOM被输出。
如上所述，即使供电电路的配置被修改，也实现与每个上述实施例相同的效果和益处。此外，即使在这种情况下添加一个晶体管和一个逆变器电路，也可替代地省却一个电压源，其一般是比那些部件（即，晶体管/逆变器）大的电路。因此，仍然实现电路配置简化效果。此外，第一设定值VOM1在这种情况下实质上等于供电电压VD，且它在每个上述实施例中高于第一设定值VOM1。因此，当驱动电压VOM被设置到第一设定值VOM1时，电流输出电路22的操作范围以足够的裕度被保证。
（其它实施例）
虽然结合其优选实施例并参考附图充分描述了本公开内容，但应注意，各种变化和修改对本领域技术人员而言将变得明显。
例如，作为通过栅极驱动电路进行驱动的候选对象，不仅IGBT而且例如MOS晶体管等也可被使用，只要候选对象是电压驱动型半导体器件（即，晶体管）。
供电电路11、101和111可具有除了图2、图18、图19等中的电路配置以外的其它电路配置，只要该配置实现相同的功能。例如，串联调节器型供电电路11、101和111可以用开关调节器型供电电路代替。晶体管16也可用PNP型晶体管、MOS晶体管等代替。
栅极接通驱动电路12可具有其它配置，只要电路12配备有（i）将恒定电流从输出端子Po输出到IGBT6的栅极的电流输出电路22，以及（ii）停止恒定电流的输出的功能。例如，当电流输出电路22具有图3A所示的配置时，可对电流输出电路22进行下面的修改。也就是说，当移除开关23时，停止功能可被添加到OP放大器27，其根据控制信号D停止OP放大器27的操作。此外，OP放大器27可配置成在控制信号D处于L电平时操作，并可配置成在控制信号D处于L电平时停止其操作。即使使用这样的配置，与图3A所示的相同的操作也是可执行的。
箝位电路42可具有其它配置，只要它具有与图6中的功能相同的功能。例如，晶体管43可以用NPN型双极晶体管代替。此外，代替通过使用开关46来开始和停止箝位操作，可使用下面的配置。也就是说，当移除开关46时，停止功能可被添加到OP放大器45，这根据箝位信号Sb停止OP放大器45的操作。此外，OP放大器45可配置成在箝位信号Sb处于H电平时进行操作，并可配置成在箝位信号Sb处于L电平时停止其操作。即使使用这样的配置，与图6所示的相同的操作也是可执行的。
栅极断开驱动电路13可具有其它配置，只要它具有与图2所示的功能相同的功能。例如，晶体管32可以用NPN型双极晶体管代替。
第四实施例（其中通过使用具有比较器54的栅极电压检测电路62来检测通过箝位电路42的箝位操作的开始）可被修改以具有不同的配置。例如，箝位电路42本身可具有检测箝位操作的开始的额外功能。
应当理解，这样的改变和修改在如所附权利要求所限定的本公开内容的范围内。

Claims (7)

1.一种栅极驱动电路，包括：
驱动电压生成电路(11、101、111)，其输出用于执行对晶体管(6、6up-6wn)的接通驱动的驱动电压，并具有切换所述驱动电压的电压值以便以至少两个电平输出的功能；
电流调节器电路(12、82)，其将恒定电流从所述驱动电压生成电路(11、101、111)的输出端子输出到所述晶体管(6、6up-6wn)的栅极端子；
驱动控制部分，其在接通命令被输入时操作所述电流调节器电路(12、82)以执行对所述晶体管的栅极的恒定电流驱动；
电压切换控制部分，其将由所述驱动电压生成电路产生的所述驱动电压的电压值设置为第一设定值(VOM1)或低于所述第一设定值的第二设定值(VOM2)之一；以及
栅极电压检测电路(52)，其检测所述晶体管(6、6up-6wn)的栅极电压，其中
所述电压切换控制部分在接通命令被输入时将所述驱动电压的电压值设置为所述第一设定值，
所述电压切换控制部分在所述晶体管的镜像时间段结束之后的预定的开关时刻将所述驱动电压的电压值从所述第一设定值切换到所述第二设定值，其中，所述镜像时间段是所述晶体管的栅极电压保持在镜像电压处的时间段，
所述电压切换控制部分将所述预定的开关时刻设置到一时间点，所述时间点是所述栅极电压检测电路(52)的检测值达到任意电压时的预设时间，并且
所述任意电压是低于所述晶体管(6、6up-6wn)的所述镜像电压的第一确定阈值(Vth1)。
2.如权利要求1所述的栅极驱动电路，还包括：
箝位电路(42)，其将所述晶体管(6、6up-6wn)的栅极电压限制到限制电压，所述限制电压被设置为高于所述晶体管(6、6up-6wn)的所述镜像电压并低于所述第二设定值，其中
所述箝位电路(42)在所述接通命令被输入时开始操作并继续所述操作至少直到所述预定的开关时刻。
3.如权利要求1所述的栅极驱动电路，还包括：
箝位电路(42)，其将所述晶体管(6、6up-6wn)的栅极电压限制到限制电压，所述限制电压高于所述晶体管(6、6up-6wn)的所述镜像电压并低于所述第二设定值，其中
所述箝位电路(42)在所述栅极电压达到所述限制电压并被限制时将箝位检测信号输出到所述电压切换控制部分，并且
所述电压切换控制部分将所述预定的开关时刻设置到接收所述箝位检测信号的时间。
4.如权利要求1所述的栅极驱动电路，还包括：
栅极电压检测电路(72)，其检测所述晶体管(6、6up-6wn)的栅极电压，其中
所述电压切换控制部分将所述预定的开关时刻设置到当所述栅极电压检测电路(72)的检测值达到第二确定阈值(Vth2)时的时间，所述第二确定阈值(Vth2)高于所述晶体管(6、6up-6wn)的所述镜像电压并低于所述第二设定值。
5.如权利要求1所述的栅极驱动电路，其中
所述电压切换控制部分将所述预定的开关时刻设置到在从所述接通命令的输入起的预设时间之后的时间点。
6.如权利要求1所述的栅极驱动电路，其中所述驱动电压生成电路(111)被配置成：
当接收到供电电压的供应时进行操作，
当所述驱动电压的电压值被设置到所述第一设定值时输出所述供电电压，以及
当所述驱动电压的电压值被设置到所述第二设定值时降低所述供电电压并输出所述供电电压。
7.如权利要求1所述的栅极驱动电路，其中
所述电压切换控制部分在预定的开关时刻将所述驱动电压的电压值从所述第一设定值切换到所述第二设定值，所述预定的开关时刻被配置为处于(i)在所述镜像时间段结束之后且(ii)在具有接通电阻降低的状态之前的时间段中，在所述接通电阻降低的状态中，所述晶体管(6、6up-6wn)的接通电阻被充分降低。
CN201410087712.1A 2013-03-11 2014-03-11 栅极驱动电路 Expired - Fee Related CN104052443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013047951A JP5794246B2 (ja) 2013-03-11 2013-03-11 ゲート駆動回路
JP2013-047951 2013-03-11

Publications (2)

Publication Number Publication Date
CN104052443A CN104052443A (zh) 2014-09-17
CN104052443B true CN104052443B (zh) 2018-08-21

Family

ID=51487101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410087712.1A Expired - Fee Related CN104052443B (zh) 2013-03-11 2014-03-11 栅极驱动电路

Country Status (3)

Country Link
US (1) US8922259B2 (zh)
JP (1) JP5794246B2 (zh)
CN (1) CN104052443B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6197685B2 (ja) 2014-02-19 2017-09-20 株式会社デンソー ゲート駆動回路
EP3229355B1 (en) * 2014-12-05 2024-01-10 Hitachi Astemo, Ltd. Load driving device and in-vehicle control device using same
CN104467379B (zh) * 2014-12-30 2017-11-24 郭智峰 桥式开关拓扑的开关管驱动电路
JP6616576B2 (ja) * 2015-02-12 2019-12-04 株式会社デンソー 駆動回路
TWI591606B (zh) * 2016-06-09 2017-07-11 立錡科技股份有限公司 驅動級電路
PT3280052T (pt) * 2016-08-01 2022-06-15 Ge Energy Power Conversion Technology Ltd Procedimento e unidade para comando de um interruptor semicondutor de potência, com capacidade de voltar a ser desligado, comandado por tensão
JP7073706B2 (ja) 2017-12-19 2022-05-24 富士電機株式会社 駆動装置および半導体装置
JP7004582B2 (ja) 2018-01-23 2022-02-04 三菱電機株式会社 半導体素子の駆動装置
CN109450416A (zh) * 2018-10-19 2019-03-08 福建和盛高科技产业有限公司 一种基于mos管的大电流低压差二极管等效电路
JP6989035B2 (ja) 2019-01-10 2022-01-05 富士電機株式会社 ゲート駆動装置、スイッチング装置
TWI692194B (zh) * 2019-06-27 2020-04-21 朋程科技股份有限公司 交流發電機以及整流裝置
JP2022143030A (ja) * 2021-03-17 2022-10-03 富士電機株式会社 駆動回路、半導体装置
CN113114185B (zh) * 2021-03-26 2023-03-03 山东大学 一种抑制串扰的栅极驱动电路、功率器件及其驱动方法
DE112021007827T5 (de) * 2021-06-16 2024-03-28 Mitsubishi Electric Corporation Gate-treiberschaltung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690156A (ja) * 1992-05-20 1994-03-29 Nec Corp 半導体集積回路
JP2009011049A (ja) * 2007-06-27 2009-01-15 Mitsubishi Electric Corp ゲート駆動装置
US7969206B2 (en) * 2007-05-21 2011-06-28 Denso Corporation Semiconductor element drive circuit
WO2012153459A1 (ja) * 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527601B (en) * 2000-01-31 2003-04-11 Fujitsu Ltd Internal supply voltage generating circuit in a semiconductor memory device and method for controlling the same
US6701138B2 (en) 2001-06-11 2004-03-02 Rf Micro Devices, Inc. Power amplifier control
US6791394B2 (en) * 2002-10-10 2004-09-14 Lattice Semiconductor Corporation Power supply control circuits
US7763974B2 (en) 2003-02-14 2010-07-27 Hitachi, Ltd. Integrated circuit for driving semiconductor device and power converter
JP2005136560A (ja) 2003-10-29 2005-05-26 Toshiba Corp 出力回路
US8633755B2 (en) 2010-11-22 2014-01-21 Denso Corporation Load driver with constant current variable structure
JP5644830B2 (ja) * 2012-10-18 2014-12-24 株式会社デンソー 駆動対象スイッチング素子の駆動回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690156A (ja) * 1992-05-20 1994-03-29 Nec Corp 半導体集積回路
US7969206B2 (en) * 2007-05-21 2011-06-28 Denso Corporation Semiconductor element drive circuit
JP2009011049A (ja) * 2007-06-27 2009-01-15 Mitsubishi Electric Corp ゲート駆動装置
CN101335484B (zh) * 2007-06-27 2012-05-30 三菱电机株式会社 栅极驱动装置
WO2012153459A1 (ja) * 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路

Also Published As

Publication number Publication date
JP2014176228A (ja) 2014-09-22
JP5794246B2 (ja) 2015-10-14
US20140253184A1 (en) 2014-09-11
US8922259B2 (en) 2014-12-30
CN104052443A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104052443B (zh) 栅极驱动电路
US8558585B2 (en) Signal transmission circuit and switch driving device using the same
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
US8704556B2 (en) Integrated circuit-based drive circuit for driving voltage-controlled switching device and method of manufacturing the drive circuit
JP3639189B2 (ja) 負荷駆動回路
US9825555B2 (en) Semiconductor control device, switching device, inverter, and control system
US9059706B2 (en) Drive circuit for switching element
CN104852714A (zh) 栅极驱动器
CN108123623B (zh) 整流器以及使用了该整流器的交流发电机
US20170288385A1 (en) Short-circuit protection circuit for self-arc-extinguishing type semiconductor element
US9735767B2 (en) Electronic control apparatus having switching element and drive circuit
US8829836B2 (en) Driver for switching element and control system for rotary machine using the same
CN105706367B (zh) 半导体装置
JP5944172B2 (ja) 電源回路
US9041457B2 (en) Electronic apparatus having a diode connected to a control terminal of a switching element
CN110022051A (zh) 用于驱动功率级的装置和方法
US8829951B2 (en) Drive circuit for switching element
US10601342B2 (en) Power conversion device
US10608520B2 (en) Switch circuit
US20220149833A1 (en) Drive capability switching circuit for semiconductor element and drive device for semiconductor element
CN112952762B (zh) 短路确定设备
US10615682B2 (en) Electrically driven vehicle inverter device
JP4311227B2 (ja) 電力供給スイッチ
US20230420975A1 (en) Power supply circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180821

CF01 Termination of patent right due to non-payment of annual fee