CN104051427B - 一种接触孔电阻测试结构及方法 - Google Patents

Abstract

本发明提供一种接触孔电阻测试结构及方法，该测试结构包括：形成于半导体衬底中的有源区，所述有源区包括至少一列第一有源区和至少一列第二有源区，一列第一有源区和一列第二有源区间隔排列；所述每列第一有源区两端分别设有接触孔，每列第一有源区通过接触孔与相邻列第一有源区串联形成串联结构，所述串联结构的两端为测试端口；所述每列第二有源区上设有一个虚拟栅，该虚拟栅用于保证测试结构中接触孔的工艺负载与被测试结构中接触孔的工艺负载相似。本发明提供的接触孔电阻测试结构及方法，测试结构中获得的接触孔电阻即反映了实际单元中接触孔的电阻，避免了实际单元的接触孔在开路或过刻蚀时，测试结构的电阻仍显示正常的情况。

Description

一种接触孔电阻测试结构及方法

技术领域

本发明涉及一种半导体技术领域，特别是涉及一种接触孔电阻测试结构及方法。

背景技术

在电子隧穿氧化层（EPROM Tunneling Oxide，ETOX）闪存器件中，接触孔是连接前道晶体管和后道金属配线的通道，既要连接栅极，又要连接到源极和漏极，它刻蚀的好与坏直接影响到闪存器件的特性和产品的良率。因此，在闪存器件的制造工艺中，接触孔刻蚀工艺是极富挑战性的一项工艺，尤其是当闪存器件的制造发展到65nm甚至更小时，接触孔刻蚀完成后对其电阻的检测变得非常关键。

传统用来测试接触孔电阻的测试结构采用的是链接方式，如图1所示，在有源区3A两端分别设置一个接触孔1A，然后用金属线2A和下一个单元连接，用链接的方式串联起来，之后通过在串联的两端施加电压测电流的方式，得出整个结构的电阻，在除以接触孔的数量，就可以得到一个电阻值，这个电阻值等于单个接触孔的电阻加上两个接触孔1A间有源区3A电阻的一半，通过计算便可得到单个接触孔1A的电阻。但是通过实践发现，这种传统的测试结构并不能准确地测得实际闪存单元中接触孔的电阻，当实际单元的接触孔在开路（Open）或者过刻蚀（Over etch）时，晶圆可接受测试（Wafer Acceptance Test，WAT）结构的电阻数据显示却仍然正常，如图2和图3所示，图2为实际单元的透射电子显微镜TEM切片形貌，图3为传统测试结构透射电子显微镜TEM切片形貌，可以看到，实际中接触孔1B的刻蚀阻挡层6B氮化硅的厚度只有约2.7nm，接触孔1B已经过刻蚀进入有源区3B大约32nm，而测试结构的切片显示其刻蚀阻挡层6A的厚度约为6.3nm，接触孔1A刻蚀有源区3A的深度为18nm，刻蚀深度相差如此之大，接触孔的电阻也会有明显差别，因此，这种传统的测试结构不能再用于检测这项重要的工艺制程。对于ETOX闪存单元的接触孔电阻的检测，闪存单元本身并不能拿来作为电阻测试结构，因为实际单元中一个接触孔在源极或漏极上，另一个接触孔在栅极上，两个接触孔之间无电流通路。

因此，如何更精确地检测闪存单元中接触孔的电阻是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种接触孔电阻测试结构及方法，用于解决现有技术中闪存单元接触孔电阻的检测不够准确的问题。

为实现上述目的及其他相关目的，本发明提供一种接触孔电阻测试结构，所述测试结构至少包括：

形成于半导体衬底中的有源区，所述有源区包括至少一列第一有源区和至少一列第二有源区，一列第一有源区和一列第二有源区间隔排列；

所述每列第一有源区两端分别设有接触孔，每列第一有源区通过接触孔与相邻列第一有源区串联形成串联结构，所述串联结构的两端为测试端口；

所述每列第二有源区上设有一个虚拟栅，该虚拟栅用于保证测试结构中接触孔的工艺负载与被测试结构中接触孔的工艺负载相似。

优选地，每一列第一有源区包括至少一个子第一有源区，每个子第一有源区的两端均设有接触孔。

优选地，每个子第一有源区上接触孔通过金属线与相邻子第一有源区上的接触孔相连，所述金属线为铝线或铜线。

优选地，所述测试结构设置于晶圆上的划片槽区域。

优选地，所述第一有源区和第二有源区之间设有浅沟道隔离区。

本发明还提供一种接触孔电阻测试方法，所述测试方法至少包括步骤：

在串联结构的两端施加电压V，所述串联结构是在每列第一有源区两端分别设有接触孔，每列第一有源区通过接触孔与相邻列第一有源区串联形成串联结构，测得整个串联结构的电流值为I_d；

由欧姆定律获得整个串联结构的电阻

整个串联结构的电阻又为

其中，N为接触孔的个数，R_c为单个接触孔的电阻，R_aa为第一有源区的电阻，得到单个接触孔的电阻 $R_c=\frac{R}{N}-\frac{R_{\mathrm{aa}}}{2},$ 即 $R_c=\frac{V}{I_{d}N}-\frac{R_{\mathrm{aa}}}{2}.$

优选地，采用刻蚀工艺在所述第一有源区上形成接触孔。

优选地，每一列第一有源区包括至少一个子第一有源区，每个子第一有源区的两端均设有接触孔。

优选地，每个子第一有源区上接触孔通过金属线与相邻子第一有源区上的接触孔相连，所述金属线为铝线或铜线。

如上所述，本发明的接触孔电阻测试结构及方法，具有以下有益效果：通过在有源区上设置虚拟栅，使测试结构的工艺负载与被测试单元结构的工艺负载相似，这样，测试结构中获得的接触孔电阻即反映了实际单元中接触孔的电阻，避免了实际单元的接触孔在开路或过刻蚀时，测试结构的电阻仍显示正常的情况。

附图说明

图1显示为传统的接触孔测试结构示意图。

图2显示为实际单元结构接触孔过刻蚀时的切片TEM图。

图3显示为传统测试结构接触孔的切片TEM图。

图4a显示为本发明的接触孔测试结构示意图。

图4b显示为本发明的接触孔测试结构沿AA’方向的剖面图。

图4c显示为本发明的接触孔测试结构沿BB’方向的剖面图。

图5显示为实际单元结构接触孔的切片TEM图。

图6显示为本发明的测试结构接触孔的切片TEM图。

元件标号说明

1,1A,1B 接触孔

2,2A 金属线

3,3A,3B 有源区

31 第一有源区

32 第二有源区

4 虚拟栅

5 浅沟道隔离区

6,6A,6B 刻蚀阻挡层

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本 构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种接触孔电阻测试结构方法，该接触孔测试结构至少包括有源区3（Active Area，AA）、接触孔1（Connect，CT）和虚拟栅4（Dummy Control Gate，Dummy CG），请参见图4a和图4b。

所述有源区3形成于半导体衬底中，这里所述半导体衬底包括N型或P型半导体硅衬底，本实施例中，所述半导体衬底为N型半导体硅衬底。所述有源区3包括至少一列第一有源区31和至少一列第二有源区32，且一列第一有源区31和一列第二有源区32间隔排列，如图4b所示。所述第一有源区31和第二有源区32都为P型，注入的离子为硼B。

作为本发明的一种优化结构，所述第一有源区和第二有源区之间设有浅沟道隔离区5，用于隔离有源区3，防止有源区3间漏电。

所述接触孔1设在每列第一有源区31的两端，每列第一有源区31通过所述接触孔1与相邻列的第一有源区31串联形成串联结构，此串联结构的两端即为测试结构的测试端口。优选地，每一列第一有源区31包括至少一个子第一有源区，且每个子第一有源区的两端都设有接触孔1。本实施例中，所述第一有源区31分为五列，每一列第一有源区31包含有两个子第一有源区。进一步地，每个子第一有源区上的接触孔1是通过金属线2来与相邻子第一有源区31上的接触孔1相连。更进一步地，所述金属线2为铝线或铜线，但并不限于此。本实施例中，所述金属线2采用的是铝线。

所述接触孔2采用的是刻蚀工艺形成于所述第一有源区31上，刻蚀之前在第一有源区31上沉积了一层刻蚀阻挡层6，本实施例中，刻蚀阻挡层6为氮化硅SiN，但并不限于此。当接触孔1刻蚀穿刻蚀阻挡层6时将停止在第一有源区31上，如果刻蚀阻挡层6太薄，接触孔1很容易刻蚀过多而导致第一有源区31过刻蚀，接触孔1的电阻也会相应增大。

所述虚拟栅4设在每列第二有源区32上，该虚拟栅4同于保证测试结构中接触孔1的工艺负载与被测试结构中接触孔1B的工艺负载相似。其中，所述被测试结构为实际的闪存单元结构，此外，通常会在被测试结构的周边制造测试结构，用该测试结构来测试实际单元的工艺参数。优选地，所述测试结构设置于晶圆上的划片槽区域。所述工艺负载与接触孔的刻蚀工艺有关，所述测试结构中接触孔1的工艺负载与被测试结构中接触孔1B的工艺负载相似是指如果实际闪存单元接触孔1B在工艺中发生过刻蚀，则相应的测试结构的接触孔1也会发生过刻蚀；如果实际闪存单元接触孔1B开路则相应的测试结构的接触孔1也发生开路；如果实际闪存单元接触孔1B刻蚀正常，则相应的测试结构的接触孔1也正常，由此就 保证了测试结构能够精确地检测到实际闪存单元的接触孔1B电阻，不会出现很大误差。

需要说明的是，为了保证与实际闪存单元结构保持一致，所述第二有源区32与虚拟栅4之间还有浮栅、隧穿氧化物层、侧墙等结构，图中未画出。

如图5和图6所示分别为实际单元结构接触孔和本发明测试结构接触孔的切片TEM图，结果显示实际单元结构和测试结构的形貌相似，实际单元结构的切片中刻蚀阻挡层6B的厚度约为7.5nm，而测试结构的切片中刻蚀阻挡层6的厚度约为7.1nm，且两者的刻蚀深度也相差很小，数据如此相近，表明所述测试结构的接触孔1电阻可以准确地反映实际闪存单元结构的接触孔1B的电阻。

本发明还提供一种接触孔电阻测试方法，用于获得上述测试结构的电阻，所述测试方法至少包括以下步骤：

在串联结构的两端施加电压V，所述串联结构是在每列第一有源区31两端分别设有接触孔1，每列第一有源区31通过接触孔1与相邻列第一有源区31串联形成串联结构，测得整个串联结构的电流值为I_d；由欧姆定律获得整个串联结构的电阻整个串联结构的电阻又为其中，N为接触孔的个数，R_c为单个接触孔的电阻，R_aa为第一有源区的电阻，得到单个接触孔的电阻即

本实施例中，所述第一有源区31分为五列，每一列有两个子第一有源区，每个子第一有源区的两端设有接触孔1，即接触孔1个数一共为20个，接触孔1电阻为

进一步地，采用刻蚀工艺在所述第一有源区31上形成接触孔1，每个子第一有源区上接触孔通过金属线2与相邻子第一有源区上的接触孔1相连，所述金属线2为铝线或铜线。

如图4c所示为附图4a沿BB’方向的剖面图，也可以理解为第一有源区31为一列，子第一有源区为一个的情况，这种情况下，接触孔1的个数为两个，即N取值为2，若在串联结构的测试端口加1V的电压，则上述接触孔电阻为R_aa为第一有源区电阻，为已知的固定值。

综上所述，本发明提供一种接触孔电阻测试结构及方法，通过在第二有源区上设置虚拟栅，使测试结构的工艺负载与被测试单元结构的工艺负载相似，这样，测试结构中获得的接触孔电阻即反映了实际单元中接触孔的电阻，避免了实际单元的接触孔在开路或过刻蚀时，测试结构的电阻仍显示正常的情况。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种接触孔电阻测试结构，其特征在于，所述测试结构至少包括：

形成于半导体衬底中的有源区，所述有源区包括至少一列第一有源区和至少一列第二有源区，一列第一有源区和一列第二有源区间隔排列；

每列第一有源区两端分别设有接触孔，每列第一有源区通过接触孔与相邻列第一有源区串联形成串联结构，所述串联结构的两端为测试端口；

每列第二有源区上设有一个虚拟栅，该虚拟栅用于保证测试结构中接触孔的工艺负载与被测试结构中接触孔的工艺负载相似。

2.根据权利要求1所述的接触孔电阻测试结构，其特征在于：每一列第一有源区包括至少一个子第一有源区，每个子第一有源区的两端均设有接触孔。

3.根据权利要求2所述的接触孔电阻测试结构，其特征在于：每个子第一有源区上接触孔通过金属线与相邻子第一有源区上的接触孔相连，所述金属线为铝线或铜线。

4.根据权利要求1所述的接触孔电阻测试结构，其特征在于：所述测试结构设置于晶圆上的划片槽区域。

5.根据权利要求1所述的接触孔电阻测试结构，其特征在于：所述第一有源区和第二有源区之间设有浅沟道隔离区。

6.一种接触孔电阻测试方法，其特征在于，所述测试方法至少包括步骤：

在串联结构的两端施加电压V，所述串联结构是在每列第一有源区两端分别设有接触孔，每列第一有源区通过接触孔与相邻列第一有源区串联形成串联结构，测得整个串联结构的电流值为I_d；

由欧姆定律获得整个串联结构的电阻

整个串联结构的电阻又为

其中，N为接触孔的个数，R_c为单个接触孔的电阻，R_aa为第一有源区的电阻，得到单个接触孔的电阻即

7.根据权利要求6所述的接触孔电阻测试方法，其特征在于：采用刻蚀工艺在所述第一有源区上形成接触孔。

8.根据权利要求6所述的接触孔电阻测试方法，其特征在于：每一列第一有源区包括至少一个子第一有源区，每个子第一有源区的两端均设有接触孔。

9.根据权利要求8所述的接触孔电阻测试方法，其特征在于：每个子第一有源区上接触孔通过金属线与相邻子第一有源区上的接触孔相连，所述金属线为铝线或铜线。