CN104051363A - 芯片封装和用于制造该芯片封装的方法 - Google Patents

芯片封装和用于制造该芯片封装的方法 Download PDF

Info

Publication number
CN104051363A
CN104051363A CN201410094226.2A CN201410094226A CN104051363A CN 104051363 A CN104051363 A CN 104051363A CN 201410094226 A CN201410094226 A CN 201410094226A CN 104051363 A CN104051363 A CN 104051363A
Authority
CN
China
Prior art keywords
chip
contact
package
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410094226.2A
Other languages
English (en)
Other versions
CN104051363B (zh
Inventor
F.德赫
H.埃韦
J.赫格劳尔
J.马勒
R.皮塔西
A.普罗伊克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104051363A publication Critical patent/CN104051363A/zh
Application granted granted Critical
Publication of CN104051363B publication Critical patent/CN104051363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

芯片封装和用于制造该芯片封装的方法。各种实施例提供了一种芯片封装。该芯片封装可包括金属芯片载体；由所述金属芯片载体承载的至少一个芯片；密封材料，其将所述至少一个芯片和所述金属芯片载体密封；以及多个重新分布层，其被设置在与金属芯片载体相对的所述至少一个芯片上，其中所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。

Description

芯片封装和用于制造该芯片封装的方法
技术领域
各种实施例一般地涉及芯片封装和用于制造该芯片封装的方法。
背景技术
芯片嵌入式封装中的现有技术是基于单独半导体电路在两侧的重新分布。具有安装在其上面的芯片的嵌入式芯片载体通常借助于所谓的重新分布层被电接触、重新布线（即重新分布）且电连接至***。这样，也许不可能实现灵活的“占位空间（footprint）”，其中芯片面朝下的方法对到印刷电路板（PCB）的连接具有特别相关性。
发明内容
各种实施例提供了一种芯片封装。该芯片封装可包括金属芯片载体；由金属芯片载体承载的至少一个芯片；密封材料，其密封所述至少一个芯片和所述金属芯片载体；以及多个重新分布层，其被设置于与金属芯片载体相对的所述至少一个芯片上，其中所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。
附图说明
在附图中，相似的参考符号一般指的是遍及不同视图的相同部分。附图不一定按比例，而是一般地将重点放在图示本发明的原理上。在以下描述中，参考以下各图来描述本发明的各种实施例，在所述附图中：
图1示出了根据各种实施例的芯片封装；
图2示出了根据各种实施例的芯片封装；
图3A示出了根据各种实施例的芯片封装；
图3B示出了根据各种实施例的采取倒装方式的芯片封装；
图4示出了根据各种实施例的采取倒装方式的芯片封装；
图5示出了根据各种实施例的芯片封装；以及
图6示出了图示出根据各种实施例的用于制造芯片封装的方法的流程图。
具体实施方式
以下详细描述参考以图示的方式示出特定细节和其中可实施本发明的实施例的附图。
词语“示例性”在本文中用来意指“充当示例、实例或图示”。不一定要将在本文中被描述为“示例性”的任何实施例或设计解释为相对于其它实施例或设计是优选的或有利的。
关于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”在本文中可用来意指可“直接地在所指侧面或表面上”、例如与之直接接触地形成沉积材料。关于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”在本文中可用来意指可在所指侧面或表面与沉积材料之间布置了一个或多个附加层的情况下“间接地在所指侧面或表面上”形成沉积材料。
各种实施例提供了具有灵活占位空间的芯片封装设计。
图1示出了根据各种实施例的芯片封装100。
如图1中所示，芯片封装100可包括金属芯片载体102；由金属芯片载体102承载的至少一个芯片104；以及密封材料106，其密封至少一个芯片104和金属芯片载体102。芯片封装100还可包括设置在与金属芯片载体102相对的至少一个芯片104上的多个重新分布层108、110，其中，所述多个重新分布层108、110中的至少一个重新分布层与至少一个芯片104电耦合。
在如图1中所示的各种实施例中，至少两个重新分布层（例如第一重新分布层108和第二重新分布层110）被设置在至少一个芯片104上。第二重新分布层110可提供z方向（即垂直于芯片104的主表面的方向）上的更好解脱（disentangle），并且可因此提供芯片封装100的改善的介电强度。应理解的是在各种实施例中，可在芯片封装100中包括各种数目的重新分布层（例如，三个、四个、五个...）以用于与至少一个芯片104的电耦合。
在各种实施例中，芯片封装100还可包括延伸通过密封材料106以将至少一个芯片104与所述多个重新分布层中的至少一个重新分布层（例如第一重新分布层108）电耦合的至少一个接触孔112。
在各种实施例中，芯片封装100还可包括延伸通过密封材料106以将多个重新分布层108、110相互电耦合的至少一个另外的接触孔114。
在各种实施例中，至少一个芯片104可至少包括在第一芯片侧（例如底侧）的第一接触116和在与第一芯片侧相对的第二芯片侧（例如顶侧）的第二接触118。
在本描述的上下文中，第一侧还可称为芯片的“底侧”或“背面”。在下文中可以可互换地使用术语“第一侧”、“背面”或“底侧”。还可将第二侧称为芯片的“顶侧”、“正面”或“上侧”。在下文中可以可互换地使用术语“顶侧”、“第二侧”、“正面”或“上侧”。
在各种实施例中，可将第一接触116电耦合到金属载体102。第二接触118可电耦合到所述多个重新分布层中的至少一个重新分布层，例如第一重新分布层108。
在各种实施例中，至少一个芯片104可包括场效应晶体管。在这种情况下，第一接触116可以是漏极接触，并且第二接触118可以是栅极接触。芯片104还可包括源极接触（图1中未示出）。
在各种实施例中，至少一个芯片104可包括双极晶体管。在这种情况下，第一接触116可以是集电极接触，并且第二接触118可以是基极接触。芯片104还可包括发射极接触（图1中未示出）。
至少一个芯片104可具有其中电流可通过芯片104垂直地从一个主表面流到芯片104的相对的其它主表面的垂直结构。换言之，电流能够在垂直于芯片104的主表面的方向上流动。具有垂直结构的芯片104可在其正面和背面上具有接触。作为示例，可将功率MOSFET芯片104的漏极接触116布置在芯片104的第一（主）侧，同时可将功率MOSFET芯片104的栅极接触和源极接触布置在芯片104的第二（主）侧，从而提供在第一芯片侧上的漏极区与第二芯片侧上的源极区之间流过芯片104的垂直电流。
在各种实施例中，至少一个芯片104可包括功率芯片。至少一个芯片104可包括功率二极管芯片和/或功率晶体管芯片。功率晶体管的示例可包括但不限于功率MOSFET（金属氧化物半导体场效应晶体管）、JFET（结型场效应晶体管）、IGBT（绝缘栅双极晶体管）、功率双极晶体管等。
金属芯片载体102可包括来自下面材料组中的至少一个，该材料组由以下各项组成：铜、镍、铁、银、金、钯、磷、铜合金、镍合金、铁合金、银合金、金合金、钯合金、磷合金。在各种实施例中，金属芯片载体102可包括来自下面材料组中的至少一个，该组材料由以下各项组成：NiPdAu、NiAu、NiPd、NiAuAg、NiPdAuAg、NiNiPPdAu、NiNiPAu、NiNiPPd、NiNiPAuAg、NiNiPPdAuAg。
金属芯片载体102可包括包含从约1nm变动至约1000nm的粗糙度的材料。在各种实施例中，金属芯片载体102可包括具有从约2%变动至约50%的孔隙度的材料。
在各种实施例中，密封材料106可包括或者可以是选自由如下构成的材料组中的材料：模具材料（例如压模材料）和层压材料（例如具有玻璃纤维的聚合物材料）。密封材料106可包括来自下面材料组中的至少一个，该组由如下组成：填充或未填充环氧树脂、预先浸渍纤维（预浸渍体）、加强纤维、层压件、模具材料、热固材料、热塑材料、填料颗粒、纤维加强层压件、纤维加强聚合物层压件、具有填料颗粒的纤维加强聚合物层压件。
可将密封材料106形成为一个或多个层压层。作为示例，密封材料106可包括在引线框架的背面的层压层、在引线框架的正面与第一重新分布层108之间的层压层以及在第一重新分布层108与第二重新分布层110之间的层压层。
芯片封装100可具有等于且小于3mm（例如等于或小于2mm）中的一个、诸如等于且小于1mm中的一个的总厚度。例如，芯片104可具有小于或约为200μm的厚度，密封材料106的每个层压层可具有小于或约为100μm的厚度，并且每个重新分布层108、110可具有小于或约为200μm的厚度。
在图1的实施例中，在芯片封装100中示出了一个芯片104。应理解的是芯片封装100可包括如下面所描述的根据各种实施例的多个芯片。所述多个芯片可被一个一个地上下堆叠和/或相互邻近地布置。
图2示出了根据各种实施例的芯片封装200。
类似于芯片封装100，芯片封装200还可包括金属芯片载体102；由金属芯片载体102承载的至少一个芯片104；密封材料106，其密封至少一个芯片104和金属芯片载体102；以及多个重新分布层108、110，其被布置在与金属芯片载体102相对的至少一个芯片104上，其中所述多个重新分布层108、110中的至少一个重新分布层与至少一个芯片104电耦合。芯片封装200可包括延伸通过密封材料106以将至少一个芯片104与所述多个重新分布层中的至少一个重新分布层（例如第一重新分布层108）电耦合的至少一个接触孔112。芯片封装200还可包括延伸通过密封材料106以将多个重新分布层108、110相互电耦合的至少一个另外的接触孔114。
类似于芯片封装100，图2的实施例中的芯片封装200可包括被设置在至少一个芯片104上的第一重新分布层（RDL1）108和第二重新分布层（RDL2）110。应理解的是在各种实施例中，可在芯片封装200中包括各种数目的重新分布层（例如，三个、四个、五个...）以用于与至少一个芯片104电耦合。
在上面图1的芯片封装100中描述的各种实施例对于图2的芯片封装200而言类似地有效，并且反之亦然。
在图2的实施例中，芯片封装200可包括另外的金属芯片载体202和由另外的金属芯片载体202承载的至少一个另外的芯片204。可将多个重新分布层108、110中的至少一个重新分布层与至少一个另外的芯片204电耦合。在各种实施例中，可通过延伸通过密封材料106的至少一个接触孔112将所述多个重新分布层中的至少一个重新分布层（例如第一重新分布层108）与至少一个另外的芯片204电耦合。
在各种实施例中，密封材料106可将另外的芯片204和另外的金属芯片载体202密封。
金属芯片载体102和另外的金属芯片载体202可以是引线框架。金属芯片载体102和另外的金属芯片载体202可包括相同的材料。
在各种实施例中，另外的金属芯片载体202可包括来自下面的材料组中的至少一个，该材料组由以下各项组成：铜、镍、铁、银、金、钯、磷、铜合金、镍合金、铁合金、银合金、金合金、钯合金、磷合金。另外的金属芯片载体202可包括来自下面材料组中的至少一个，该材料组由以下各项组成：NiPdAu、NiAu、NiPd、NiAuAg、NiPdAuAg、NiNiPPdAu、NiNiPAu、NiNiPPd、NiNiPAuAg、NiNiPPdAuAg。
在各种实施例中，至少一个另外的芯片204可包括功率芯片。至少一个另外的芯片204可包括选自由功率二极管芯片和功率晶体管芯片组成的组的功率芯片。功率晶体管的示例可包括但不限于功率MOSFET（金属氧化物半导体场效应晶体管）、JFET（结型场效应晶体管）、IGBT（绝缘栅双极晶体管）、功率双极晶体管等。
类似于芯片封装100，在芯片封装200的实施例中，芯片104可至少包括在第一芯片侧（例如底侧）的第一接触116。不同于示出了在与芯片104的第一芯片侧相对的第二芯片侧（例如顶侧）的第二接触118的图1，图2中的芯片104示出了在第二芯片侧的第三接触120。在各种实施例中，可将第一接触116电耦合到金属载体102，并且可将第三接触120电耦合到所述多个重新分布层中的至少一个重新分布层，例如第一重新分布层108。
在实施例中，芯片104可包括场效应晶体管。第一接触116可以是漏极接触，并且第三接触120可以是源极接触。在实施例中，芯片104可包括双极晶体管。第一接触116可以是集电极接触，并且第三接触120可以是发射极接触。
在芯片封装200的实施例中，另外的芯片204可至少包括在第一芯片侧（例如底侧）的第一接触216和在与另外的芯片204的第一芯片侧相对的第二芯片侧（例如顶侧）的第二接触218。可将第一接触216电耦合到金属载体202，并且可将第二接触218电耦合到所述多个重新分布层中的至少一个重新分布层，例如第一重新分布层108和第二重新分布层110。
另外的芯片204可包括场效应晶体管。第一接触216可以是漏极接触，并且第二接触218可以是栅极接触。另外的芯片204还可包括源极接触（图2中未示出）。
此外，另外的芯片204可包括双极晶体管。第一接触216可以是集电极接触，并且第二接触218可以是基极接触。另外的芯片204还可包括发射极接触（图2中未示出）。
在各种实施例中，至少一个另外的芯片204可具有其中电流可通过另外的芯片204从另外的芯片204的一个主表面垂直地流到相对的另一主表面的垂直结构。换言之，电流能够在垂直于另外的芯片204的主表面的方向上流动。具有垂直结构的另外的芯片204可在其正面和背面上具有接触。作为示例，可将另外的功率MOSFET芯片204的漏极接触116布置在另外的芯片204的第一侧，同时可将另外的功率MOSFET芯片204的栅极接触和源极接触布置在另外的芯片204的第二侧，从而支持在第一芯片侧上的漏极区与在第二芯片侧上的源极区之间流过另外的芯片204的垂直电流。
在各种实施例中，可在桥电路结构（例如半桥或全桥电流结构）中将至少一个芯片104和至少一个另外的芯片204相互连接。
在图2中所示的说明性实施例中，芯片104和另外的芯片204每个可以是功率MOSFET。可经由第一重新分布层108、接触孔112和另外的金属芯片载体202将芯片104的源极接触120与另外的芯片204的漏极接触216电连接。在此类布置中的芯片104和另外的芯片204可形成半桥电路，其中，可将芯片104称为半桥电路的高侧（HS）芯片，并且可将另外的芯片204称为半桥电路的低侧（LS）芯片。应理解的是可以不同的方式通过重新分布层108、110将芯片104和另外的芯片204相互电连接以形成半桥电路或形成其它类型的电路结构。
在各种实施例中，芯片封装200还可包括设置于所述多个重新分布层中的至少一个重新分布层（例如第二重新分布层110）上、以提供封装外部电接触的至少一个接触焊盘222。可将至少一个接触焊盘222与所述多个重新分布层108、110中的至少一个重新分布层电耦合。类似地，图1的芯片封装100还可包括设置在多个重新分布层108、110中的至少一个重新分布层上、以提供封装外部电接触的至少一个接触焊盘，其中可将所述至少一个接触焊盘与多个重新分布层108、110中的至少一个重新分布层电耦合。
接触焊盘222可以是焊料凸块。然而，接触焊盘222还可以是其它形式的接触焊盘，例如以焊区（land）的形式。可使用设置在其之间的绝缘材料224使接触焊盘222相互绝缘。
在图2中所示的说明性实施例中，可经由重新分布层108、110和相应的接触孔112、114将接触焊盘222电连接到芯片104的第一接触116（例如漏极接触）、另外的芯片204的第一接触216（例如漏极接触）和第二接触218（例如栅极接触）。
图3A示出了根据各种实施例的芯片封装300。
芯片封装300类似于图2的芯片封装200。在图3A的实施例中，芯片封装300还可包括设置在金属载体102上的导电层330和与多个重新分布层108、110相对的另外的金属载体202。类似地，图1的芯片封装100还可包括设置在与多个重新分布层108、110相对的金属载体上的导电层。
在各种实施例中，导电层330可包括金属、金属合金以及导电粘合剂中的至少一个。导电层的材料的示例可包括但不限于铜、铜合金、铝、涂敷树脂的铜等。
导电层330可具有在从约1μm至约50μm范围内、例如在从约2μm至约20μm范围内、例如在从约3μm至约15μm范围内、例如在从约5μm至约10μm范围内的层厚度。例如，导电层330的层厚度对于扩散焊料而言可以约为1μm，并且对于软焊料而言可以约为50μm。
可将导电层330图案化。在各种实施例中，导电层330可包括作为利用激光器制作的图案结构的标签。
在各种实施例中，可出于冷却目的和/或为了RF（射频）屏蔽而提供导电层330。例如，导电层330可以是热沉（heatsink）。还可将导电层330提供为标记层或标签层。
图3B示出了根据各种实施例的采取倒装方式的芯片封装300。
图3B中所示的芯片封装300与图3A的芯片封装300相同。如图3B中所示，芯片封装300是倒装的，其中，还可将接触焊盘222附着到印刷电路板上。以这种方式，可将以其顶侧面朝下布置的芯片104、204电耦合到印刷电路板。
在参考上面图1、2、3A和3B所描述的实施例中，可在芯片封装100、200、300中包括一个或两个芯片104、204。应理解的是芯片封装100、200、300可包括被相互电连接或绝缘的多个芯片。
在各种实施例中，芯片封装100、200、300还可包括被电耦合到所述多个重新分布层中的至少一个重新分布层的至少一个第三芯片。第三芯片可包括逻辑芯片，例如驱动器芯片。该逻辑芯片可包括来自由如下组成的组的至少一个逻辑器件：ASIC（专用集成电路）、驱动器、控制器、传感器。
图4示出了根据各种实施例的芯片封装400，包括被电耦合到所述多个重新分布层中的至少一个重新分布层的至少一个第三芯片。
芯片封装400类似于图2、图3A和图3B的芯片封装200、300，但另外包括至少一个第三芯片404。至少一个第三芯片404可包括逻辑芯片，例如驱动器芯片、ASIC芯片、控制器芯片、传感器芯片等。在各种实施例中，可由金属芯片载体102和另外的金属芯片载体202（例如如图4中所示的金属芯片载体102）中的至少一个来承载至少一个第三芯片404。可使至少一个第三芯片404与其被安装于其上面的金属芯片载体102电绝缘。还可由与金属芯片载体102和另外的金属芯片载体202分离的第三金属芯片载体（图4中未示出）来承载至少一个第三芯片404。
可通过多个重新分布层108、110中的至少一个重新分布层将第三芯片404电耦合到芯片104和另外的芯片204。例如，可将第三芯片404电耦合到芯片104和另外的芯片204的相应的控制电极（例如栅极接触或基极接触）以控制芯片104、204。在图4中所示的各种实施例中，可通过第一重新分布层108和接触孔112将第三芯片404电耦合到高侧芯片104的控制电极。可通过金属芯片载体102、多个重新分布层108、110或接触孔112、114中的至少一个将第三芯片404电耦合到至少一个接触焊盘222。在各种实施例中，还可例如通过多个重新分布层108、110将第三芯片404电耦合到低侧芯片204的控制电极。
在各种实施例中，芯片封装100、200、300、400还可包括设置在与多个重新分布层108、110相对的导电层（例如图3A、图3B和图4中的导电层330）上的至少一个电部件（上面图1至4中未示出），其中所述导电层被设置在与多个重新分布层108、110相对的金属芯片载体102和/或另外的金属芯片载体202上。
在各种实施例中，所述至少一个电部件可包括无源部件，例如电容器、电阻器、电感器、二极管等。
图5示出了根据各种实施例的芯片封装500。
芯片封装500可包括金属芯片载体502，由金属芯片载体承载的至少一个芯片504；以及将芯片504和金属芯片载体502密封的密封材料506。芯片封装500还可包括设置在密封材料506上且被电耦合到至少一个芯片504的至少一个芯片封装外部接触508。在实施例中，可通过至少一个接触孔510将芯片封装外部接触508电耦合到至少一个芯片504。该芯片封装还可包括设置在与至少一个芯片封装外部接触508相对的密封材料506上的导电层512。
芯片载体502可以是引线框架，并且可包括在上面各种实施例中描述的金属或金属合金。芯片504可以是在上面各种实施例中描述的功率芯片。导电层512可以是例如热沉，或者可以是用于冷却和/或RF屏蔽的其它类型的器件，或者可被提供为标记层或标签层。
可使用单个器件制造或嵌入式晶片技术来制造在上面各种实施例中描述的芯片封装100、200、300、400、500。
图6示出了图示出根据各种实施例的用于制造芯片封装的方法的流程图600。
在602处，提供了金属芯片载体。
在604处，将至少一个芯片附着于金属芯片载体。
在各种实施例中，可经由结合层将所述至少一个芯片附着于金属芯片载体。该结合层可包括扩散焊料。在各种实施例中，可使用导电粘合剂将所述至少一个芯片附着于金属芯片载体。
在606处，沉积密封材料以将所述至少一个芯片和金属芯片载体密封。
在608处，在与金属芯片载体相对的所述至少一个芯片上设置多个重新分布层，并将所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。
在各种实施例中，可形成延伸通过密封材料的至少一个接触孔以将所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。
在各种实施例中，可形成延伸通过密封材料的至少一个另外的接触孔以将所述多个重新分布层相互电耦合。
在各种实施例中，可单独地形成所述多个重新分布层。例如，已沉积了将所述至少一个芯片和金属芯片载体密封的密封材料层，可形成延伸通过密封材料层的至少一个接触孔。可在与金属芯片载体相对的至少一个芯片上设置第一重新分布层，使得所述至少一个接触孔被配置成将第一重新分布层与所述至少一个芯片电耦合。可在第一重新分布层上形成密封材料的另外的层，并且可形成延伸通过密封材料的所述另外的层的至少一个另外的接触孔。可在密封材料的另外的层上设置第二重新分布层，使得所述至少一个另外的接触孔被配置成将所述第一重新分布层与第二重新分布层电耦合。
在各种实施例中，可在所述多个重新分布层上设置至少一个接触焊盘以提供封装外部电接触。
下面描述根据示例性实施例的制造芯片封装的过程。
可使一个或多个芯片接触芯片载体。该芯片载体可以是金属芯片载体，例如引线框架，并且可包括电隔离部分。在各种实施例中，所述一个或多个芯片可以是如上面所描述的功率芯片。可例如通过上面描述的导电结合层或粘合层使功率芯片导电接触芯片载体。在各种实施例中，可使一个或多个附加芯片接触芯片载体，其中，所述一个或多个附加芯片可以是如上面所描述的逻辑芯片。可例如通过经由一层电绝缘材料附着于芯片载体来使逻辑芯片与芯片载体电隔离。
可使用密封材料层和导电材料层来层压芯片载体的两侧（例如正面和背面）。例如，密封材料层可包括或者可以是预浸渍体（预先浸渍纤维）、聚合物箔或金属化玻璃纤维加强聚合物箔或例如在上面各种实施例中描述的其它密封材料。导电材料层可包括金属箔，并且可形成第一重新分布层。
在各种实施例中，可例如利用激光器（诸如CO2激光器）针对第一重新分布层钻一个或多个接触孔。在各种实施例中，在形成第一重新分布层之前，可例如在芯片或附加芯片的相应接触上钻出延伸通过密封材料层的接触孔。可执行接触孔的清洁、化学激活和电填充。可用导电材料、诸如金属（例如铜）或金属合金来填充接触孔。然后可在密封材料层和接触孔上层压第一重新分布层，例如金属箔。
可将金属箔图案化，使得可实现到芯片的电连接的重新布线或重新分布。
可重复密封材料的另外的层的双面层压。例如，可在芯片载体的正面处的金属箔（即第一重新分布层）上且在芯片载体的背面处的芯片载体上层压金属化或非金属化玻璃纤维加强聚合物箔或上面描述的其它密封材料层。
在各种实施例中，可例如利用激光器（诸如CO2激光器）来钻出一个或多个另外的接触孔。在各种实施例中，可例如在第一重新分布层的相应预定位置上钻出延伸通过密封材料的另外层的另外的接触孔。可执行另外的接触孔的清洁、化学激活和电填充。可用导电材料、诸如金属（例如铜）或金属合金来填充另外的接触孔。可在密封材料的另外的层和另外的接触孔上层压导电材料的另外层，例如另外的金属箔。该另外的金属箔可形成第二重新分布层。
可将另外的金属箔图案化，使得可实现到芯片的电连接的重新布线或重新分布。所述另外的接触孔可在所述预定位置处提供第一重新分布层与第二重新分布层之间的电连接。
在各种实施例中，可在芯片封装的侧面之上或上面形成绝缘材料层，例如焊料终止树脂层，该侧面将与印刷电路板接触。可沉积金属连接端子或接触，例如焊球或焊料凸块，以用于到印刷电路板的连接。
在各种实施例中，可在与所述多个重新分布层相对的金属芯片载体上设置导电层。导电层可以是冷却层、RF屏蔽层、标记层或标签层，例如热沉板。
根据上面各种实施例，可利用多个重新分布层（例如两个、三个、四个或更多重新分布层）将具有安装在其上面的一个或多个芯片且在两侧被密封的嵌入式芯片载体电接触、重新布线（或重新分布）并电连接到***（例如印刷电路板）。此类芯片封装中的一个或多个芯片可使其顶侧面朝下。由于第二重新分布层和可能的附加重新分布层，能够实现客户特定灵活占位空间。
根据各种实施例的芯片封装，可以以简单的方式来实施用于连接到印刷电路板的灵活占位空间。根据各种实施例，提供了具有良好冷却的芯片封装。根据各种实施例，可实现较高集成密度，并且模块化构造可以是可能的。
各种实施例提供了一种芯片封装。该芯片封装可包括金属芯片载体；由所述金属芯片载体承载的至少一个芯片；密封材料，其将所述至少一个芯片和所述金属芯片载体密封；以及多个重新分布层，其被设置在与金属芯片载体相对的所述至少一个芯片上，其中所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。
在各种实施例中，所述芯片封装可包括各种数目的重新分布层（例如，两个、三个、四个、五个...），诸如用于与所述至少一个芯片和与外部部件的电耦合。附加重新分布层可提供z方向（即垂直于芯片的主表面的方向）上的更好解脱，并且可因此提供芯片封装的改善的介电强度。
在各种实施例中，芯片封装还可包括延伸通过密封材料以将所述至少一个芯片与所述多个重新分布层中的至少一个重新分布层电耦合的至少一个接触孔。
在各种实施例中，所述芯片封装还可包括延伸通过密封材料以将所述多个重新分布层相互电耦合的至少一个另外的接触孔。
在各种实施例中，所述至少一个芯片可至少包括在第一芯片侧（例如背面）的第一接触和在与第一芯片侧相对的第二芯片侧（例如正面）的第二接触。
在各种实施例中，可将第一接触电耦合到金属载体。可将第二接触电耦合到所述多个重新分布层中的至少一个重新分布层。
在实施例中，所述至少一个芯片可包括场效应晶体管。第一接触可以是漏极接触，并且第二接触可以是栅极接触。该芯片还可包括源极接触。
在实施例中，所述至少一个芯片可包括双极晶体管。第一接触可以是集电极接触，并且第二接触可以是基极接触。芯片还可包括发射极接触。
在各种实施例中，所述至少一个芯片可具有其中电流可通过芯片从芯片的一个主表面垂直地流到相对的另一主表面的垂直结构。换言之，电流能够在垂直于芯片的主表面的方向上流动。具有垂直结构的芯片可在其正面和背面上具有接触。作为示例，可将功率MOSFET芯片的漏极接触布置在芯片的第一侧，同时可将功率MOSFET芯片的栅极接触和源极接触布置在芯片的第二侧，从而支持在第一芯片侧上的漏极区与第二芯片侧上的源极区之间流过芯片的垂直电流。
在各种实施例中，所述至少一个芯片可包括功率芯片。在各种实施例中，所述至少一个芯片可包括选自由功率二极管和功率晶体管组成的组的功率芯片。功率晶体管的示例可包括但不限于功率MOSFET（金属氧化物半导体场效应晶体管）、JFET（结型场效应晶体管）、IGBT（绝缘栅双极晶体管）、功率双极晶体管等。
在各种实施例中，密封材料可包括或者可以是选自由模具材料（例如，压模材料）和层压材料（例如，具有玻璃纤维的聚合物材料）组成的材料组的材料。在各种实施例中，密封材料可包括来自下面材料组中的至少一个，该组由以下各项组成：填充或未填充环氧树脂、预先浸渍纤维（预浸渍体）、加强纤维、层压件、模具材料、热固材料、热塑材料、填料颗粒、纤维加强层压件、纤维加强聚合物层压件、具有填料颗粒的纤维加强聚合物层压件。
可将密封材料形成为一个或多个层压层。作为示例其中芯片封装包括第一重新分布层和第二重新分布层，密封材料可包括在引线框架的背面处的层压层、在引线框架的正面与第一重新分布层之间的层压层以及在第一重新分布层与第二重新分布层之间的层压层。
在各种实施例中，芯片封装可包括另外的金属芯片载体和由该另外的金属芯片载体承载的至少一个另外的芯片。可将所述多个重新分布层中的至少一个重新分布层与所述至少一个另外的芯片电耦合。在各种实施例中，可通过延伸通过密封材料的所述至少一个接触孔将所述多个重新分布层中的至少一个重新分布层与所述至少一个另外的芯片电耦合。
在各种实施例中，密封材料可将所述另外的芯片和所述另外的金属芯片载体密封。
该金属芯片载体和另外的金属芯片载体可以是引线框架。在实施例中，金属芯片载体和另外的金属芯片载体可包括相同材料。
在各种实施例中，金属芯片载体和另外的金属芯片载体中的至少一个可包括来自下面材料组中的至少一个，该材料组由以下各项组成：铜、镍、铁、银、金、钯、磷、铜合金、镍合金、铁合金、银合金、金合金、钯合金、磷的合金。在各种实施例中，金属芯片载体和另外的金属芯片载体中的至少一个可包括来自下面材料组中的至少一个，该材料组由以下各项组成：NiPdAu、NiAu、NiPd、NiAuAg、NiPdAuAg、NiNiPPdAu、NiNiPAu、NiNiPPd、NiNiPAuAg、NiNiPPdAuAg。
在各种实施例中，金属芯片载体和另外的金属芯片载体中的至少一个可包括包含从约1nm变动至1000nm的粗糙度的材料。在各种实施例中，金属芯片载体和另外的金属芯片载体中的至少一个可包括具有从约2%变动至50%的孔隙度的材料。
在各种实施例中，所述至少一个另外的芯片可包括功率芯片。在各种实施例中，所述至少一个另外的芯片可包括选自由功率二极管和功率晶体管组成的组的功率芯片。功率晶体管的示例可包括但不限于功率MOSFET（金属氧化物半导体场效应晶体管）、JFET（结型场效应晶体管）、IGBT（绝缘栅双极晶体管）、功率双极晶体管等。
在各种实施例中，所述至少一个另外的芯片可至少包括在另外芯片的第一芯片侧（例如底侧）的第一接触和在与第一芯片侧相对的第二芯片侧（例如顶侧）的第二接触。在各种实施例中，可将第一接触电耦合到所述另外的金属载体，并且可将第二接触电耦合到所述多个重新分布层中的至少一个重新分布层。
在实施例中，所述另外的芯片可包括场效应晶体管。第一接触可以是漏极接触，并且第二接触可以是栅极接触。该另外的芯片还可包括源极接触。
在实施例中，所述另外的芯片可包括双极晶体管。第一接触可以是集电极接触，并且第二接触可以是基极接触。该另外的芯片还可包括发射极接触。
在各种实施例中，所述至少一个另外的芯片可具有其中电流可通过另外的芯片从另外芯片的一个主表面垂直地流到相对的另一主表面的垂直结构。换言之，电流能够在垂直于另外的芯片的主表面的方向上流动。具有垂直结构的另外的芯片可在其正面和背面上具有接触。作为示例，可将另外的功率MOSFET芯片的漏极接触布置在该另外芯片的第一侧，同时可将另外的功率MOSFET芯片的栅极接触和源极接触布置在该另外芯片的第二侧，从而支持在第一芯片侧上的漏极区与第二芯片侧上的源极区之间流过该另外芯片的垂直电流。
在各种实施例中，可在桥电路结构（例如半桥或全桥电流结构）中将至少一个芯片和至少一个另外的芯片相互连接。
在各种实施例中。芯片和另外的芯片每个可以是功率MOSFET。可通过所述多个重新分布层中的至少一个将芯片的源极接触与另外芯片的漏极接触电连接。此类布置中的芯片和另外的芯片可形成半桥电路，其中可将芯片称为半桥电路的高侧（HS）芯片，并且可将另外的芯片称为半桥电路的低侧（LS）芯片。应理解的是可以不同的方式通过重新分布层将芯片和另外的芯片相互电连接以形成半桥电路或形成其它类型的电路结构。
在各种实施例中，芯片封装还可包括设置在所述多个重新分布层中的至少一个重新分布层上以提供封装外部电接触的至少一个接触焊盘。可将所述至少一个接触焊盘与所述多个重新分布层中的至少一个重新分布层电耦合。
在实施例中，接触焊盘可以是焊料凸块。在各种实施例中，接触焊盘可以是其它形式的接触焊盘，例如以焊区的形式。可使用设置在其之间的绝缘材料来使接触焊盘相互绝缘。
在各种实施例中，芯片封装还可包括设置在与所述多个重新分布层相对的金属载体上的导电层。在各种实施例中，可将导电层设置在与所述多个重新分布层相对的另外金属载体上。
在各种实施例中，导电层可包括金属、金属合金或导电粘合剂中的至少一个。导电层的材料的示例可包括但不限于铜、铜合金、铝、涂敷树脂的铜等。
在各种实施例中，导电层可具有在从约1μm至约50μm范围内、例如在从约2μm至约20μm范围内、例如在从约3μm至约15μm范围内、例如在从约5μm至约10μm范围内的层厚度。例如，导电层的层厚度对于扩散焊料而言可以约为1μm，并且对于软焊料而言可以约为50μm。
在各种实施例中，可将导电层图案化。在各种实施例中，导电层可包括作为利用激光器制作的图案结构的标签。
在各种实施例中，可出于冷却目的和/或为了RF（射频）屏蔽而提供导电层。例如，导电层可以是热沉。还可将导电层提供为标记层或标签层。
在各种实施例中，芯片封装可包括被电连接或相互绝缘的多个芯片。
在各种实施例中，芯片封装还可包括被电耦合到所述多个重新分布层中的至少一个重新分布层的至少一个第三芯片。第三芯片可包括逻辑芯片，例如驱动器芯片。在各种实施例中，所述逻辑芯片可包括来自由ASIC、驱动器、控制器、传感器组成的组的至少一个逻辑器件。
在各种实施例中，可由金属芯片载体和另外的金属芯片载体中的至少一个来承载所述至少一个第三芯片。可使所述至少一个第三芯片与其被安装于其上面的金属芯片载体和另外的金属芯片载体中的至少一个电绝缘。在各种实施例中，可由与金属芯片载体和另外的金属芯片载体分离的第三金属芯片载体来承载所述至少一个第三芯片。可通过所述多个重新分布层中的至少一个重新分布层将第三芯片电耦合到芯片和另外的芯片。例如，可将第三芯片电耦合到芯片和另外的芯片的相应的控制电极（例如栅极接触或基极接触）以控制芯片和另外的芯片。
在各种实施例中，芯片封装还可包括设置在与所述多个重新分布层相对的导电层上的至少一个电部件，其中导电层被设置在与所述多个重新分布层相对的金属芯片载体和/或另外的金属芯片载体上。
在各种实施例中，所述至少一个电部件可包括无源部件，例如电容器、电阻器、电感器、二极管等。
芯片封装可具有等于且小于3mm、例如等于或小于2mm中的一个、例如等于且小于1mm中的一个的总厚度。例如，芯片可具有约200μm的厚度，密封材料的每个层压层可具有约100μm的厚度，并且重新分布层中每个可具有约200μm的厚度。
各种实施例提供了一种芯片封装。该芯片封装可包括金属芯片载体、由该金属芯片载体承载的至少一个芯片；以及将芯片和金属芯片载体密封的密封材料。芯片封装还可包括设置在密封材料上并电耦合到所述至少一个芯片的至少一个芯片封装外部接触。该芯片封装还可包括设置在与至少一个芯片封装外部接触相对的密封材料上的导电层。
在各种实施例中，可通过延伸通过密封材料的至少一个接触孔将芯片封装外部接触电耦合到所述至少一个芯片。
芯片载体可以是引线框架，并且可包括在上面各种实施例中描述的金属或金属合金。芯片可以是在上面各种实施例中描述的功率芯片。导电层可以是例如热沉，或者可以是用于冷却和/或RF屏蔽和/或标记和/或标签的其它类型的器件。
各种实施例提供了一种用于制造芯片封装的方法。该方法可包括提供金属芯片载体；将至少一个芯片附着于金属芯片载体；沉积密封材料以将所述至少一个芯片和所述金属芯片载体密封；在与金属芯片载体相对的所述至少一个芯片上设置多个重新分布层；以及将所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。
在各种实施例中，可经由结合层将所述至少一个芯片附着于金属芯片载体。该结合层可包括扩散焊料。在各种实施例中，可使用导电粘合剂将所述至少一个芯片附着于金属芯片载体。
在各种实施例中，可形成延伸通过密封材料的至少一个接触孔以将所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。
在各种实施例中，可形成延伸通过密封材料的至少一个另外的接触孔以将所述多个重新分布层相互电耦合。
在各种实施例中，可单独地形成所述多个重新分布层。例如，已沉积了将所述至少一个芯片和金属芯片载体密封的密封材料层，可形成延伸通过密封材料层的至少一个接触孔。可在与金属芯片载体相对的至少一个芯片上设置第一重新分布层，使得所述至少一个接触孔被配置成将第一重新分布层与所述至少一个芯片电耦合。可在第一重新分布层上形成密封材料的另外的层，并且可形成延伸通过所述密封材料的另外的层的至少一个另外的接触孔。可在密封材料的另外的层上设置第二重新分布层，使得所述至少一个另外的接触孔被配置成将所述第一重新分布层与第二重新分布层电耦合。
在各种实施例中，可在所述多个重新分布层上设置至少一个接触焊盘以提供封装外部电接触。
虽然已经参考特定实施例特别地示出并描述了本发明，但本领域的技术人员应理解的是在不脱离如由所附权利要求定义的本发明的精神和范围的情况下可以在其中作出形式和细节方面的各种修改。因此由所附权利要求来表示本发明的范围，并且因此旨在涵盖落入权利要求的等同物的含义和范围内的所有改变。

Claims (25)

1.一种芯片封装，包括：
金属芯片载体；
至少一个芯片，其由所述金属芯片载体承载；
密封材料，其将所述至少一个芯片和所述金属芯片载体密封；以及
多个重新分布层，其被设置在与所述金属芯片载体相对的所述至少一个芯片上，其中，所述多个重新分布层中的至少一个重新分布层与所述至少一个芯片电耦合。
2.权利要求1的芯片封装，还包括：
另外的金属芯片载体；以及
至少一个另外的金属芯片，其由所述另外的金属芯片载体承载；
其中，所述多个重新分布层中的至少一个重新分布层与所述至少一个另外的芯片电耦合。
3.权利要求1所述的芯片封装，
其中，所述至少一个芯片至少包括在第一芯片侧的第一接触和在与所述第一芯片侧相对的第二芯片侧的第二接触。
4.权利要求3的芯片封装，
其中，所述第一接触被电耦合到所述金属载体；并且
其中，所述第二接触被电耦合到所述多个重新分布层中的至少一个重新分布层。
5.权利要求4的芯片封装，
其中，所述至少一个芯片包括场效应晶体管；
其中，所述第一接触是漏极接触；
其中，所述第二接触是栅极接触；以及
其中，所述至少一个芯片还包括源极接触。
6.权利要求4的芯片封装，
其中，所述至少一个芯片包括双极晶体管；
其中，所述第一接触是集电极接触；
其中，所述第二接触是基极接触；以及
其中，所述至少一个芯片还包括发射极接触。
7.权利要求1的芯片封装，
其中，所述至少一个芯片包括功率芯片。
8.权利要求1的芯片封装，
其中，所述功率芯片包括选自由以下各项组成的组的功率芯片：
功率二极管；以及
功率晶体管。
9.权利要求2的芯片封装，
其中，所述至少一个另外的芯片包括另外的功率芯片。
10.权利要求9的芯片封装，
其中，所述另外的功率芯片包括选自由以下各项组成的组的功率芯片：
功率二极管；以及
功率晶体管。
11.权利要求1的芯片封装，还包括：
至少一个接触孔，其延伸通过密封材料以将所述至少一个芯片与所述多个重新分布层中的至少一个电耦合。
12.权利要求1的芯片封装，还包括：
至少一个另外的接触孔，其延伸通过密封材料以将所述多个重新分布层相互电耦合。
13.权利要求1的芯片封装，还包括：
至少一个接触焊盘，其被设置在所述多个重新分布层中的至少一个重新分布层上以提供封装外部电接触。
14.权利要求13的芯片封装，
其中，所述至少一个接触焊盘与所述多个重新分布层中的至少一个重新分布层电耦合。
15.权利要求1的芯片封装，
其中，所述密封材料是选自由以下各项组成的材料组中的材料：
模具材料；和
层压材料。
16.权利要求1的芯片封装，还包括：
导电层，其被设置在与所述多个重新分布层相对的金属芯片载体上。
17.权利要求16的芯片封装，
其中，所述导电层包括金属、金属合金和导电粘合剂中的至少一个。
18.权利要求16的芯片封装，
其中，所述导电层具有在从约1μm至约50μm范围中的层厚度。
19.权利要求16的芯片封装，
其中，所述导电层被图案化。
20.权利要求2的芯片封装，还包括：
其中，所述至少一个芯片和所述至少一个另外的芯片在桥电路结构中被相互连接。
21.权利要求1的芯片封装，还包括：
至少一个第三芯片，其被电耦合到所述多个重新分布层中的至少一个重新分布层。
22.权利要求21的芯片封装，
其中，所述第三芯片包括逻辑芯片。
23.权利要求1的芯片封装，
其中，芯片封装具有等于和小于3mm中的一个的总厚度。
24.权利要求1的芯片封装，还包括：
导电层，其被设置在与所述多个重新分布层相对的金属载体上，以及
至少一个电部件，其被设置在与所述多个重新分布层相对的导电层上。
25.一种芯片封装，包括：
金属芯片载体；
至少一个芯片，其由所述金属芯片载体承载；
密封材料，其将所述芯片和所述金属芯片载体密封；
至少一个芯片封装外部接触，其被设置在所述密封材料上并被电耦合到所述至少一个芯片；以及
导电层，其被设置在与所述至少一个芯片封装外部接触相对的密封材料上。
CN201410094226.2A 2013-03-14 2014-03-14 芯片封装和用于制造该芯片封装的方法 Active CN104051363B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/803,108 US9059155B2 (en) 2013-03-14 2013-03-14 Chip package and method for manufacturing the same
US13/803108 2013-03-14
US13/803,108 2013-03-14

Publications (2)

Publication Number Publication Date
CN104051363A true CN104051363A (zh) 2014-09-17
CN104051363B CN104051363B (zh) 2017-05-10

Family

ID=51419151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410094226.2A Active CN104051363B (zh) 2013-03-14 2014-03-14 芯片封装和用于制造该芯片封装的方法

Country Status (3)

Country Link
US (2) US9059155B2 (zh)
CN (1) CN104051363B (zh)
DE (1) DE102014103403A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415909A (zh) * 2019-01-07 2020-07-14 台达电子企业管理（上海）有限公司 多芯片封装功率模块
US11316438B2 (en) 2019-01-07 2022-04-26 Delta Eletronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
US11399438B2 (en) 2019-01-07 2022-07-26 Delta Electronics (Shanghai) Co., Ltd. Power module, chip-embedded package module and manufacturing method of chip-embedded package module
US11676756B2 (en) 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
DE102014114520B4 (de) * 2014-10-07 2020-03-05 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
CN106298695B (zh) * 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
US10276551B2 (en) * 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package
CN117673003A (zh) * 2022-08-24 2024-03-08 达尔科技股份有限公司 电子组件封装件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230535A1 (en) * 2008-03-12 2009-09-17 Infineon Technologies Ag Semiconductor module
US20120193779A1 (en) * 2011-01-28 2012-08-02 Chung-Sun Lee Semiconductor device and method of fabricating the same
CN102763206A (zh) * 2010-02-19 2012-10-31 松下电器产业株式会社 模块的制造方法
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230535A1 (en) * 2008-03-12 2009-09-17 Infineon Technologies Ag Semiconductor module
CN102763206A (zh) * 2010-02-19 2012-10-31 松下电器产业株式会社 模块的制造方法
US20120193779A1 (en) * 2011-01-28 2012-08-02 Chung-Sun Lee Semiconductor device and method of fabricating the same
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415909A (zh) * 2019-01-07 2020-07-14 台达电子企业管理（上海）有限公司 多芯片封装功率模块
US11227856B2 (en) 2019-01-07 2022-01-18 Delta Electronics (Shanghai) Co., Ltd. Multi-chip package power module
US11316438B2 (en) 2019-01-07 2022-04-26 Delta Eletronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
US11399438B2 (en) 2019-01-07 2022-07-26 Delta Electronics (Shanghai) Co., Ltd. Power module, chip-embedded package module and manufacturing method of chip-embedded package module
US11676756B2 (en) 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
US11901113B2 (en) 2019-01-07 2024-02-13 Delta Electronics (Shanghai) Co., Ltd. Inversely coupled inductor and power supply module

Also Published As

Publication number Publication date
US9059155B2 (en) 2015-06-16
US20150279783A1 (en) 2015-10-01
CN104051363B (zh) 2017-05-10
US20140264790A1 (en) 2014-09-18
DE102014103403A1 (de) 2014-09-18
US9437548B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
US10242969B2 (en) Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US9064869B2 (en) Semiconductor module and a method for fabrication thereof by extended embedding technologies
US9190389B2 (en) Chip package with passives
CN101752329B (zh) 带有堆积式互联承载板顶端散热的半导体封装及其方法
CN104377172B (zh) 具有嵌入式无源部件的芯片封装件
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
US11302610B2 (en) Semiconductor package and method of fabricating a semiconductor package
KR101519062B1 (ko) 반도체 소자 패키지
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
CN105895535A (zh) 包括金属块的电子器件封装
CN104766848A (zh) 具有背侧管芯连接的芯片嵌入的封装
CN102403296A (zh) 半导体模块及其制造方法
US12002739B2 (en) Semiconductor device including an embedded semiconductor die
CN104022091B (zh) 半导体芯片封装
US9379050B2 (en) Electronic device
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US11183445B2 (en) Semiconductor arrangement, laminated semiconductor arrangement and method for fabricating a semiconductor arrangement
CN103824820A (zh) 引线框区域阵列封装技术
US20220102311A1 (en) Semiconductor device module having vertical metallic contacts and a method for fabricating the same
US20230197577A1 (en) Semiconductor Devices Including a Premolded Leadframe and a Semiconductor Package
US20230282591A1 (en) Semiconductor package and a semiconductor device module including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant