CN104020969A - 数据处理装置、显示控制装置和方法及半导体芯片 - Google Patents

数据处理装置、显示控制装置和方法及半导体芯片 Download PDF

Info

Publication number
CN104020969A
CN104020969A CN201410012228.2A CN201410012228A CN104020969A CN 104020969 A CN104020969 A CN 104020969A CN 201410012228 A CN201410012228 A CN 201410012228A CN 104020969 A CN104020969 A CN 104020969A
Authority
CN
China
Prior art keywords
new data
data
memory
renewal
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410012228.2A
Other languages
English (en)
Inventor
城田祐介
金井达徳
木村哲郎
藤崎浩一
柴田章博
外山春彦
濑川淳一
樽家昌也
白井智
春木洋美
吉村礎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104020969A publication Critical patent/CN104020969A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/121Frame memory handling using a cache memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/14Electronic books and readers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Calculators And Similar Devices (AREA)
  • Stored Programmes (AREA)

Abstract

根据实施方式的数据处理装置包括数据转换单元、选择单元、管理单元、更新单元和控制器。数据转换单元用于将用于更新电子纸的至少一部分的更新数据转换为要显示的经处理的更新数据。选择单元用于选择为了用经处理的更新数据更新电子纸而要使用的更新控制信息标识符。管理单元用于在第一存储器上存储经处理的更新数据和所选择的更新控制信息标识符。更新单元用于指示使用存储在第一存储器上的经处理的更新数据和更新控制信息标识符进行电子纸的描绘步骤。控制器用于当经处理的更新数据和更新控制信息标识符被存储在第一存储器上时,响应于来自更新单元的指示使用存储在第一存储器中的经处理的更新数据和更新控制信息标识符来执行电子纸的描绘步骤。

Description

数据处理装置、显示控制装置和方法及半导体芯片
相关申请的交叉引用
本申请基于2013年2月28日提交的日本专利申请No.2013-040169并要求其优先权;该申请的全部内容通过引用合并在此。
技术领域
在此描述的实施方式一般地涉及数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质。
背景技术
对于诸如包括平板终端、输入板终端等的便携式小型数据处理装置、电子POP(售卖场所广告)和电子图表之类的数据处理装置而言,功率利用效率的改善是一个重要的技术课题。通过使用诸如电子纸(其显示更新的功耗极小)的低功耗显示器作为这类数据处理装置的显示器,能够抑制诸如用户浏览显示器的时间段的空闲时间期间的功耗。
一般地,在电子纸的更新处理中需要两阶段处理,这包括针对要被显示的数据(此后称为更新数据)的预处理以及使用经预处理的数据更新电子纸的显示的描绘处理。针对电子纸的预处理包括两个步骤,即处理步骤和选择步骤。在处理步骤中,通过处理诸如图像数据的更新数据,来创建经预处理的更新数据。在选择步骤中,选择包括为了用经预处理的更新数据更新电子纸显示器而使用的驱动电压的信息(此后称为更新控制信息),并且创建用于标识所选择的更新控制信息的信息(此后称为更新控制信息选择信息)。由于这些步骤的吞吐量较大,因此这些步骤需要较大的功耗和较长的处理时间。
发明内容
根据一个实施例,一种数据处理装置,包括数据转换单元、选择单元、管理单元、更新单元和控制器。所述数据转换单元被配置为将用于更新电子纸的至少一部分的更新数据转换为要被显示的经处理的更新数据。所述选择单元被配置为选择为了用所述经处理的更新数据更新电子纸而要使用的更新控制信息标识符。所述管理单元被配置为在第一存储器上存储所述经处理的更新数据和所选择的更新控制信息标识符。所述更新单元被配置为指示使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符进行电子纸的描绘步骤。所述控制器被配置为当所述经处理的更新数据和所述更新控制信息标识符被存储在第一存储器上时,响应于来自所述更新单元的指示,使用存储在第一存储器中的所述经处理的更新数据和所述更新控制信息标识符来执行电子纸的描绘步骤。
根据另一个实施例,一种数据处理装置包括数据转换单元、选择单元、管理单元、判定单元、更新单元和控制器。所述数据转换单元被配置为将用于更新电子纸的至少一部分的更新数据转换为要被显示的经处理的更新数据。所述选择单元被配置为选择为了用所述经处理的更新数据更新电子纸而要使用的更新控制信息标识符。所述管理单元被配置为在第一存储器上存储所述经处理的更新数据和所述更新控制信息标识符。所述判定单元被配置为在基于所述更新数据更新电子纸时,判定为所述更新数据创建的所述更新控制信息标识符和所述经处理的更新数据是否被存储在第一存储器上。所述更新单元被配置为在所述经处理的更新数据和所述更新控制信息标识符被存储在第一存储器上时,指示使用所存储的经处理的更新数据和所存储的更新控制信息标识符来执行电子纸的描绘步骤。所述控制器被配置为响应于来自所述更新单元的指示,使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符来执行电子纸的描绘步骤。
根据另一个实施例,一种显示控制设备包括预处理单元、管理单元、判定单元、更新单元、控制器和电源控制器。所述预处理单元被配置为从存储在第一存储器上的数据创建要被显示的第一图像数据。所述管理单元被配置为在第二存储器上存储包括由所述预处理单元创建的第一图像数据的经处理的更新数据。所述判定单元被配置为在使用第一图像数据更新显示时判定所述经处理的更新数据是否被存储在第二存储器上。所述更新单元被配置为在所述经处理的更新数据被存储在第二存储器上时,指示使用存储在第二存储器上的所述经处理的更新数据执行所述显示的描绘步骤。所述控制器被配置为响应于来自所述更新单元的指示,使用存储在第二存储器上的所述经处理的更新数据来执行所述显示的描绘步骤。所述电源控制器被配置为在所述描绘步骤被执行的同时将供应给第一存储器的功率从使得第一存储器可被访问的第一功率切换至比第一功率小的第二功率。
根据另一个实施例,一种半导体芯片包括数据转换单元、选择单元、管理单元、更新单元和控制器。所述数据转换单元被配置为将用于更新电子纸的至少一部分的更新数据转换为要被显示的经处理的更新数据。所述选择单元被配置为选择为了用所述经处理的更新数据更新电子纸而要使用的更新控制信息标识符。所述管理单元被配置为在第一存储器上存储所述经处理的更新数据和所选择的更新控制信息标识符。所述更新单元被配置为指示使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符进行电子纸的描绘步骤。所述控制器被配置为当所述经处理的更新数据和所述更新控制信息标识符被存储在第一存储器上时,响应于来自所述更新单元的指示,使用所存储的经处理的更新数据和所存储的更新控制信息标识符来执行电子纸的描绘步骤。
根据另一个实施例,一种控制显示装置的方法,包括:将用于更新所述显示装置的至少一部分的更新数据转换为要被显示的经处理的更新数据;选择为了用所述经处理的更新数据更新所述显示装置而要使用的更新控制信息标识符;在第一存储器上存储所述经处理的更新数据和所选择的更新控制信息标识符;指示使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符进行所述显示装置的描绘步骤;以及响应于对描绘步骤的指示,使用存储在第一存储器上的所述经处理的更新数据和所存储的更新控制信息标识符来执行所述显示装置的描绘步骤。
附图说明
图1是示出了根据第一实施方式的数据处理装置的概要配置的框图;
图2是示出了根据第一实施方式的EPD更新控制单元的概要配置的框图;
图3是示出了根据第一实施方式的预处理单元的概要配置的框图;
图4是示出了根据第一实施方式的预处理高速缓存(cache)的配置例的示意图;
图5是示出了根据第一实施方式的更新处理例的流程图;
图6是示出了根据第二实施方式的数据处理装置的概要配置的框图;
图7是示出了根据第二实施方式的EPD更新控制装置的概要配置的框图;
图8是示出了根据第二实施方式的更新处理例的流程图;
图9是示出了根据第三实施方式的数据处理装置的概要配置的框图;
图10是示出了根据第三实施方式的更新处理例的流程图;
图11是示出了根据第四实施方式的数据处理装置的概要配置的框图;
图12是示出了根据第四实施方式的更新处理例的流程图;
图13是根据第五实施方式用于解释预载(preload)的概要的示意图;
图14是示出了根据第五实施方式的处理流程例的流程图;
图15是根据第五实施方式的预处理和描绘处理的时序图;
图16是示出了根据第六实施方式的在休眠时的操作例的时序图;
图17是根据第六实施方式的在休眠时的处理流程的流程图;
图18是示出了根据第七实施方式的在添加有提示(hint)信息的情况下执行更新处理的情况的示意图;
图19是示出了根据第七实施方式的更新处理的示意图;
图20是示出了根据第七实施方式的预处理高速缓存的高速缓存项的示意图;
图21是示出了根据第七实施方式的处理流程例的流程图;
图22是示出了根据第七实施方式的更新处理例的流程图;
图23是示出了根据第八实施方式的图像查看器应用的示意图;
图24是示出了根据第八实施方式的两个更新处理的时序图;
图25是示出了根据第十实施方式的云***的概要结构的框图;
图26是根据第十实施方式的云***的处理流程的流程图;
图27是根据第十一实施方式的用于解释更新处理的概要的示意图;
图28是示出了在图27所示旋钮的移动方向改变的情况下更新处理的概要的示意图;
图29是示出了根据第十二实施方式的数据处理装置的概要配置的框图;
图30是示出了根据第十二实施方式的预处理高速缓存的配置例的示意图;
图31是示出了根据第十二实施方式的更新处理例的流程图;
图32是示出了根据第十三实施方式的数据处理装置的概要配置的框图;以及
图33是示出了根据第十四实施方式的预处理高速缓存的配置例的示意图。
具体实施方式
如下将参考附图详细解释数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质的示例性实施方式。
例如,在更新数据的处理中(该处理是例如数据转换处理,并且可由数据转换器113a执行),为了在灰度电子纸上显示彩色图像数据,执行将图像数据转换成灰度图像数据或黑白(二值)图像数据等的处理、逆变换黑白图像数据的处理、调整图像数据的大小以使得图像数据的尺寸适配电子纸的显示尺寸或在电子纸部分更新的情况下适配更新区域的尺寸的处理,等等。
在更新控制信息的选择步骤中(该选择步骤可由预处理器113的选择器113b执行),为了选择使得能够在不消耗非必需的功率和时间的情况下执行目标更新处理的恰当的更新控制信息,应该执行更新数据的数据分析等。由于在没有选择恰当的更新控制信息的情况下数据处理装置上的负载可能会增加,因此该选择步骤是非常重要的处理。
更新控制信息是包括关于如何施加电压以将电子纸的像素或像素组的像素值转换成期望的灰度像素值以及在电子纸是彩色电子纸的情况下如何施加电压以将每个像素的颜色转换成期望的颜色等等的描述的信息。更新控制信息可被称为波形。更新控制信息可以包括关于如何应用电压值、施加电压的时间段以及在以某种顺序改变电压值和时间段时的电压值与时间段的组合等的信息。
数据处理装置上布置有多条更新控制信息,并且这些信息需要基于电子纸的更新方法而被恰当地使用。例如,取决于原始图像数据的等级数、通过原始图像数据的直方图分析获取的图像特征、更新方法的差异(例如,更新速度慢但更新前文字等的残像少的更新方法与更新速度快但容易出现残像的更新方法之间的差异、或是更新速度慢但目标颜色在更新过程中较不可见的更新方法和更新速度快但目标颜色可见的更新方法之间的差异)、或是周围温度的变化,从上述多条更新控制信息中选择并使用恰当的更新控制信息。因此,可以取决于情形为相同的更新数据使用不同的更新控制信息。
电子纸的描绘处理通过执行这些预处理而变得可用,并且创建了经预处理的更新数据和更新控制信息选择信息对。如在前所描述的,所述预处理会具有相对较大的功耗和较长的处理时间。此外,在彩色电子纸等中,存在其中电压施加序列随着电压变化而变得复杂,或是取决于更新数据中的颜色布置,更新序列变得复杂的情况。在此情况下,对于预处理中的选择步骤而言,用于图像分析和文字提取的处理变得复杂,并且结果可能会出现其中功耗和处理时间增加的情况。
在随后的实施方式中,将给出能够减少电子纸的预处理所需的功耗和处理时间的数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质的例子。
第一实施方式
首先,将参考附图详细描述根据第一实施方式的数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质。
图1是示出了根据第一实施方式的数据处理装置的概要配置的框图。如图1所示,数据处理装置1具有SoC(片上***)100、主存储器120、存储器显示器140、电源控制装置150A和150B、以及输入装置130。
存储器显示器140例如是电子纸(EPD:电子纸显示器)。此后,符号140表示EPD。作为EPD 140中的电子纸方法,可以应用诸如电泳显示、快速响应流体粉末显示、胆甾型液晶显示等的各种方法。
输入装置130包括布置在EPD 140外表面上的用作指点装置的触摸面板。数据处理装置可以包括诸如键盘或鼠标等的另一输入装置。
主存储器120可以是诸如MRAM(磁阻型随机存取存储器)等的非易失性存储器。在主存储器120上存储要在EPD 140上显示的更新数据以及在预处理的选择步骤中作为选择候选的一条或多条更新控制信息。在第一实施方式中,在主存储器120上存储从在预处理的处理步骤获取的经预处理的更新控制信息和在同一预处理的选择步骤创建的更新控制信息选择ID(该更新控制信息选择ID例如是更新控制信息选择标识符,并且在随后的实施方式中也是这样)对构造的预处理高速缓存。
电源控制装置150A向主存储器120和SoC 100供电,而电源控制装置150B向EPD 140供电。电源控制装置150A和150B中的每个可以分别是PMIC(电源管理集成电路)或类似物。
数据处理装置1具有诸如太阳能电池、电容器等的蓄电部,并且可以靠太阳能电池产生的电力操作。在此情况下,蓄电部可以存储由太阳能电池在空闲时间产生的过剩电力。电源控制装置150A和150B执行用于向数据处理装置1的各单元供电的电源控制,以使得在活动时间等的峰值功耗由存储在蓄电部上的电力和由太阳能电池产生的电力两者来负担。如上面所描述的,实施方式的一个目的是使得数据处理装置以非常少的电力操作。作为完成这一目的的基本方针,数据处理装置的每个模块被积极地转换至具有低功耗的待机模式或省电模式,由此功耗可以被减小。因此,重要的不仅仅是预处理的省电。在预处理的处理时间较长时,即便为了降低功耗而在数据处理装置的空闲时间期间(例如,等待来自用户的响应的时间以及不使用数据处理装置的时间)积极地将数据处理装置转换至具有低功耗的待机模式,但由于活动时间变长,也难以通过转换至待机模式而获得期望的效果。此外,因为数据处理装置的响应性受到预处理的处理时间的影响,所以在处理时间较长时,数据处理装置的可使用性可能会严重受损。因此,减少预处理的处理时间也是非常重要的。这对于其他实施方式也是一样的。
SoC 100包括CPU(中央处理单元)101、存储器控制器103、EPD控制器105、用于预处理的预处理加速器102、内部存储器104以及诸如无线LAN控制器106的通信接口。这些单元经由总线107彼此连接。
为了有效利用待机模式,SoC 100可以提供其中待机模式下的功耗和向待机模式转换/从待机模式恢复的电力成本不同的多种待机模式。
EPD控制器105使用主存储器120作为工作存储器。EPD控制器105从主存储器120中读取经预处理的更新数据和与更新控制信息选择ID相对应的更新控制信息,并且对EPD 140执行描绘处理。EPD控制器105能够并行更新EPD 140上的多个局部区域。
图2是示出了根据第一实施方式的EPD更新控制器的概要配置的框图。如图2所示,EPD更新控制器110可以是在CPU 101上操作的操作***(此后称为OS)或是EPD控制器105的装置驱动器等。EPD更新控制器110包括电源管理器115、预处理器113、高速缓存判定单元112、更新单元114和高速缓存管理器111(也被称为管理器)。如图4所示,预处理器113包括数据转换器113a和选择器113b。
当EPD更新控制器110从操作在数据处理装置1上的应用软件或中间件等接收到用于更新EPD 140的部分或全部区域的指令时,通过使得电源管理器115、预处理器113、高速缓存判定单元112、更新单元114和高速缓存管理器111协同操作,EPD更新控制器110检查使用相同的更新数据和相同的更新控制信息的更新处理的预处理结果是否命中了主存储器120中的预处理高速缓存(高速缓存命中(cache-hit))。当结果命中预处理高速缓存时,EPD更新控制器110通过重用(reuse)预处理高速缓存上的数据来执行EPD 140的描绘处理。由此,减小预处理的功耗和处理时间是可能的。此外,通过减小预处理的处理时间(此后称为预处理时间),延长对由MRAM构建的主存储器120断电的时间段是可能的,由此可以进一步减小功耗。
而且,一般而言,SoC 100到具有低功耗的待机模式的转换会需要更大的功耗和更长的处理时间用于从待机模式恢复。因此,为了减小总功耗,需要对从待机模式恢复的必要功耗进行补偿的空闲时间。在第一实施方式中,如上面所描述的,由于预处理时间可以被减小,因此延长空闲时间并增加使用具有低功耗的待机模式的机会是可能的,作为结果,可以进一步减小功耗。
图4是示出了存储在图1所示的主存储器上的预处理高速缓存的配置例的示意图。预处理高速缓存由图2所示的EPD更新控制器110的高速缓存管理器111管理。
如图4所示,预处理高速缓存由多个高速缓存项构成。在图4的示例中,六个高速缓存项被登记(register)为预处理高速缓存。每个高速缓存项都包括标签部分和预处理高速缓存数据部分对。
标签部分包括更新数据ID和更新方法标签对以及有效比特。由应用软件或中间件等发出的EPD更新请求在被添加有用于标识更新数据的更新数据ID和指示期望更新类型的更新方法标签对时被发出。接收这一更新请求的高速缓存判定单元112执行高速缓存命中的判定(高速缓存判定)。在高速缓存判定中,通过搜索高速缓存项中的标签部分,判定是否存在其中更新数据ID和更新方法标签对与更新请求中的相匹配并且用于指示对应高速缓存项的数据是有效还是无效的有效比特指示为有效的项。
更新数据ID是用于标识更新数据的信息。例如,在应用软件或中间件通过更新数据和更新数据ID之间的相关性对它们进行管理的同时使用相同更新数据的更新处理中,向EPD更新控制器110发出具有相同更新数据ID的更新请求。在图4的示例中,存在″1″至″4″这四类更新数据。
更新数据标签是要被添加至更新请求以指定更新方法的信息。例如,更新数据标签指定包括更新数据的二值化的更新方法、包括更新数据的二值化和二值化更新数据的逆处理的更新方法、很少有残像剩余的灰度更新方法、更新速度快但残像可能容易出现的更新方法、或者两种或更多种这类方法的组合等。在图4的示例中,对于更新数据ID是″1″和″2″的更新数据而言,已经预先指定了两种更新方法″B″和″W″,并正在将其登记在预处理高速缓存内,而对于更新数据ID是″3″和″4″的更新数据而言,已经预先指定了一种更新方法″G″,并正在将其登记在预处理高速缓存内。
在此,例如更新方法″B″规定更新在二值化更新数据之后执行,更新方法″W″规定更新在二值化更新数据和逆处理二值化更新数据之后执行,而更新方法″G″则规定更新在将更新数据转换成灰度更新数据之后执行。在其中更新数据被转换成灰度更新数据的更新方法″G″中,当更新数据的等级被分解为8级灰度时,选择用于以8级灰度更新的更新控制信息。在此情况下,能够在不使用16级灰度的更新控制信息的情况下用短的更新时间和低功耗来获得与16级灰度相同的图像质量。
对于由应用软件或中间件等发出的EPD 140的更新请求,作为对更新数据ID和更新方法标签对的代替,可以添加用于标识该更新数据ID和更新方法标签对的ID。在图4的情况下,例如可以将<1,B>的ID设为″1″,将<1,W>的ID设为″2″,将<2,B>的ID设为″3″,将<2,W>的ID设为″4″,将<3,G>的ID设为″5″,以及将<4,G>的ID设为″6″。在此情况下,对于标签部分中的<更新数据ID,更新方法标签>,可以代替地登记用于标识上述对的ID。这对于其他实施方式也是一样的。
预处理高速缓存数据部分包括更新控制信息选择ID和经预处理的更新数据对。
更新控制信息选择ID是用于从存储在数据处理装置1中的多条更新控制信息中指定单条更新控制信息的信息。当更新单元114指示EPD控制器105使用如图4所示的其中更新控制信息选择ID为″34″的项来执行EPD 140的更新处理时,EPD控制器105读出布置在主存储器120上的第34条更新控制信息,并且使用该更新控制信息执行更新处理。
在经处理的更新数据中,除了该经处理的更新数据的内容数据(内容)之外,还包括其数据尺寸。
图5是示出了根据第一实施方式的更新处理例的流程图。图5示出了其中通过EPD更新控制器110重用预处理高速缓存上的数据来实现更新处理的省电和加速的例子。图5所示的处理在应用软件或中间件等向EPD更新控制器110发出使用位于主存储器120上的帧缓冲器内的更新数据更新EPD 140的更新请求时开始。
如图5所示,在该更新处理中,当EPD更新控制器110接收到更新请求时,EPD更新控制器110的电源管理器115确认主存储器120是否出于积极省电的目的而断电(步骤S101)。当主存储器120为断电的时(步骤S101;是),电源管理器115使用电源控制装置150A给主存储器120通电(步骤S102),并且EPD更新控制器110行进至步骤S103。由此允许对主存储器120的访问。由于主存储器120是诸如MRAM的非易失性存储器,因此在主存储器120上形成的预处理高速缓存上的数据得以保持。另一方面,当主存储器120为通电的时(步骤S101;否),EPD更新控制器110直接行进至步骤S103。
在步骤S103,EPD更新控制器110的高速缓存判定单元112检查预处理高速缓存上是否存在与添加至更新请求的更新数据ID和更新方法标签对相匹配的高速缓存项(高速缓存判定)(步骤S103),并且当存在该高速缓存项时(步骤S103;是),EPD更新控制器110行进至步骤S107。另一方面,当不存在该高速缓存项时(步骤S103;否),EPD更新控制器110的高速缓存管理器111决定用于登记预处理结果的高速缓存项(步骤S104)。以此方式,当预处理高速缓存充满了高速缓存项时,高速缓存管理器111使用用于确定要被替换的高速缓存项的诸如LRU(最久未使用)的算法来决定该高速缓存项。接下来,EPD更新控制器110的预处理器113指示预处理加速器102执行预处理(步骤S105)。
预处理加速器102响应于来自预处理器113的指令基于主存储器120上的更新数据执行包括上面描述的处理步骤和选择步骤的预处理。其后,预处理加速器102将经预处理的更新数据作为预处理的结果登记至所决定的高速缓存项(步骤S106)。此外,高速缓存管理器111将更新控制信息选择ID作为该预处理的另一结果登记在同一高速缓存项中(步骤S106)。在同一步骤,高速缓存管理器111还将关于标签部分的更新数据ID、更新方法标签和有效比特(有效)的信息登记在同一高速缓存项上(步骤S106)。其后,EPD更新控制器110行进至步骤S107。
在步骤S107,EPD更新控制器110的更新单元114请求EPD控制器105使用在预处理高速缓存上登记的数据执行针对EPD 140的描绘处理(步骤S107)。响应于此,EPD控制器105从主存储器120的预处理高速缓存中读出与更新控制信息选择ID相对应的更新控制信息以及在同一高速缓存上登记的经预处理的更新数据,并执行针对EPD 140的描绘处理(步骤S108)。其后,EPD更新控制器110等待该更新处理的完成(步骤S109;否)。当通过中断操作或类似操作通知该更新处理已完成时(步骤S109;是),EPD更新控制器110的电源管理器115就使用电源控制装置150A对主存储器120断电(步骤S110)。由此得以减小功耗。这之后,EPD更新控制器110完成该操作。
如上面所描述的,通过登记预处理结果作为预处理高速缓存,大幅减少对主存储器120的存储器访问是可能的。结果就可以大幅减小功耗和处理时间。
在第一实施方式中,虽然更新控制信息选择ID作为预处理结果之一被存储在预处理高速缓存上,但是同样可能的是,代替更新控制信息选择ID,将更新控制信息本身登记在预处理高速缓存上。在这一情况下,在将预处理结果登记在高速缓存项中的处理(步骤S106)之前添加基于更新控制信息选择ID读出更新控制信息的处理。这对于其他实施方式也是一样的。
在第一实施方式中,虽然解释了其中主存储器120是非易失性存储器的情况作为示例,但是同样可能的是主存储器120是诸如DRAM的易失性存储器。在此情况下,在不执行诸如针对EPD 140的描绘处理的处理的空闲时间期间,为了在减小功耗的同时保持预处理高速缓存上的数据,可以设置DRAM控制器以便能够使用允许在保持数据的同时减小功耗的省电模式(诸如DRAM的自刷新模式)。这对于其他实施方式也是一样的。
在针对EPD 140的描绘处理完成之后的空闲时间期间,可以指示电源控制装置150B在使其自身切换至省电模式的同时停止供电。而且,还可以对SoC 100中诸如EPD控制器105的模块执行电力门控或停止供应时钟等。这对于其他实施方式也是一样的。此外,第一实施方式可以被应用于不具有预处理加速器102的配置中。
在第一实施方式中,虽然预处理加速器102执行预处理,但是由CPU 101或EPD控制器105执行预处理,或CPU 101和EPD控制器105分担预处理也是可能的。这对于其他实施方式也是一样的。
登记预处理高速缓存的项的处理不限于上面描述的方法,由预处理加速器102执行所有处理,或者CPU 101和预处理加速器102分担该处理也是可能的。这对于其他实施方式也是一样的。
在第一实施方式中,虽然使用的是集成在SoC 100内的EPD控制器105,但是使用位于SoC 100外部的EPD控制器也是可能的。
图4示出了预处理高速缓存的高速缓存项的一个配置示例,并且其不限于这一配置。例如,归因于其中EPD 140的显示区域可以被部分更新的配置,存在其中要被高速缓存在预处理高速缓存数据部分上的经预处理的更新数据的尺寸取决于各项而有所不同的情况。
具体而言,作为更新数据,例如,存在从诸如电子书应用中整个单页的数据的大尺寸数据到诸如当前页的页码的数据、要由应用软件在EPD 140上显示以便数据处理装置1的用户通过使用触摸面板来选择的软件按钮的数据、以及用户界面内诸如菜单或列表等的每个选项的图像数据的小尺寸数据的各类数据。因此,对于图4所示每一项内用于登记经预处理的更新数据的区域而言,存储C语言指针等或指示另一区域的地址信息等来代替经预处理的更新数据也是可能的。在这类情况下,用于实际登记经预处理的更新数据的区域是由该指针或地址信息等指示的另一区域。在此,通过利用EPD 140可部分更新的特性,通过由预处理高速缓存存储作为更新目标的一部分经预处理的更新数据来更新屏幕变得可能,而无需预处理高速缓存存储整个屏幕的经预处理的更新数据。这对于EPD而言是重要的预处理高速缓存特性。这对于其他实施方式也是一样的。
在第一实施方式中,作为用户界面在EPD 140上描绘的诸如按钮的小数据图像的更新在预处理中被高速缓存。通过这一配置,根据EPD 140和EPD控制器105的特性,存在其中更新时间(从EPD控制器105开始实际更新处理的时刻到EPD控制器105完成该处理的时刻的时间段)不会取决于更新数据的数据尺寸(此后称为更新尺寸)而大幅变化的情况。因此,在其中数据处理装置1出于减小功耗的目的而在更新完成之后转换至具有低功耗的待机模式的情况下,小更新尺寸的情况下的省电效果变得与大更新尺寸的情况相等。因此,在小数据尺寸的更新中由预处理高速缓存进行高速缓存是非常重要的。此外,按钮或键盘上的每个键等在响应性能方面对于用户有很大影响。因此,通过如上面所描述的高速缓存,改善易用性是可能的。
在第一实施方式中,对于已经为其执行过一次预处理的更新数据而言,虽然预处理结果被存储在预处理高速缓存上,但是并不限于这一配置。例如,对于容易预期其频繁使用的更新数据(诸如要在数据处理装置1启动时显示的主屏幕、菜单和列表、软件键盘的每个按键的图像、或是能由一个或多个应用软件共享的软件片段等),可以预先对其执行预处理并将预处理结果预先登记在数据处理装置1上。在此,术语“预先”可以指在装运之前、在安装时、或在软件更新时等。预先登记的预处理结果在数据处理装置1启动或冷启动时或者应用软件启动时等被登记在预处理高速缓存上。由此,对于特定的更新数据而言,在最初的更新处理中减小功耗是可能的。这对于其他实施方式也是一样的。
在第一实施方式中,虽然电源控制装置150A向主存储器120和SoC 100供电而电源控制装置150B向EPD 140供电,但是并不限于这一配置。例如,电源控制装置150A可以向主存储器120、SoC 100和EPD 140供电。这对于其他实施方式也是一样的。
在第一实施方式中,预处理中的处理步骤可以包括由诸如GPU(图形处理单元)或CPU 101等的加速器来创建更新数据的处理。用于创建更新数据的处理可以包括以PDF(可移植文档格式)数据或网络浏览器的渲染处理。这对于其他实施方式也是一样的。
第二实施方式
接下来,将参考附图详细描述根据第二实施方式的数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质。对于下文与上面描述的实施方式中相同的配置,将通过使用相同的参考编号对其引用来省略重复的解释。
图6是示出了根据第二实施方式的数据处理装置的概要结构的框图。如图6所示,数据处理装置2具有SoC 200、主存储器120、EPD140、EPD控制器210、EPD专用存储器220、电源控制装置150A和150B以及输入装置130。如上面所描述的,数据处理装置2具有与根据第一实施方式的数据处理装置1相同的配置,不同之处在于EPD控制器210是与SoC 200分离的,并且用于登记用于更新处理的数据的EPD专用存储器220被布置在EPD控制器210内。
除了EPD 140之外,电源控制装置150B还向EPD控制器210和EPD专用存储器220供电。向EPD控制器210等的供电可由向主存储器120和SoC 200等供电的电源控制装置150A进行。
如同第一实施方式,主存储器120是诸如MARM的非易失性存储器。在主存储器120上存储有要在EPD上显示的更新数据。该更新数据在执行更新处理之前被转发到EPD专用存储器220。
EPD专用存储器220可以是诸如MRAM的非易失性存储器。EPD专用存储器220可被用作EPD控制器210的工作存储器。
SoC 200包括总线107、CPU 101、存储器控制器103和无线LAN控制器106等。SoC 200可以如同第一实施方式一样包括预处理加速器102。
与第一实施方式不同的是,在第二实施方式中,EPD控制器210执行预处理和描绘处理(步骤)。也就是说,在第二实施方式中,EPD控制器210用作EPD更新控制器。EPD控制器210包括诸如非易失性MRAM的内部存储器211。在内部存储器211上存储有从经预处理的更新数据和更新控制信息选择ID对构造的预处理高速缓存。然而,更新控制信息也可被存储在内部存储器211上。
根据第二实施方式的EPD更新控制器的基本配置与根据第一实施方式的EPD更新控制器110(参见图2)相同。EPD更新控制器110位于EPD控制器210中的例子如图7所示。当EPD更新控制器110接收到来自应用软件或中间件等的对EPD 140的部分或全部的更新请求时,EPD更新控制器110检查使用相同更新数据和相同更新控制信息的更新处理的预处理结果是否命中了在EPD控制器210的内部存储器211上构造的预处理高速缓存(高速缓存判定)。当结果命中预处理高速缓存时,EPD更新控制器110指示EPD描绘单元213通过重用预处理高速缓存上的数据来执行EPD 140的更新处理。由此,减小预处理的功耗和处理时间是可能的。此外,通过省略预处理,保持EPD专用存储器220断电是可能的,由此可以进一步减小功耗。在EPD控制器210的内部存储器211上存储的预处理高速缓存的配置与第一实施方式中例示的预处理高速缓存(参见图4)相同。
图8是示出了根据第二实施方式的更新处理例的流程图。当向EPD控制器210的装置驱动器发出使用在主存储器120上存储的更新数据来更新EPD 140的更新请求时,在将来自主存储器120的更新数据转发至EPD专用存储器220之后根据来自EPD控制器210的装置驱动器的指令来开始图8所示的操作。此时,当对EPD控制器210、EPD专用存储器220和主存储器120的供电出于积极省电的目的而停止时,由EPD控制器210的装置驱动器等指示电源控制装置150B和150A重启对EPD控制器210、EPD专用存储器220和主存储器120的供电。当更新数据已被存储在EPD专用存储器220上时,不是必须从自主存储器120转发更新数据,因此对主存储器120的供电也不是必须的。此外,在此时向EPD专用存储器220供电也不是必须的。在将更新数据转发至EPD专用存储器220之后,可以指示电源控制装置150A停止对主存储器120的供电。由于EPD控制器210上的内部存储器211是非易失性存储器,因此在内部存储器211上构造的预处理高速缓存上的数据得以保持。
如图8所示,在更新处理中,当对EPD控制器210的供电基于对更新请求的接收而被重启时,EPD更新控制器110的高速缓存判定单元112就检查在该预处理高速缓存上是否存在与添加至该更新请求的更新数据ID和更新方法标签对相匹配的高速缓存项(高速缓存判定)(步骤S201),并且当存在该高速缓存项时(步骤S201;是),EPD更新控制器110行进至步骤S210。另一方面,当不存在该高速缓存项时(步骤S201;否),EPD更新控制器110的电源管理器115检查EPD专用存储器220是否出于积极省电的目的而被断电(步骤S202)。当EPD专用存储器220为断电的时(步骤S202;是),电源管理器115使用电源控制装置150B给EPD专用存储器220通电(步骤S203),并且EPD更新控制器110行进至步骤S206。由此允许对EPD专用存储器220的访问。另一方面,当EPD专用存储器220为通电的时(步骤S202;否),EPD更新控制器110直接行进至步骤S206。
在步骤S206,EPD更新控制器110的高速缓存管理器111决定用于登记预处理结果的高速缓存项(步骤S206)。以此方式,当预处理高速缓存充满了高速缓存项时,高速缓存管理器111使用用于确定要被替换的高速缓存项的算法(诸如LRU)来决定该高速缓存项。接下来,EPD更新控制器110的预处理器113中的数据转换器113a和选择器113b执行预处理(步骤S207),并且在所决定的高速缓存项上登记作为该预处理结果的经预处理的更新数据(步骤S208)。此外,高速缓存管理器111将更新控制信息选择ID作为该预处理的另一结果登记在同一高速缓存项中(步骤S208)。在同一步骤,高速缓存管理器111还将关于标签部分的更新数据ID、更新方法标签和有效数据(有效)的信息登记在同一高速缓存项上(步骤S208)。在此,当布置有预处理加速器102时,可以由预处理器113向预处理加速器102发出预处理指令并由该预处理加速器102执行预处理。
接下来,EPD更新控制器110的电源管理器115在使用之后对EPD专用存储器220断电(步骤S209),并且EPD更新控制器110行进至步骤S210。
在步骤S210,EPD更新控制器110的更新单元114使用在预处理高速缓存上登记的数据来执行针对EPD 140的描绘处理(步骤S210)。其后,EPD更新控制器110等待该更新处理的完成(步骤S211;否)。当通过中断操作或类似操作通知该更新处理的完成时(步骤S211;是),EPD更新控制器110的电源管理器115就使用电源控制装置150B对EPD 140和EPD控制器210断电(步骤S212)。由此得以减小功耗。由于内部存储器211是非易失性存储器,因此即便EPD控制器210被断电,内部存储器211中高速缓存的数据也得以保持。此外,由于EPD 140是非易失性存储器显示器,因此在EPD 140上描绘的图像得以保持。这之后,EPD更新控制器110完成该操作。
如上面所描述的,通过登记预处理结果作为预处理高速缓存,大幅减少对EPD专用存储器220的存储器访问是可能的。结果就可以大幅减小功耗和处理时间。
在第二实施方式中,虽然预处理高速缓存被存储在EPD控制器210的内部存储器211上,但是同样可能的是将预处理高速缓存登记在EPD专用存储器220上或是内部存储器211和EPD专用存储器220两者上。此时,在内部存储器211上,可以登记被频繁预期的预处理高速缓存。此外,在第二实施方式中,虽然所有的更新控制信息都被存储在内部存储器211上,但是也可以将部分或全部更新控制信息存储在EPD专用存储器220上。此时,在内部存储器211上,可以登记被频繁预期的预处理高速缓存。这对于其他实施方式也是一样的。
在第二实施方式中,虽然描述了其中除主存储器120之外,EPD控制器210的内部存储器211和EPD专用存储器220也是非易失性存储器的情况作为例子,但是EPD控制器210的内部存储器211和EPD专用存储器220也可以是易失性存储器。在此情况下,在不执行诸如针对EPD 140的描绘处理的处理的空闲时间期间,为了在降低功耗的同时保持预处理高速缓存上的数据,可以使用诸如DRAM的自刷新模式的省电模式,以便使得能够在保持数据的同时减小功耗,并且还可以仅向EPD控制器210的内部存储器211供电。这对于其他实施方式也是一样的。
如上面所描述的,并不限于其中EPD控制器210与SoC 200分离的结构,而是也可由第一实施方式中SoC 100的EPD控制器105来执行与第二实施方式的EPD控制器210相同的操作。在此情况下,可以是EPD控制器105具有内部存储器211,或是使用内部存储器104来代替内部存储器211。
在该示例中,由于EPD 140的显示可以被部分更新的特性,在预处理高速缓存数据部上高速缓存的经预处理的更新数据的更新尺寸可能往往逐项不同。因此,同样可以接受的是这样一种配置,其中用于登记图4所示每个高速缓存项的经预处理的更新数据的区域包括指示实际存储该数据的另一区域的地址信息。这对于其他实施方式也是一样的。
第三实施方式
接下来,将参考附图详细描述根据第三实施方式的数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质。对于下文与上述实施方式中相同的配置,将通过使用相同的参考编号对其引用来省略重复的解释。
根据第三实施方式的数据处理装置例如可以具有与根据第一实施方式的数据处理装置1(参见图1)相同的配置。然而,在第三实施方式中,预处理高速缓存被布置在SoC 100的非易失性内部存储器104内。通过将预处理高速缓存布置在SoC 100的非易失性内部存储器104内,在预处理结果命中预处理高速缓存时就不是必须访问作为非易失性存储器的主存储器120,在主存储器120保持断电的同时更新EPD140是可能的。结果,延长主存储器120的断电时间段是可能的,由此可以进一步减小功耗。此外,由于SoC 100中的内部存储器104是片上存储器,因此相比于主存储器120实现高速访问是可能的。由此可以缩短更新处理的处理时间,从而可以进一步减小功耗。
在根据第三实施方式的SoC 100在低功耗的待机模式下操作时,SoC 100可以从诸如并入数据处理装置2中专用于特定处理的键、触摸面板、键盘、或按钮等的输入装置130接收中断。
内部存储器104是诸如MRAM的非易失性存储器。在第三实施方式中,在内部存储器104上存储从经预处理的更新数据和更新控制信息选择ID对构造的预处理高速缓存。预处理高速缓存的基础配置可以与图4所示的预处理高速缓存相同。更新控制信息也位于内部存储器104上。此外,内部存储器104上还具有中断矢量表以及向EPD控制器210的装置驱动器发出在中断矢量表上登记的更新处理的更新请求的用于EPD更新的中断句柄。如同第一实施方式,要在EPD 140上显示的更新数据位于主存储器120上。
根据第三实施方式的EPD更新控制器的基本配置与图2所示的根据第一实施方式的EPD更新控制器110相同。高速缓存判定单元112通过用于EPD更新的中断句柄的处理而位于内部存储器104上。预处理器113、更新单元114、高速缓存管理器111和电源管理器115是EPD控制器210的装置驱动器的一部分,并且位于内部存储器104上。在此,这些配置的一部分可以位于主存储器120上。
图9是示出了根据第三实施方式的数据处理装置的概要配置的框图。如图9所示,在数据处理装置3处布置有例如“后退”键301、“选择”键302和“前进”键303。在数据处理装置3的EPD 140上,由软件显示包括三个选项的菜单340。在第三实施方式中,当内部存储器104上用于EPD更新的中断句柄响应于由于数据处理装置3的用户输入键盘上的键或专用于特定处理的键而出现的中断从而启动时,更新处理开始。在此,作为前提,例如用于EPD更新的中断句柄与一特定键相链接。例如,用于EPD更新的中断句柄分别链接至“前进”键303和“后退”键301,以便由应用软件针对在EPD 140上显示的菜单340内的前后选项移动焦点或是显示电子书应用中的上一页或下一页。“前进”键303被分配有由应用软件或中间件等预留的特定更新数据ID=1000。在此,由于菜单340中有三个选项,因此链接至“前进”键303的用于EPD更新的中断句柄可以具有可以从′0′至′2′变化的条件变量。在此情况下,预留从第1000到第1002的更新数据ID。
图10是示出了根据第三实施方式的更新处理例的流程图。图10所示的操作旨在通过重用预处理高速缓存上的数据实现更新处理的省电和加速,并且以如下方式执行。也就是说,当对SoC 100的中断通过输入键盘键而发生时,则启动相应的用于EPD更新的中断句柄。在用于EPD更新的中断句柄中,直接使用由高速缓存判定单元112预先分配给每个键的特定更新数据ID(例如,第1000)和更新方法标签,或者使用基于更新数据ID及其条件变量的计算结果。条件变量指示例如聚焦菜单中的哪个选项(例如,当聚焦第三选项时,条件变量为第1002=1000+2)。此外,该计算是其中特定更新数据ID将具有响应于例如“后退”键的中断而递减的条件变量(例如1002-1=第1001)的处理,由此焦点移动至前一选项。
在图10所示的操作中,EPD更新控制器110的高速缓存判定单元112检查预处理高速缓存上是否存在有与获取的更新数据ID和获取的更新方法标签对相匹配的高速缓存项(高速缓存判定)(步骤S301),并且在该高速缓存项存在时(步骤S301;是),EPD更新控制器110行进至步骤S310。另一方面,在该高速缓存项不存在时(步骤S301;否),高速缓存判定单元112向应用软件等通知键输入事件(步骤S302)。其后,由应用软件执行与键输入事件相对应的处理,并且EPD更新控制器110等待直到接收到来自应用软件的更新请求(步骤S303;否)。
对于从应用软件接收到的更新请求,其添加有预留的更新数据ID(从第1000到第1002)。因此,高速缓存判定单元112可以在不执行高速缓存判定的情况下判定在预处理高速缓存中不存在该高速缓存项(高速缓存未命中(cache-miss)))。因此,当EPD更新控制器110接收到来自应用的更新请求时(步骤S303;是),EPD更新控制器110的高速缓存管理器111决定用于登记预处理结果的高速缓存项(步骤S304)。以此方式,当预处理高速缓存充满了高速缓存项时,高速缓存管理器111使用用于判定要被替换的高速缓存项的诸如LRU的算法来决定该高速缓存项。
接下来,EPD更新控制器110的电源管理器115确认主存储器120是否出于积极省电的目的而断电(步骤S305)。当主存储器120为断电的时(步骤S305;是),电源管理器115使用电源控制装置150A给主存储器120通电(步骤S306),并且EPD更新控制器110行进至步骤S307。由此允许对主存储器120的访问。由于主存储器120是诸如MRAM的非易失性存储器,因此在主存储器120上构造的预处理高速缓存的数据得以保持。另一方面,当主存储器120为通电的时(步骤S305;否),EPD更新控制器110直接行进至步骤S307。
在步骤S307,由于高速缓存判定的结果是没有命中预处理高速缓存(高速缓存未命中),因此EPD更新控制器110的预处理器113指示预处理加速器102执行预处理(步骤S307)。
预处理加速器102响应于来自预处理器113的指令基于主存储器120上的更新数据执行包括上面描述的处理步骤和选择步骤的预处理。其后,预处理加速器102将经预处理的更新数据作为预处理的结果重写至所决定的高速缓存项(步骤S308)。此外,高速缓存管理器111在同一高速缓存项内登记关于作为预处理的另一结果的更新控制信息选择ID、以及该标签部分的更新数据ID、更新方法标签和有效比特(有效)的信息(步骤S308)。其后,EPD更新控制器110的电源管理器115使用电源控制装置150A对主存储器120断电(步骤S309),并且EPD更新控制器110行进至步骤S310。
在步骤S310,EPD更新控制器110的更新单元114请求EPD控制器105使用在预处理高速缓存上登记的数据来执行针对EPD 140的描绘处理(步骤S310)。响应于此,EPD控制器105从主存储器120的预处理高速缓存中读出与更新控制信息选择ID相对应的更新控制信息以及在同一高速缓存上登记的经预处理的更新数据,并执行针对EPD 140的描绘处理(步骤S311)。这之后,EPD更新控制器110完成该操作。
在第三实施方式中,由于前提是特定中断由用于EPD更新的中断句柄的高速缓存判定单元112判定,因此可以通过将在步骤S304中发出的具有所分配的更新数据ID的更新请求的判定结果固定为高速缓存未命中来省略判定处理。此外,通过进行布置以使得该判定处理在更新请求被通知之后由并入EPD控制器210的驱动器内的另一高速缓存判定单元执行,对于该特定中断之外的其他中断,省略如同第一实施方式中的预处理是可能的。结果就是可以实现进一步的省电和加速。
此外,例如在将功率比SoC 100低的诸如微控制器的控制器布置在输入装置130和SoC 100之间,该控制器从电源控制装置150A之外的其他地方供电,且该控制器可以控制SoC 100和电源控制装置150A时,可以通过在步骤S311的描绘处理完成之后的空闲时间期间执行其中控制器停止对SoC 100的供电且电源控制装置150A本身断电的休眠来进行积极的省电。在此情况下,由于SoC 100的内部存储器104是非易失性存储器,因此在控制器引导的恢复处理之后,预处理高速缓存的数据得以保持。因此,在从空闲中恢复之后,可以高速执行EPD 140的更新处理。此外,当SoC 100的内部存储器104是诸如SRAM的易失性存储器时,可以在将内部存储器104上的预处理高速缓存保存在非易失性的主存储器120之后执行休眠。还可以在使得EPD 140断电的同时仅使内部存储器104(其是SRAM等)通电。这对于其他实施方式也是一样的。
另外,在第三实施方式中,虽然为中断预先布置了特定的用于EPD更新的中断句柄、特定的更新数据ID以及特定的更新方法标签,但是其间的对应关系在应用软件启动时可以动态变化。
在第三实施方式中,虽然布置使得所有的预处理高速缓存位于SoC 100的内部存储器104上,但并非必须将所有的预处理高速缓存布置在内部存储器104上,而是也可以将预处理高速缓存的一部分布置在主存储器120上。在此情况下,通过出于抑制执行对主存储器120通电的次数的目的而使频繁使用的高速缓存项等优先位于内部存储器104上,可以对功耗和处理速度加以优化。
此外,在第三实施方式中,虽然整个更新控制信息位于内部存储器104上,但是也可以使更新控制信息的一部分位于主存储器120上。以此方式,内部存储器104可以被用作频繁使用的更新控制信息的高速缓存。
在第三实施方式中,虽然使用了集成在SoC 100内的EPD控制器210,但是也可以使用位于SoC 100外部的EPD控制器。
此外,对于其中要显示的内容为像菜单屏幕那样静态的极频繁使用的更新数据而言,将作为预处理结果的经预处理的更新数据和更新控制信息ID预先登记在内部存储器104上的预处理高速缓存上是可以接受的。在此情况下,由于可以跳过图10中步骤S302至S309的处理,因此可以获得高度省电效果。在此,术语“预先”可以指在应用软件启动时、数据处理装置3冷启动时或装运之前等。
第四实施方式
接下来,将参考附图详细描述根据第四实施方式的数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质。对于下文与上述实施方式中相同的配置,将通过使用相同的参考编号对其引用来省略重复的解释。
根据第四实施方式的数据处理装置具有与根据第二实施方式的数据处理装置2(参见图6)相同的配置,其中预处理高速缓存的标签部分位于EPD控制器210的内部存储器104上,不同之处在于功耗低于SoC 200的控制器被布置在诸如键盘或触摸面板等的一个或多个输入装置130和SoC 200之间。该控制器从电源控制装置150A和SoC200之外的其他地方供电,并且可以控制SoC 200和电源控制装置150A。
当控制器接收到来自键盘等的中断操作请求时,控制器判定与该中断相对应的更新处理的预处理高速缓存是否存在,并且当相对应的预处理高速缓存存在时(高速缓存命中),控制器将更新请求直接发送至EPD控制器210,并且当相对应的预处理高速缓存不存在时(高速缓存未命中),控制器向SoC 200发送中断,并且如果需要则使得SoC 200发出更新请求。因此,当预处理高速缓存存在时(高速缓存命中),可以在SoC 200和主存储器120保持断电的同时使用最低配置来执行更新处理,由此可以大幅减小功耗。例如,在诸如电子书应用的情况下,为了打开新的电子书,可以使用包括SoC 200和主存储器120的配置来执行操作,而对于重复简单翻页以浏览电子书的大部分时间而言,则可以使用不包括SoC 200和主存储器120的最低配置来执行操作。
图11是示出了根据第四实施方式的数据处理装置的概要结构的框图。如图11所示,数据处理装置4具有SoC 200、主存储器120、EPD 140、EPD专用存储器220、电源控制装置150A和150B、电源控制装置450、微控制器400以及一个或多个输入装置130。
输入装置130包括键盘、触摸面板或网络等。这些输入装置130的中断操作被传送至布置在SoC 200和输入装置130之间的微控制器400,并将不被直接传送至SoC 200。
微控制器400的功耗低于SoC 200,并且微控制器400通常被通电。微控制器400具有内部存储器401,并且预处理高速缓存的标签部分被登记在该内部存储器401上。
在第四实施方式中,与第二实施方式相同,EPD控制器210执行预处理。EPD控制器210具有诸如非易失性MRAM等的内部存储器211。在内部存储器211上还存储有从经预处理的更新数据和更新控制信息选择ID对构造的预处理高速缓存。预处理高速缓存的标签部分也存储在EPD控制器210的内部存储器211上。存储在EPD控制器210的内部存储器211上的预处理的标签部分与存储在微控制器400的内部存储器401上的预处理的标签部分之间的一致性应该得到保持。更新控制信息也位于EPD控制器210的内部存储器211上。
EPD更新控制器的基本配置与第二实施方式中的相同。同样在第四实施方式中,EPD更新控制器110是EPD控制器210中的处理。然而,与高速缓存判定单元112相同的高速缓存判定单元也被并入微控制器400。而且,还可以将用于对SoC 200通电/断电的电源管理器并入微控制器400。存储在EPD控制器210的内部存储器211上的预处理高速缓存的配置与在第一实施方式中例示的预处理高速缓存(参见图4)相同。
图12是示出了根据第四实施方式的更新处理例的流程图。图12所示的处理在由于数据处理装置4的用户在键盘上进行键入等而出现对微控制器400的中断时开始。如同第三实施方式一样,对于键盘的特定键,预先分配了特定更新数据ID和特定更新方法标签对,等等。
如图12所示,在更新处理中,微控制器400上的高速缓存判定单元112使用微控制器400的内部存储器401上的预处理高速缓存的标签部分检查在该预处理高速缓存上是否存在与在中断时被通知的更新数据ID和更新方法标签对相匹配的高速缓存项(高速缓存判定)(步骤S401),并且当该高速缓存项存在时(步骤S401;是),微控制器400指示电源控制装置150B向EPD控制器210供电以使得EPD控制器210通电(步骤S414),将更新请求传送至EPD控制器210(步骤S415),并且行进至步骤S411。另一方面,当该高速缓存项不存在时(步骤S401;否),微控制器400上的高速缓存判定单元112向SoC 200通知中断。由此,向应用软件通知了与键入事件相对应的处理(步骤S402),并且由该应用软件执行与该键入事件相对应的处理。在其后,作为其结果,具有更新数据ID和更新方法标签对的更新请求被发出至EPD控制器210作为结果。在此,在向SoC 200通知中断时,在SoC 200断电的情况下,微控制器400的电源管理器115使用电源控制装置150A对SoC 200通电,并接着通知中断。此外,在作为与键入事件相对应的处理的结果向EPD控制器210发出更新请求之后,可以使得SoC 200转换至具有低功耗的待机模式或使得微控制器400的电源管理器115指示停止向SoC 200供电。
接下来,作为EPD控制器210的处理的电源管理器115检查EPD专用存储器220是否出于积极省电的目的而被断电(步骤S404),并且在EPD专用存储器220被断电的情况下(步骤S404;是),电源管理器115使用电源控制装置150B对EPD专用存储器220通电(步骤S405),并且EPD控制器210行进至步骤S406。由此允许对EPD专用存储器220的访问。另一方面,当EPD专用存储器220为通电的时(步骤S404;否),EPD控制器210直接行进至步骤S406。
接下来,作为EPD控制器210的处理的高速缓存管理器111使用诸如LRU的判定要被代替的高速缓存项的算法来决定该高速缓存项(步骤S406)。接着,作为EPD控制器210的处理的预处理器113使用EPD专用存储器220作为工作存储器来执行预处理(步骤S407),并且将预处理的结果登记在所决定的高速缓存项上(步骤S408)。
接下来,作为EPD控制器210的处理的电源管理器115使用电源控制装置150B对EPD专用存储器220断电(步骤S409)。接着,通过将来自EPD控制器210的高速缓存管理器111的预处理的标签部分的信息传送至微控制器400并执行用于得到微控制器400上的同步的更新标签部分的处理,使得存储在微控制器400的内部存储器401上的标签部分和存储在EPD控制器210的内部存储器211上的标签部分彼此同步(步骤S410),并且EPD控制器210行进至步骤S411。由此保持存储在EPD控制器210的内部存储器211上的标签部分与存储在微控制器400的内部存储器401上的标签部分之间的一致性。在此,步骤S410可以经由SoC 200执行。此外,在要被高速缓存的更新处理被限制为多个特定的经预处理的更新数据ID和更新方法标签对并针对数据处理装置4被预先设定的情况下,可以省略步骤S410的处理。
在步骤S411,作为EPD控制器210的处理的更新单元114读出与在预处理高速缓存上登记的更新控制信息选择ID相对应的更新控制信息,读出在预处理高速缓存上登记的经预处理的更新数据,并对EPD 140执行描绘处理(步骤S411)。其后,EPD控制器210等待更新处理的完成(步骤S412;否)。当通过中断操作等通知更新处理已完成时(步骤S412;是),微控制器400上的电源管理器115使用电源控制装置150B对EPD控制器210断电(步骤S413)。这一处理可以由EPD控制器210的电源管理器执行。由此EPD控制器210的功耗也可以被减小。由于内部存储器211是非易失性存储器,因此即便EPD控制器210被断电,内部存储器211上的高速缓存的数据也得以保持。这之后,EPD控制器210完成该操作。
第五实施方式
为了更有效地进行上面描述的实施方式,提供一种针对预处理高速缓存执行预载的方法。预载是其中事先执行对将来很可能要被执行的更新处理的更新数据的预处理并将预处理的结果登记在预处理高速缓存上的处理。以此方式,如果可以指定将来很可能要被执行的更新处理,则通过在实际更新请求发出之前执行其中用于目标更新数据的预处理被事先执行并将该预处理的结果登记在预处理高速缓存上的预载,可以响应于甚至是初始更新请求而使用预处理高速缓存上的数据。结果,由于可以缩短更新时间,所以可以改善数据处理装置的响应性。此外,通过缩短更新时间,可以延长对SoC 200和存储器等断电的时间段,由此可以实现进一步的省电。
预处理的预载可以被应用于第一至第四实施方式中的任一实施方式。在随后的描述中,使用其中SoC 200的内部存储器104被用作高速缓存的第三实施方式作为基本配置。
预处理的预载可以被应用于各种用途,例如,诸如更新菜单、列表或电子书等中的下一选项或下一页。在此,举出假名-汉字转换应用作为例子进行说明。
图13是用于说明假名-汉字转换应用中的预载的概要的图示。在假名-汉字转换应用中,例如在由用户输入目标词的读音(例如,″shou″)并且输入转换键时,显示从被称为字典的读音和汉字表规定的多个汉字候选(例如,″小″、″省″、″少″)。其后,通过用户处理转换键,焦点按顺序移动至下一候选。首先,假设例如如图13的(a)所示的原始的着色数据存在。当用户输入转换键一次时,如图13的(b)所示,三个汉字候选″小″、″省″和″少″在EPD 140上以黑白显示。具体而言,以从左侧开始的顺序,聚焦的候选″小″被突出显示(即,背景为黑文字为白),而未聚焦的候选″省″和″少″则未被突出显示。接下来,当用户输入转换键一次时,如图13的(c)所示,焦点移动至候选″省″,并且其他候选″小″和″少″未被突出显示。此外,当转换键被再一次输入时,如图13的(d)所示,焦点移动至候选″少″,并且其他候选″省″和″小″未被突出显示。
为了显示图13的(b)所示的状态,执行包括针对候选″小″进行突出显示的预处理<′小′,′W′>以及针对候选″省″和″少″不进行突出显示的预处理<′省′,′B′>和<′少′,′B′>在内的三个预处理。为了从图13的(b)所示的状态显示图13的(c)所示的状态,另外执行包括候选″小″的不进行突出显示的预处理<′小′,′B′>以及候选″省″的进行突出显示的预处理<′省′,W′>在内的两个预处理。为了从图13的(c)所示的状态显示图13的(d)所示的状态,虽然存在更新候选″省″和″少″的需要,但由于可以重用针对候选″省″的<′省′,′B′>的预处理高速缓存,因此仅执行候选″少″的进行突出显示的预处理<′少′,′W′>。
由于用户可能期望每次按下转换键时焦点都会移动,因此倘若执行用于每次按键的预处理都花时间来移动焦点,则存在易用性受损的可能性。此外,由于每次都需访问存储原始数据的主存储器120,因此可能存在主存储器120可能需要被重复开关,对主存储器120的断电可能变得困难等的问题。这可能会导致在利用非易失性存储器的优点方面的困难。
因此,通过预先一次性全部地执行要用于一系列处理的六个预处理<′小′,′W′>、<′省′,′W′>、<′少′,′W′>、<′小′,′B′>、<′省′,′B′>和<′少′,′B′>并将结果登记在位于SoC 200的内部存储器104上的预处理高速缓存上,可以加速焦点的移位。此外,由于仅需要主存储器120通电一次,因此还可以减小功耗。当用于一次性全部地执行六个预处理的处理时间影响易用性时,可以通过利用EPD 140的单次描绘处理的处理时间相对较长的属性来隐藏描绘处理中的这些预处理的部分或全部处理时间。
图14是示出了在假名-汉字转换应用中用于预载至预处理高速缓存的应用软件的处理流程的例子的流程图。在图14所示的方法中,上面描述的六个预处理不是一次性全部执行的。首先,当用户输入键盘中的转换键等时,显示图13的(b)中的状态最少所需的<′小′,‘W’>、<′省′,‘B’>和<′少′,‘B’>的三个更新请求被发出至EPD更新控制器110(步骤S501至S503)。响应于此,EPD控制器210并行执行针对该三个更新请求的三个预处理和三个描绘处理。此时,EPD更新控制器110执行对SoC 200的内部存储器104的预处理高速缓存的高速缓存处理。在执行针对EPD 140的描绘处理期间,在假名-汉字转换应用中,EPD更新控制器110被指示执行显示图13的(c)所示状态和图13的(d)所示状态所需的剩下的三个预处理(步骤S504)。由此,六个预处理的全部结果都被登记在预处理高速缓存上。在此,在步骤S504,不执行基于该三个预处理的结果的描绘处理。其后,当用户再次输入转换键时,使用预处理高速缓存上的数据执行显示图13的(c)所示状态和图13的(d)所示状态所需的更新处理。此时,由于不发生对主存储器120的访问和预处理,因此可以抑制功耗并加快移动焦点。
图15示出了在执行图14所示的处理流程时的预处理和描绘处理的时序图的例子。图15的(a)示出了六个预处理<′小′,′B′>、<′省′,‘W’>、<′少′,‘W’>、<′小′,‘W’>、<′省′,′B′>和<′少′,′B′>的时序图,而图15的(b)则示出了用于显示图13的(b)所示的状态的三个描绘处理<′小′,′B′>、<′省′,‘W’>、<′少′,‘W’>的时序图。
从图15中明显的是,在执行了用于显示13的(b)中所示状态的三个预处理(S1)之后,在使用这些预处理(S1)的结果并行执行三个描绘处理(S11)的背后,显示图13的(c)所示状态和图13的(d)所示状态所需的预处理(S2和S3)被执行。结果,由于<′小′,‘W’>、<′省′,′B′>和<′少′,′B′>的预处理(S2和S3)的预处理时间隐藏在描绘处理(S11)中,因此可以在不影响用于显示图13的(b)所示状态的时间的情况下执行该预处理(S2和S3)以进行预载。
然而,在预载数据未被使用时,为预载进行预处理所消耗的功率变为浪费。在此情况下,优选的是在假名-汉字转换应用中存储关于候选的使用情况的历史信息,并基于该历史信息决定预载的尺寸和定时。此外,考虑用于描绘处理的时间和用于预载预处理的时间,可以计算在描绘时间中可以隐藏多少用于候选的预载。
此外,可以根据由数据处理装置的太阳能电池产生的多余电力或蓄电部的剩余电池电力来控制预载的积极性。例如,可以构造为使得在由太阳能电池产生的多余电力或蓄电部的剩余电池电力较多时,积极执行尽可能多的预载以提高数据处理装置的响应性,而在由太阳能电池产生的多余电力或蓄电部的剩余电池电力较少时,抑制预载次数。
第六实施方式
第一至第四实施方式中使用预处理高速缓存的EPD更新控制器110可以与第五实施方式中预处理高速缓存的预载相结合。在此情况下,通过将SoC 200的状态保存在非易失性存储器中,可以加速在执行了对SoC 200、存储器和显示器断电的休眠时从具有低功耗的待机模式的恢复处理。
图16是示出了在执行和不执行预处理高速缓存时的休眠操作示例的时序图。图16(a)示出了其中不在使用EPD作为显示器的数据处理装置上执行预处理高速缓存的情况的时序图,而图16(b)则示出了其中在数据处理装置上执行预处理高速缓存的情况的时序图。
在使用LCD(液晶显示器)作为显示器的数据处理装置中,在其中执行休眠的挂起处理的待机模式下,LCD被断电并且显示器上什么也不显示。因此,对于用户的从待机模式的恢复处理以输入键盘上的特定键或打开电源按钮等开始,并以显示在即将执行挂起模式时的屏幕而完成(图16(a)中S92至S93)。对于用户的易用性可以被认为是直到即将执行挂起模式时的屏幕的时间。
另一方面,对于EPD 140作为显示器的数据处理装置的情况则是不同的。同样在挂起的待机模式下,在作为非易失性显示器的EPD 140上,在即将执行挂起模式时的屏幕视图被保持。因此,在EPD 140作为显示器的数据处理装置中,恢复处理以待机模式下通过触摸面板或键盘在当前显示的屏幕上进行输入而开始,而非从通过特定键等进行输入而开始。此外,对于用户的响应时间变为从待机模式期间显示屏幕上的处理被执行的时刻开始到在EPD 140上显示处理结果的时刻为止的时间段(S92至S95)(即,直到EPD 140的屏幕改变的时间段)。因此,在EPD 140作为显示器的数据处理装置中,为了改善响应性,需要缩短从待机模式期间显示屏幕上的处理被执行的时刻开始到在EPD 140上显示处理结果的时刻为止的时间段。
从用户完成对数据处理装置的操作的时刻开始到挂起处理开始的时刻为止的时间段对于用户而言对响应性的影响轻微。因此,可以在如S11中所示的挂起处理开始之前,执行期望在恢复后要执行的更新处理的预处理,并将其结果预载至预处理高速缓存。在此情况下,由于可以在恢复之时使用该预处理高速缓存,因此可以改善响应性。然而,当用户面对许多更新处理以完成恢复处理时,对所有更新处理进行预载可能会增加成本。因此,例如可以基于分支的数量判定是否应该执行预载。还可以进行构造以使得用于示出数据处理装置正处于恢复处理中的特定图像数据被定义,总是将该图像数据的预处理结果登记在预处理高速缓存上,并且在恢复处理开始时,立即通过EPD 140的特定区域上的显示来通知用户关于恢复处理的开始。
图17是示出了在电子书终端、交互式电子POP或电子图表等上执行的休眠的处理流程例子的流程图。在图17的示例中,假设功耗通过在浏览期间积极使用对应用的休眠而得以减小。此外,还假设恢复处理通过在挂起的待机模式期间触发键盘的“后退”键或“前进”键的输入而开始。当“后退”键被输入时,执行相对于当前页的前一页的更新,而在“前进”键被输入时,执行下一页的更新。
如图17所示,在休眠的处理流程中,首先,在指示对应用软件执行休眠之前,数据处理装置的OS确认与恢复处理的完成相对应的更新处理的分支(预载项)的数量是否大于阈值(步骤S601)。例如,在其中阈值为1的情况下,虽然存在“前进”键和“后退”键两个选项,但由于“后退”键命中了预处理高速缓存,因此可以通过假定预载是不必要的而确定选项为单个。
在预载项的数量大于阈值时(步骤S601;是),OS行进至步骤S603。另一方面,在预载项的数量小于阈值时(步骤S601;否),OS在“前进”键被输入时指示EPD更新控制器110执行要被更新的下一页的预处理(步骤S602),并行进至步骤S603。由此,将下一页预载至预处理高速缓存。
在步骤S603,在预载完成之后,OS执行休眠(步骤S603)。此后,当通过使用“前进”键的输入作为触发而开始用于从待机模式中恢复的恢复处理时,向EPD更新控制器110发出下一页的更新请求。响应于此,由于预处理高速缓存的高速缓存命中,因此EPD更新控制器110使用预处理高速缓存执行更新处理。由此可以迅速地从挂起的待机模式恢复。
在此,预载项的阈值可以根据数据处理装置的太阳能电池产生的多余电力和/或蓄电部的电池电力而改变。例如,当太阳能电池产生的多余电力或蓄电部的电池电力很多时,可以提高阈值。
在此虽然对在执行休眠的情况下从待机模式恢复的恢复处理的例子进行了说明,但是也可以将该实施方式应用于并入数据处理装置中的具有低功耗的待机模式。
第七实施方式
在第一至第四实施方式的预处理高速缓存方法中,通过给出存储在应用软件中的关于更新处理的信息和知识等作为提示信息,可以提高预处理高速缓存的高速缓存命中率。此外,通过确保其中对预处理高速缓存的高速缓存命中必然出现的状况,可以省略诸如为了在帧缓冲器上准备更新数据而进行渲染之类的数据创建处理以及将所创建的更新数据写入帧缓冲器中的处理,由此可以实现更积极的处理的省电和加速。
对于EPD 140的更新处理,存在其中执行相同更新处理的概率较高(此后称为高重复概率)的情况以及其中执行相同更新处理的概率较低(此后称为低重复概率)的另一情况。当应用软件或中间件等可以指定具有高重复概率的更新处理时,通过向要被发送至EPD更新控制器110的更新请求添加指示更新处理具有高重复概率的提示信息,可以使用该提示信息来判定EPD更新控制器110的高速缓存管理器111是否应该高速缓存预处理结果。结果,可以提高高速缓存命中率,并且可以减小更新处理所需的平均功耗和处理时间。此外,对于第三实施方式,当在数据处理装置中布置有能够配置有高速缓存并具有不同访问速度的存储器时,还可以使用提示信息来判定更新处理中的哪个预处理结果将位于高速存储器上。提示信息例如可以指示,不应该高速缓存某一更新处理的预处理结果,应该尽可能地高速缓存某一更新处理的预处理结果,在诸如菜单之类的数据的情况下其重复概率高的某一更新处理的预处理结果例如必须被高速缓存并锁定以防止预处理结果被移除,等等。
在图18和19中将示出如下例子的概要,其中通过添加用于指示预处理结果必须应当被高速缓存在预处理高速缓存上并被锁定的提示信息,以确保预处理高速缓存的高速缓存命中必然出现的状况,可以省略诸如为了在帧缓冲器上准备更新数据而进行渲染之类的数据创建处理以及将所创建的更新数据写入帧缓冲器中的处理。
此外,在图20中示出了预处理高速缓存的高速缓存项的例子。图20所示的例子具有其中“锁定”比特被添加至如图4所示的预处理高速缓存的配置。如图20所示,当用于指示预处理结果必然要被高速缓存并锁定的提示信息被添加时,高速缓存管理器111向预处理高速缓存的“锁定”比特分配′1′。当“锁定”比特为′1′时,预处理高速缓存不能被其他数据所代替。然而,在所有高速缓存项的“锁定”比特都为′1′且无法添加新高速缓存项的情况下,可以构造为使得当高速缓存管理器111接收到下一提示信息时,可以在不进行高速缓存的情况下执行更新处理,并通过向应用软件等通知无法添加新高速缓存项来解锁非必需的“锁定”比特。
图18的示例是其中在初始更新等之时在添加了用于指示预处理结果必然要被高速缓存并锁定的提示信息时执行更新处理的情况的例子。如图18所示,首先通过使用诸如CPU 101或诸如GPU的加速器等执行用于创建更新数据的渲染处理,由作为更新数据的来源的数据701创建更新数据731。创建的更新数据731被拷贝至可由预处理加速器102访问的诸如GPU等中的帧缓冲器703之类的存储器上。预处理器113指示预处理加速器102执行预处理。预处理加速器102响应于该指示而执行预处理。此时,当高速缓存判定单元112判定高速缓存未命中时,其“锁定”比特被分配为′1′的预处理高速缓存由高速缓存管理器111高速缓存,并且更新单元114指示EPD控制器105使用预处理高速缓存上的数据执行更新处理。在此,还可以在执行描绘处理之前在指示EPD更新控制器110执行预处理高速缓存的预载时添加提示信息。
图19的示例是在确保对预处理高速缓存的高速缓存命中必然出现的状况的情况下执行后续更新处理的情况的例子。在图19的示例中,由于更新处理所需的全部信息都位于预处理高速缓存上,因此不需要在帧缓冲器上找到更新数据。因此,可以省略用于创建更新数据731的处理或用于将更新数据写入帧缓冲器703中的处理等。因此可以大幅缩短包括创建更新数据731在内的直到更新单元114指示更新的一系列处理的处理时间。结果,可以大幅改善数据处理装置的响应性,并且由于可以延长在其中数据处理装置处于具有低功耗的待机模式的时间段,因此可以在长达该延长的时间段的时间内减小功耗。此外,由于还可以减少用于创建更新数据731的处理、写入帧缓冲器703的处理以及预处理所需的功率,因此可以大幅降低功耗。
图21是示出了根据第七实施方式的应用软件或中间件中的处理流程例的流程图。在图21中,说明了其中在初始更新等的情况下,在添加了用于指示预处理结果必然要被高速缓存并锁定的提示信息时执行更新处理的情况。首先,诸如CPU 101或GPU之类的加速器执行用于创建更新数据731的渲染处理等(步骤S701)。接下来,诸如CPU 101或GPU之类的加速器将所创建的更新数据731拷贝至由预处理加速器102访问的诸如帧缓冲器703之类的存储器上(步骤S702)。其后,加速器将包括提示信息的更新请求发出至作为EPD控制器210的驱动器之类的EPD更新控制器110(步骤S703),并且完成该操作。
图22是示出了在确保对预处理高速缓存的高速缓存命中必然出现的状况的情况下执行后续更新处理的情况的例子的流程图。在图22的情况下,由于更新处理所需的全部信息都位于预处理高速缓存上,因此应用软件或中间件执行用于向EPD更新控制器110发出更新请求的处理。由此,在应用软件或中间件中,无需执行用于写入帧缓冲器703的处理。
在用于创建更新数据731的处理结果中的可重复使用的处理结果可以具有用于实现在应用软件或中间件中要被高速缓存的两级高速缓存的结构。
此外,第七实施方式可以与第五实施方式中的对预处理高速缓存的预载相结合。例如,当预先决定在为了教育等进行测验或问卷调查等的应用中要顺序更新全部页面时,通过在更新第N页时添加用于将第N+1页预载至预处理高速缓存的提示信息,可以使得第N页的更新处理和第N+1页的预处理相重叠。结果,可以隐藏较短的处理时间。
除了在每次进行更新请求时将提示信息添加至更新请求的方法之外,还可以构造为使得存储在应用软件中的信息和知识在例如即将启动应用软件或即将开始一系列预先决定的处理时作为提示信息被发送至EPD更新控制器110。由此,在诸如浏览学术文章或电子图表等具有相对较少页数但需要相对较多翻页的浏览情况下,通过通知浏览方法和全部页数作为提示信息,可以判定对全体页面进行高速缓存是否更为有效等。
第八实施方式
通过使用根据第一至第四实施方式的预处理高速缓存来减少预处理时间,可以使得后续更新处理的开始提前。结果,由于可以缩短更新处理的总处理时间,可以将SoC 100和存储器转换至具有低功耗的待机模式或断电,作为结果可以进一步降低功耗。
下面,虽然出于明确化的目的将使用根据第一实施方式的数据处理装置1的结构(参见图1)作为前提,但是第八实施方式也可以被应用于第一至第四实施方式中的任一实施方式。在此,作为前提,EPD控制器210具有使得能够周期性开始更新处理的算法。在此配置中,例如,更新处理的开始变得可能的定时每N毫秒到来,并且对于在该时间之前针对其的预处理已完成的可执行更新请求而言,在EPD 140上执行实际的描绘处理。
参考图23,将说明用于该描述的图像查看器应用。如图23所示,在图像查看器应用中,在EPD 140上由软件显示用于显示图像数据的区域810、用于切换图像数据的“后退”键801和“前进”键803。当通过触摸面板选择了“后退”键801时,在区域810上显示前一图像数据,而当选择了“前进”键803时,在区域810上显示下一图像数据。在该图像查看器应用中,当“后退”键801和“前进”键803被选择时,为了向用户反馈选择,执行所选择键的更新处理。由于这些键在图像查看器应用中被频繁更新,因此在预处理高速缓存上高速缓存命中的可能性很高。另一方面,由于图像数据被逐一切换,因此在“前进”键803被选择时,会出现对未被高速缓存的图像数据的更新。也就是说,在该应用中,当“前进”键803被选择时,执行包括在预处理高速缓存上“前进”键803高速缓存命中的更新处理和在预处理高速缓存上图像数据未高速缓存命中的更新处理在内的两个更新处理。
图24是示出了在EPD控制器上并行执行的两个更新处理的例子的时序图。图24的(a)是其中不存在在EPD控制器105上并行执行的两个更新处理的预处理高速缓存的情况的时序图。首先,“前进”键803的预处理在定时T0开始,并且由于“前进”键803的描绘处理可以在更新的开始变得可能的定时T1已经完成,因此“前进”键803的描绘处理在定时T1开始。在图1的配置中,由于用于执行预处理的预处理加速器102只有一个,因此图像数据的预处理从“前进”键803的预处理完成的定时T1开始。由于该预处理在更新的开始变得可能的定时T2稍前完成,因此会出现到定时T2为止的等待更新开始的等待时间。在到达定时T2时,开始图像数据的描绘处理。在定时T4,由于描绘处理完成,因此变得可以对主存储器120和SoC 100断电或将其转换至具有低功耗的待机模式。
另一方面,图24的(b)是其中使用预处理高速缓存的情况的时序图。首先,由于“前进”键803在预处理高速缓存上高速缓存命中,因此可以省略“前进”键的预处理。因此,预处理加速器102可以即刻执行图像数据的预处理。由于“前进”键803的描绘处理直到更新的开始变得可能的定时T1才开始,因此会出现等待更新开始的等待时间。由于图像数据的预处理在定时T1已经完成,因此图像数据和“前进”键803的描绘处理在相同的时间开始并被并行执行,并且描绘处理在定时T4之前完成。因此,在从完成时间到定时T4的时间段期间,可以对主存储器120和SoC 100断电或将其转换至具有低功耗的待机模式。结果,相比于不使用预处理高速缓存的情况,可以进一步减小功耗。
如上面所描述的,通过使用预处理高速缓存,即便在一系列的更新处理中包括无法使用预处理高速缓存的更新处理的情况下也可以降低功耗。
第九实施方式
在上面描述的实施方式中,用于标识更新数据的更新数据ID被存储在预处理高速缓存的标签部分中。然而该结构不限于此,而是还可以使用例如不使用更新数据ID的结构。在此情况下,代替在图4所示的预处理高速缓存结构中的更新数据ID,可以使用更新数据本身。另外,更新数据ID的字段可以是指向更新数据的指针。通过应用这种配置,即使在发出没有更新数据ID的更新请求的情况下,通过比较该更新数据与在预处理高速缓存上登记的更新数据,也可以进行与前面描述的实施方式中对更新数据ID匹配与否的判定相类似的判定。在此情况下,进行更新数据之间的比较。因此,由于更新数据的数据尺寸变得越小则吞吐量将越小,因此也可以执行高速缓存和判定。此外,可以使用更新数据的尺寸和在EPD 140上的显示位置来代替更新数据ID。
这种配置可以应用于上面描述的所有实施方式。在此,更新数据与在预处理高速缓存上登记的更新数据之间的比较可以由软件或硬件执行。
第十实施方式
虽然前面描述的实施方式具有其中单个数据处理装置通过使用预处理高速缓存减小功耗的配置,但是也可以构造为使得在多个数据处理装置执行公共预处理时,通过将该公共预处理卸载至云、服务器、多功能机、智能电话、平板PC和数字电视等,每个数据处理装置都将无需执行该公共预处理。
图25是示出了根据第十实施方式的云***的概要配置的框图。如图25所示,云***10具有其中多个数据处理装置1A至1N与云服务器1001经由诸如互联网之类的网络1000彼此互联的配置。数据处理装置1A至1N中的每个可以是上面描述的实施方式的数据处理装置中的任意一个。下面,出于简略说明的目的,每个数据处理装置1A至1N都是根据第一实施方式的数据处理装置1。云服务器1001是能够通过使用SoC 100中的无线LAN控制器106等进行通信的计算机***,并且将通过执行针对更新数据的预处理获得的预处理结果存储作为预处理高速缓存1001A至1001N。云服务器1001例如可以是服务器、云、多功能机、智能电话、平板PC、数字电视等。预处理高速缓存1001A至1001N在构成云的计算机的非易失性存储器上被管理。
布置在云服务器1001侧的EPD更新控制器可以与根据第一实施方式的EPD更新控制器110(参见图2)相同。然而,更新单元114则位于每个数据处理装置1A至1N侧。当例如在数据处理装置1A至1N中的每个上浏览相同的电子书时,在每个数据处理装置上执行相同的预处理可能是一种功率浪费。因此,在第十实施方式中,在用于执行预处理的云服务器1001上执行公共预处理,并将作为该公共预处理的结果的经预处理的更新数据和更新控制信息选择ID对高速缓存在云服务器1001上,作为预处理高速缓存1001A至1001N。
图26示出了根据第十实施方式的云***的处理流程的例子。如图26所示,首先,当特定电子书的任一页在各数据处理装置1A至1N上显示时,相对应的更新数据的更新请求经由各数据处理装置1A至1N的无线LAN控制器106被从各数据处理装置1A至1N传送至云服务器1001上的EPD更新控制器110,并且调用云服务器1001的EPD更新控制器110内的高速缓存判定单元112(步骤S1001)。高速缓存判定单元112检查云服务器1001上的预处理高速缓存1001A至1001N,并且判定公共预处理的结果是否命中预处理高速缓存1001A至1001N(高速缓存判定)(步骤S1002)。当该结果命中预处理高速缓存1001A至1001N中的任一个时(步骤S1002;是),云服务器1001的EPD更新控制器110行进至步骤S1006。另一方面,当该结果没有命中预处理高速缓存1001A至1001N时(步骤S1002;否),云服务器1001的EPD更新控制器110中的高速缓存管理器111决定用于登记该预处理结果的高速缓存项(步骤S1003)。接下来,云服务器1001的EPD更新控制器110中的预处理器113在云服务器1001上执行相应页面的预处理(步骤S1004),并且将作为预处理结果的经预处理的更新数据和更新控制信息选择ID登记在所决定的预处理高速缓存上(步骤S1005),并且EPD更新控制器110行进至步骤S1006。
在步骤S1006,云服务器1001将预处理高速缓存上的更新控制信息选择ID和经预处理的更新数据对等等发送至各数据处理装置1A至1N中的更新单元114(步骤S1006)。响应于此,各数据处理装置1A至1N中的更新单元114从各数据处理装置1A至1N的主存储器120中读出与所接收到的更新控制信息选择ID相对应的更新控制信息,并且指示各数据处理装置1A至1N的EPD控制器105通过使用接收到的经预处理的更新数据对各数据处理装置1A至1N的EPD140执行描绘处理(步骤S1007),并且EPD更新控制器110完成该操作。
在此,由云服务器1001创建的预处理高速缓存1001A至1001N可以根据数据处理装置1A至1N的类型、尺寸或分辨率、更新控制信息的版本或温度而有所不同。
通过使得EPD 140的描绘处理、下一页的接收处理以及再下一个更新请求(可以是仅请求预处理的预处理预载请求)的传送处理在数据处理装置1A至1N侧重叠,可以缩短每个数据处理装置1A至1N的活动时间,由此可以减小功耗。此外,当各数据处理装置1A至1N中需要多个局部更新处理以显示电子书的一页或浏览器的整个屏幕时,通过由以诸如页面的大单位执行发送和接收来代替为每个更新处理执行发送和接收,可以减小用于数据发送和接收的功耗。而且,通过使得大单位的发送和接收与各数据处理装置1A至1N中的描绘处理相重叠,可以缩短各数据处理装置1A至1N中的活动时间,由此可以延长具有允许减小功耗的低功耗的待机模式的时间段。
云服务器1001中的预处理无需响应于来自数据处理装置1A至1N的每个更新请求来执行,而是也可以当例如在数据处理装置1A至1N上执行的例如电子书应用启动时发送用于指定电子书的信息,并且并行批量执行针对该电子书的每一页的预处理。
还可以从云服务器1001代替更新控制信息选择ID发送更新控制信息。在此情况下,无需在数据处理装置1A至1N中存储更新控制信息。
在数据处理装置1A至1N中无需放置更新数据,而放置更新控制信息应当是合适的。在每次预处理被卸载在云服务器1001上时,由于各数据处理装置1A至1N中的预处理加速器102变得并非必须,因此可以将数据处理装置1A至1N设计得紧凑重量轻且需要更低的功耗。另一方面,假设无法访问无线LAN的情况,则更新数据可以被放置在数据处理装置1A至1N内。当存在用于经由无线LAN发送和接收的时间和功率大幅变化且其变得比在数据处理装置1A至1N执行预处理的情况下更大的可能性时,则例如可以在应用启动时或以固定时间间隔对在云服务器1001上执行预处理的情况以及在各数据处理装置1A至1N上执行预处理的情况进行测试,以判定哪种情况具有更少的处理时间和功耗,并切换至具有更少处理时间和功耗的情况。
当预处理高速缓存1001A至1001N被布置在构建云服务器1001的计算机的非易失性存储器(诸如MRAM)上时,电源管理器115可以通过在空闲时间对MRAM断电来减小功耗。
还可以基于由各数据处理装置1A至1N的太阳能电池产生的多余电力和/或蓄电部的电池电力来控制发送和接收。例如,当由太阳能电池产生的多余电力或蓄电部的残余电池电力较多时,为电力变少时做准备,可以执行针对电子书随后页面的预处理的卸载以及预处理结果的接收。
还可以构造为使得在云服务器1001上执行预处理,并且如同前面描述的实施方式,在数据处理装置1A至1N侧管理预处理高速缓存1001A至1001N。在此情况下,在每个数据处理装置1A至1N中高速缓存一次之后,可以在不执行预处理的情况下执行描绘处理,并且由此可以减小更新处理的功耗。
第十一实施方式
在上面描述的实施方式中,对于作为并入web浏览器或列表等的界面的滚动条等而言,当通过使用针对同一更新数据的同一更新控制信息连续执行电子纸更新处理且各更新处理的更新区域具有重叠时,可以构造为使得各更新区域之间的差异被预载在预处理高速缓存上并且使用该预处理高速缓存上的该差异来重复执行描绘处理。还可以构造为使得更新数据的高速缓存被预载,基于这些高速缓存计算差异,并且使用计算出的差异来重复执行描绘处理。在这些情况下,通过构造为使得在数据处理装置的用户操作滚动条等时即刻执行描绘处理,可以改善响应性并减小功耗。此外,此时通过使连续更新数据变稀疏,可以由于吞吐量减少而减小功耗。
随后将说明其中针对滚动条优化的更新模式被安装在EPD更新控制器内并在该更新模式下执行更新处理的例子。图27是用于说明使用针对滚动条优化的更新模式的更新处理的概要的图示。在图27中,示例性的滚动条具有轨道形的白色背景以及指示在EPD 140上显示的区域的黑色调节器。这种滚动条可以由二值图像数据描绘。应用软件或中间件按照更新A→更新B→更新C→更新D→更新E的顺序向EPD更新控制器110发出对滚动条更新区域1101的更新处理的更新请求;滚动条更新区域1101是图27中由虚线围绕的区域并且包括黑色部分1103(调节器)和位于黑色部分1103上方的矩形区域的白色部分1102。结果,由于滚动条的黑色部分1103(调节器)在向下移动的同时被显示,因此可以示出调节器的向下移动。
在滚动条的更新处理中,在由用户开始滚动操作之前,例如在应用软件启动时等,应用软件对滚动条的更新模式的可能使用以及用于发出滚动条更新区域1101的更新请求的更新数据ID(例如,第100)作为要在更新模式中使用的滚动条信息而被预先通知给EPD更新控制器110。此时,还将滚动条更新区域1101的尺寸以及白色部分1102和黑色部分1103的尺寸等通知给EPD更新控制器110。EPD更新控制器110执行预处理以选择用于抑制末尾部分(白色部分1102)残像的更新控制信息,并且使用更新数据ID=第100将该预处理的结果预载至预处理高速缓存。此外,EPD更新控制器110将黑色部分1103(调节器)分成在以移动间距单位(例如,更新A→更新B)移动前后的黑色部分1103的重叠部分1103a以及剩余的先头部分1103b。即使有先头部分1103b的残像剩余,也可以在更新末尾部分(白色部分1102)时擦除该残像。因此,执行预处理以选择能够尽快向用户示出黑色部分1103的更新控制信息,并且例如使用下一更新数据ID=第101将其结果预载至预处理高速缓存。
当使用用于抑制残像的更新控制信息执行更新处理时,如果该更新控制信息可以在更新处理的中间首先显示黑色以擦除残像,则可以使用该更新控制信息以利用这些特征。此外,重叠部分1103a的预处理不是必须的。
当用户的实际滚动操作开始并且逐一向EPD更新控制器110通知更新数据ID=第100以及滚动条更新区域1101的位置(更新开始位置)时,由于预处理高速缓存的更新数据=第100已经在应用软件启动时被定义作为针对该滚动条的更新数据ID,因此另外检索更新数据ID=第101的预处理高速缓存,并且在基于该滚动条信息计算出的预定更新位置上使用经高速缓存的数据来执行更新处理。具体地,首先,更新单元114指示更新先头部分1103b,接着更新单元114指示更新末尾部分(白色部分1102)。在此,由于先头部分1103b的更新使用的是能够快速向用户示出至黑色的变化的更新控制信息,因此可以显示为使得调节器的移动跟随用户的滚动操作,由此可以改善用户体验。此外,由于残像在末尾部分(白色部分1102)的更新中被擦除,因此在滚动操作之后不会有残像剩余。
取决于调节器的移动间距单位,更新可能会频繁发生。在此情况下,优选的是通过使中间的更新变稀疏来减少更新的次数。由此,可以减小功耗。变稀疏的比例例如可以是每几次中取一次。例如,在如图27所示的更新A至E中,可以隔一跳过更新B和D。此外,当更新次数较多时,由于更新次数超过了EPD控制器105处并行处理的极限数目,因此可以迫使超出的更新处理等待在前更新处理的完成。在此情况下,优选的是通过调整更新间隔来调整更新次数,以使其不超过所述极限数目。例如,当假设更新间隔为T,用于更新矩形区域的时间为R,且并行处理的上限为P时,由于可以通过使中间的更新变稀疏以使R/P变得大于T来防止更新次数超过并行处理的上限,因此可以避免迫使超出的更新处理等待在前更新处理的完成。
图28示出了在调节器的运动方向基于图27中的用户操作突然从向下改变为向上的情况下的更新处理的概要。在图28的示例中,在以从更新A至更新E的顺序执行了更新处理之后,以从更新e至更新a的顺序向EPD更新控制器110发出更新请求。在此情况下,如果更新E的末尾部分(白色部分1102)的更新处理花费较长时间,则其中先头部分1103b被更新为黑色的更新e的更新处理以及在更新d的先头部分1103b下方且与更新e的先头部分在相同高度的区域的更新处理就需要等待更新E的末尾部分(白色部分1102)的更新完成。因此,当不进行划分而更新整个滚动条更新区域时,存在其中更新e和d的整个更新处理等待在前更新处理的完成并且调节器的移动无法跟随用户的滚动操作的情况。因此,通过在划分先头部分1103b和末尾部分(白色部分1102)的同时执行更新处理,可以在不受在前更新处理影响的情况下执行更新d的先头部分1103b的更新处理以及更新e和d的用于更新至白色的更新处理。由此,可以显示为使得调节器的移动跟随用户的滚动操作,由此可以改善易用性。更新e的先头部分1103b的更新在更新E的末尾部分(白色部分1102)的更新之后被执行。
第十二实施方式
接下来,将参考附图详细描述根据第十二实施方式的数据处理装置、显示控制装置、半导体芯片、控制显示装置的方法及计算机可读介质。对于下文与上述实施方式中相同的配置,将通过使用相同的参考编号对其引用来省略重复的解释。
在第四实施方式中使用微控制器400操作更新处理的必要部分的配置不限于具有EPD 140的数据处理装置4,也可以将该配置应用于具有诸如LCD的普通显示器的智能电话、平板PC或蜂窝电话等。在此情况下预处理包括用于创建要被显示的屏幕的更新数据创建处理和渲染处理。在预处理高速缓存上登记的值可以是由显示器使用的帧缓冲器的内容,其是预处理的结果。
图29是示出了根据第十二实施方式的数据处理装置的概要结构的框图。如图29所示,根据第十二实施方式的数据处理装置12具有与根据第四实施方式的数据处理装置4(参见图11)相同的配置,不同之处在于EPD 140由诸如LCD的显示单元1240代替,EPD控制器210由显示控制器1210代替,EPD专用存储器220由显示专用存储器1220代替,并且SoC 100由具有预处理加速器102的SoC 1200代替。
当微控制器400接收到来自键盘等的中断操作请求时,微控制器400判定与该中断相对应的更新处理的预处理高速缓存是否存在,并且当相对应的预处理高速缓存存在时(高速缓存命中),微控制器400将更新请求直接发送至显示控制器1210,而当相对应的预处理高速缓存不存在时(高速缓存未命中),微控制器400向SoC 1200发送中断,并且如果需要则使SoC 1200向显示单元1240发出更新请求。因此,当预处理高速缓存存在时(高速缓存命中),由于可以以低于用于正常读/写功率的功率保持对主存储器120的供电并且能够在保持SoC1200断电的同时在存储器内保有内容,因此可以使用用于更新的最低配置来执行更新处理,由此可以大幅减小功耗。例如,在诸如电子书应用的情况下,为了打开新的电子书,可以使用包括SoC 1200和主存储器120的配置来执行操作,而对于重复简单翻页来浏览电子书的大部分时间而言,则可以使用没有SoC 1200和主存储器120的最低配置来执行操作。
数据处理装置12具有SoC 1200、主存储器120、显示单元1240、显示控制器1210、显示专用存储器1220、电源控制装置150A和150B、电源控制装置450、微控制器400以及一个或多个输入装置130。
微控制器400的功耗低于SoC 1200,并且微控制器400通常被通电。微控制器400具有内部存储器401,并且预处理高速缓存的标签部分被登记在内部存储器401上。
显示控制器1210具有内部存储器211。在内部存储器211上则存储有由多个更新数据形成的预处理高速缓存。预处理高速缓存的标签部分也存储在显示控制器1210的内部存储器211上。存储在显示控制器1210的内部存储器211上的预处理的标签部分与存储在微控制器400的内部存储器401上的预处理的标签部分之间的一致性应该得到保持。
在第十二实施方式中,显示更新控制器是显示控制器1210中的处理。其配置可以与例如图2所示EPD更新控制器110的配置相同。然而,高速缓存判定单元112也被并入微控制器400。而且,可以将用于对SoC 1200通电/断电的电源管理器并入微控制器400。预处理器113是在CPU 101上操作的OS、中间件或应用软件的处理,并且对于预处理器113,可以使用预处理加速器102等。
图30示出了在显示控制器1210上登记的预处理高速缓存的配置例。预处理高速缓存由多个高速缓存项构成。在图30的示例中,四个高速缓存项被登记为预处理高速缓存。每个高速缓存项都包括标签部分和预处理高速缓存数据部分对。
标签部分包括经预处理的更新数据和有效比特。应用软件等在添加有用于标识经预处理的更新数据的预处理更新数据ID的同时发出用于显示单元1240的更新请求。接收这些更新请求的高速缓存判定单元112判定是否高速缓存命中。在高速缓存判定中,通过搜索高速缓存项中的标签部分,判定是否存在其中与预处理更新数据ID相匹配、并且指示相对应的高速缓存项的数据是有效还是无效的有效比特指示有效的项。
经预处理的更新数据ID是用于标识经预处理的更新数据的信息。在应用软件或中间件通过经预处理的更新数据和经预处理的更新数据ID之间的相关性对经预处理的更新数据和经预处理的更新数据ID进行管理的同时使用相同的经预处理的更新数据的更新处理中,向显示更新控制器发出具有相同的经预处理的更新数据ID的更新请求。
在预处理高速缓存数据部分中存储有预处理高速缓存数据。经预处理的更新数据的尺寸是用于存储用于更新显示的数据的帧缓冲器的尺寸,并且在此例中其数据尺寸是相同的。
图31是示出了根据第十二实施方式的更新处理例的流程图。在图31的示例中,显示更新控制器高速缓存经预处理的更新数据。该处理在由于数据处理装置12的用户在键盘上进行键入等而出现对微控制器400的中断时开始。如同第三实施方式,对于键盘上的特定键,预先分配特定的经预处理的更新数据ID。
如图31所示,在更新处理中,微控制器400上的高速缓存判定单元112使用微控制器400的内部存储器401上的预处理高速缓存的标签部分来检查在该预处理高速缓存上是否存在与中断时被通知的经预处理的更新数据ID相匹配的高速缓存项(高速缓存判定)(步骤S1201),并且当该高速缓存项存在时(步骤S1201;是),微控制器400指示电源控制装置150B向显示控制器1210供电以使得显示控制器1210通电(步骤S1212),将更新请求传送至显示控制器1210(步骤S1213),并且行进至步骤S1211。另一方面,当该高速缓存项不存在时(步骤S1201;否),微控制器400上的高速缓存判定单元112向SoC1200通知中断。由此,向应用软件通知了与键入事件相对应的处理(步骤S1202),并且由该应用软件执行了与该键入事件相对应的处理。在其后,作为其结果,预处理器113使用诸如GPU等的预处理加速器102等执行诸如渲染之类的预处理(步骤S1203),并且通过使用获得的预处理结果,将具有经预处理的更新数据ID的更新请求发出至显示控制器1210(步骤S1204)。在此,在向SoC 1200通知中断时,在SoC 1200断电的情况下,微控制器400的电源管理器115使用电源控制装置150A对SoC 1200通电,并接着通知中断。而且,在作为与键入事件相对应的处理的结果向显示控制器1210发出更新请求之后,可以使得SoC 1200转换至具有低功耗的待机模式或让微控制器400的电源管理器115指示停止向SoC 1200供电。
接下来,作为显示控制器1210的处理的电源管理器115检查显示专用存储器1220是否被断电或是否被设置为具有相对低的功耗的省电模式(步骤S1205),并且在显示专用存储器1220被断电或被设置为省电模式时(步骤S1205;是),电源管理器115使用电源控制装置150B对显示专用存储器1220通电并将该显示专用存储器1220从省电模式恢复至可读/可写模式(正常模式)(步骤S1206),并且显示控制器1210行进至步骤S1207。另一方面,当显示专用存储器1220为通电时(步骤S1205;否),显示控制器1210直接行进至步骤S1207。
在步骤S1207,作为显示控制器1210的处理的高速缓存管理器111使用诸如LRU的用于判定要被代替的高速缓存项的算法来决定该高速缓存项(步骤S1207)。接着,作为显示控制器1210的处理的预处理器113将在步骤S1203执行的预处理的结果登记在所决定的高速缓存项上(步骤S1208)。
接下来,作为显示控制器1210的处理的电源管理器115使用电源控制装置150B对显示专用存储器1220断电或将显示专用存储器1220设置为省电模式。接着,通过将来自显示控制器1210的高速缓存管理器111的预处理的标签部分的信息传送至微控制器400并执行用于实现微控制器400上的同步的标签部分的更新处理,使得存储在微控制器400的内部存储器401上的标签部分和存储在显示控制器1210的内部存储器211上的标签部分彼此同步(步骤S1210),并且显示控制器1210行进至步骤S1211。由此,存储在显示控制器1210的内部存储器211上的标签部分与存储在微控制器400的内部存储器401上的标签部分之间的一致性被保持。在此,步骤S1210可以经由SoC 1200执行。
在步骤S1211,作为显示控制器1210的处理的更新单元114读出在预处理高速缓存上登记的经预处理的更新数据,并且对显示单元1240执行更新处理(步骤S1211)。其后显示控制器1210完成该操作。
在此,当在更新处理完成之后显示单元1240的屏幕关闭且该显示单元1240被设置为待机模式时,电源管理器115使用电源控制装置150B对显示单元1240和显示控制器1210断电。当显示控制器1210的内部存储器211是非易失性存储器时,经高速缓存的数据即使在显示控制器1210被断电的情况下也得到保持。另一方面,当易失性存储器被用作内部存储器211时,可以将内部存储器211上的数据转发至显示专用存储器1220且将显示专用存储器1220设置为能够保持其上内容的省电模式,或是可以将内部存储器211设置为能够保持其上内容的省电模式,或是可以只是向该内部存储器供电。
在第十二实施方式中,虽然在步骤S1210中微控制器400的标签部分和显示控制器1210中的标签部分之间的一致性被保持,但是在要被高速缓存的更新处理被限制为多个特定的经预处理的更新数据ID时,可以通过预先将这些ID布置到数据处理装置12来省略步骤S1210。
第十三实施方式
同第十二实施方式一样,根据第三实施方式的其中SoC100的内部存储器104被用作预处理高速缓存的配置不限于根据第四实施方式的数据处理装置4,也可以将该配置应用于具有诸如LCD的普通显示器的智能电话、平板PC或蜂窝电话等。在此情况下预处理包括用于创建要被显示的屏幕的更新数据创建处理和渲染处理。在预处理高速缓存上登记的值可以是作为预处理结果的帧缓冲器的内容。
图32是示出了根据第十三实施方式的数据处理装置的概要结构的框图。如图32所示,根据第十三实施方式的数据处理装置13具有与根据第一实施方式的数据处理装置1(参见图1)相同的配置,不同之处在于EPD 140由诸如LCD的显示单元1240代替,并且EPD控制器105由显示控制器1305代替。
第十四实施方式
此外,同第六实施方式一样,在第十三实施方式的配置中可以加速从休眠中的挂起状态恢复的恢复处理。在此情况下,在转换至具有低功耗的待机模式之前,可以将要在恢复之后显示的经预处理的更新数据存储在内部存储器104上的预处理高速缓存上。
第十五实施方式
而且,在上面描述的实施方式中,如图33所示,可以将温度范围的参数添加至预处理高速缓存的标签部分。也就是说,在第十五实施方式中,数据处理装置具有温度传感器,并且取决于温度传感器所位于的空间的温度而使用不同的更新控制信息。
虽然已经描述了特定的实施方式,但是该实施方式仅作为例子呈现,而非旨在限制本发明的范围。实际上,在此描述的新颖的实施方式可以以各种其他形式而具体实施;此外,可以对在此描述的实施方式的形式做出各种省略、替换和变型而不脱离本发明的精神。权利要求及其等同旨在覆盖落入本发明范围和精神内的这些形式或修改。

Claims (24)

1.一种数据处理装置,包括:
数据转换单元,被配置为将用于更新电子纸的至少一部分的更新数据转换为要被显示的经处理的更新数据;
选择单元,被配置为选择为了用所述经处理的更新数据更新电子纸而要使用的更新控制信息标识符;
管理单元,被配置为在第一存储器上存储所述经处理的更新数据和所选择的更新控制信息标识符;
更新单元,被配置为指示使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符进行电子纸的描绘步骤;以及
控制器,被配置为当所述经处理的更新数据和所述更新控制信息标识符被存储在第一存储器上时,响应于来自所述更新单元的指示,使用存储在第一存储器中的所述经处理的更新数据和所述更新控制信息标识符来执行电子纸的描绘步骤。
2.如权利要求1所述的装置,其中,
在使得用于指定更新数据的更新数据ID与由所述数据转换单元创建的所述经处理的更新数据相对应的同时,所述管理单元在第一存储器上存储所述更新数据ID,并且,在使得更新方法与由所述选择单元创建的所述更新控制信息标识符相对应的同时,在第一存储器上存储所述更新方法,其中所述更新方法是用于选择为了用所述经处理的更新数据更新电子纸而使用的更新控制信息的信息。
3.如权利要求1所述的装置,还包括:
电源控制器,被配置为当所述控制器不执行描绘步骤时将供应给第一存储器的功率从在所述控制器在执行描绘步骤时要供应的第一功率切换至比第一功率小的第二功率。
4.如权利要求3所述的装置,其中,
第一存储器是非易失性存储器,并且
当所述控制器不执行描绘步骤时,所述电源控制器将在对第一存储器的供电停止时的功率确定为第二功率。
5.如权利要求1所述的装置,其中,
所述更新数据被存储在与第一存储器不同的第二存储器上。
6.如权利要求1所述的装置,其中,
所述数据转换单元执行用于将另一更新数据转换成要被显示的另一经处理的更新数据的处理,其中,针对该另一更新数据的用于更新电子纸的更新请求尚未发出;并且
所述选择单元执行用于选择为了用从所述另一更新数据创建的所述另一经处理的更新数据来更新电子纸而要使用的另一更新控制信息标识符的处理。
7.如权利要求6所述的装置,其中,
当所述控制器使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符来执行电子纸的描绘步骤时,在所述数据转换单元执行用于将所述另一更新数据转换成要被显示的所述另一经处理的更新数据的处理的同时,所述选择单元执行用于选择为了用从所述另一更新数据创建的所述另一经处理的更新数据来更新电子纸而要使用的所述另一更新控制信息标识符的处理。
8.如权利要求6所述的装置,其中,
在供应给所述数据处理装置的功率即将从第三功率切换至比第三功率小的第四功率时,在所述数据转换单元执行用于将所述另一更新数据转换成要被显示的所述另一经处理的更新数据的处理的同时,所述选择单元执行用于选择为了用从所述另一更新数据创建的所述另一经处理的更新数据来更新电子纸而要使用的所述另一更新控制信息标识符的处理。
9.如权利要求8所述的装置,其中,
用于将供应给所述数据处理装置的功率从第三功率切换至比第三功率小的第四功率的处理是用于将恢复所述数据处理装置所必需的信息存储在非易失性存储器上的休眠处理。
10.如权利要求7所述的装置,其中,
所述更新数据和所述另一更新数据具有顺序关系,其中所述更新数据的顺序先于所述另一更新数据的顺序。
11.如权利要求1所述的装置,其中,
在使得锁定信息与所述经处理的更新数据和所述更新控制信息标识符相对应的同时,第一存储器存储所述锁定信息,其中所述锁定信息用于允许或禁止将所述经处理的更新数据和所述更新控制信息标识符从第一存储器中擦除,并且
所述管理单元基于所述锁定信息选择要从第一存储器中擦除的经处理的更新数据和更新控制信息标识符。
12.如权利要求11所述的装置,其中,
由指示使用存储在第一存储器上的所述锁定信息所禁止擦除的经处理的更新数据和更新控制信息标识符的更新请求,来请求使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符执行电子纸的描绘步骤而无需操作所述数据转换单元和所述选择单元。
13.如权利要求1所述的装置,其中,
所述控制器在更新目标区域彼此重叠并且相同的更新数据和更新方法被用于所述更新目标区域的更新处理时,针对与先前执行的更新处理的差异来执行更新处理。
14.一种数据处理装置,包括:
数据转换单元,被配置为将用于更新电子纸的至少一部分的更新数据转换为要被显示的经处理的更新数据;
选择单元,被配置为选择为了用所述经处理的更新数据更新电子纸而要使用的更新控制信息标识符;
管理单元,被配置为在第一存储器上存储所述经处理的更新数据和所述更新控制信息标识符;
判定单元,被配置为在基于所述更新数据更新电子纸时,判定为所述更新数据创建的所述更新控制信息标识符和所述经处理的更新数据是否被存储在第一存储器上;
更新单元,被配置为在所述经处理的更新数据和所述更新控制信息标识符被存储在第一存储器上时,指示使用所存储的经处理的更新数据和所存储的更新控制信息标识符来执行电子纸的描绘步骤;以及
控制器,被配置为响应于来自所述更新单元的指示,使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符来执行电子纸的描绘步骤。
15.如权利要求14所述的装置,其中,
当为所述更新数据创建的所述更新控制信息标识符和所述经处理的更新数据未被存储在第一存储器上时,所述更新单元在指示所述数据转换单元执行用于将所述更新数据转换成要被显示的所述经处理的更新数据的处理的同时,指示所述选择单元执行用于选择为了用所述经处理的更新数据更新电子纸而使用的所述更新控制信息标识符的处理。
16.如权利要求14所述的装置,其中,
在接收到请求使用所述更新数据来更新电子纸的更新请求时,所述判定单元判定为所述更新数据创建的所述更新控制信息标识符和所述经处理的更新数据是否被存储在第一存储器上。
17.如权利要求16所述的装置,其中,
所述更新请求包括关于存储在第一存储器上的所述经处理的更新数据的特征的信息和关于所述经处理的更新数据和所述更新控制信息的控制的信息中的至少一种,并且
所述管理单元基于关于存储在第一存储器上的所述经处理的更新数据的特征的信息和关于所述经处理的更新数据和所述更新控制信息的控制的信息中的至少一种,来管理存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符。
18.如权利要求14所述的装置,还包括:
电源控制器,被配置为控制对所述数据转换单元在其上操作的第一半导体芯片和所述判定单元在其上操作的第二半导体芯片的供电,其中
第二半导体芯片以小于第一半导体芯片的功率操作,并且
所述电源控制器在为所述更新数据创建的所述更新控制信息标识符和所述经处理的更新数据未被存储在第一存储器上时,将供应给第一半导体芯片的功率从第五功率切换至比第五功率大的第六功率。
19.一种显示控制设备,包括:
预处理单元,被配置为从存储在第一存储器上的数据创建要被显示的第一图像数据;
管理单元,被配置为在第二存储器上存储包括由所述预处理单元创建的第一图像数据的经处理的更新数据;
判定单元,被配置为在使用第一图像数据更新显示时判定所述经处理的更新数据是否被存储在第二存储器上;
更新单元,被配置为在所述经处理的更新数据被存储在第二存储器上时,指示使用存储在第二存储器上的所述经处理的更新数据执行所述显示的描绘步骤;
控制器,被配置为响应于来自所述更新单元的指示,使用存储在第二存储器上的所述经处理的更新数据来执行所述显示的描绘步骤;以及
被配置为在所述描绘步骤被执行的同时将供应给第一存储器的功率从使得第一存储器可被访问的第一功率切换至比第一功率小的第二功率的电源控制器。
20.如权利要求19所述的装置,还包括:
被配置为控制对其上安装有所述预处理器的第一半导体芯片和其上安装有所述判定单元的第二半导体芯片的供电的电源控制器,其中
所述更新单元在从存储在第一存储器上的数据创建的所述经处理的更新数据被存储在第二存储器上时,指示使用存储在第二存储器上的所述经处理的更新数据执行所述显示的描绘步骤,
第二半导体芯片以小于第一半导体芯片的功率操作,并且
所述电源控制器在从存储在第一存储器上的数据创建的所述经处理的更新数据未被存储在第二存储器上时,将供应给第一半导体芯片的功率从第五功率切换至比第五功率大的第六功率。
21.如权利要求19所述的装置,其中,
第二存储器是集成在SoC中的内部存储器。
22.如权利要求19所述的装置,其中,
所述预处理单元在即将把供应给所述数据处理装置的功率从第三功率切换至比第三功率小的第四功率时,对作为另一第一图像数据的来源的数据执行预处理,其中,针对该另一第一图像数据的用于请求更新显示的更新请求尚未发出,并且
所述管理单元在第二存储器上存储由所述预处理单元从作为所述另一第一图像数据的来源的数据创建的所述另一第一图像数据,其中,针对该另一第一图像数据的用于请求更新显示的更新请求尚未发出。
23.一种半导体芯片,包括:
数据转换单元,被配置为将用于更新电子纸的至少一部分的更新数据转换为要被显示的经处理的更新数据;
选择单元,被配置为选择为了用所述经处理的更新数据更新电子纸而要使用的更新控制信息标识符;
管理单元,被配置为在第一存储器上存储所述经处理的更新数据和所选择的更新控制信息标识符;
更新单元,被配置为指示使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符进行电子纸的描绘步骤;以及
控制器,被配置为当所述经处理的更新数据和所述更新控制信息标识符被存储在第一存储器上时,响应于来自所述更新单元的指示,使用所存储的经处理的更新数据和所存储的更新控制信息标识符来执行电子纸的描绘步骤。
24.一种控制显示装置的方法,包括:
将用于更新所述显示装置的至少一部分的更新数据转换为要被显示的经处理的更新数据;
选择为了用所述经处理的更新数据更新所述显示装置而要使用的更新控制信息标识符;
在第一存储器上存储所述经处理的更新数据和所选择的更新控制信息标识符;
指示使用存储在第一存储器上的所述经处理的更新数据和所述更新控制信息标识符进行所述显示装置的描绘步骤;以及
响应于对描绘步骤的指示,使用存储在第一存储器上的所述经处理的更新数据和所存储的更新控制信息标识符来执行所述显示装置的描绘步骤。
CN201410012228.2A 2013-02-28 2014-01-10 数据处理装置、显示控制装置和方法及半导体芯片 Pending CN104020969A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-040169 2013-02-28
JP2013040169A JP6116941B2 (ja) 2013-02-28 2013-02-28 情報処理装置

Publications (1)

Publication Number Publication Date
CN104020969A true CN104020969A (zh) 2014-09-03

Family

ID=51387671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410012228.2A Pending CN104020969A (zh) 2013-02-28 2014-01-10 数据处理装置、显示控制装置和方法及半导体芯片

Country Status (4)

Country Link
US (2) US9626940B2 (zh)
JP (1) JP6116941B2 (zh)
CN (1) CN104020969A (zh)
TW (1) TW201435571A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332131A (zh) * 2014-11-21 2015-02-04 京东方科技集团股份有限公司 用于显示装置的驱动方法、显示画面更新方法及装置
CN108255423A (zh) * 2017-12-28 2018-07-06 深圳忆联信息***有限公司 一种降低raid固态硬盘功耗的方法及固态硬盘
CN109872665A (zh) * 2017-12-05 2019-06-11 深圳天德钰电子有限公司 电子纸的驱动信号与显示颜色关系的大数据模型建立方法及***
WO2021056786A1 (zh) * 2019-09-25 2021-04-01 掌阅科技股份有限公司 手写阅读设备及其报点数据处理方法、计算机存储介质

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455907B1 (en) 2012-11-29 2016-09-27 Marvell Israel (M.I.S.L) Ltd. Multithreaded parallel packet processing in network devices
JP6071647B2 (ja) 2013-02-28 2017-02-01 株式会社東芝 情報処理装置、動作状態制御方法及びプログラム
JP6054203B2 (ja) 2013-02-28 2016-12-27 株式会社東芝 情報処理装置、デバイス制御方法及びプログラム
JP2015064676A (ja) 2013-09-24 2015-04-09 株式会社東芝 情報処理装置、半導体装置、情報処理方法およびプログラム
CN106537863B (zh) * 2013-10-17 2019-11-26 马维尔国际贸易有限公司 用于并发地处理网络分组的方法和设备
JP6184891B2 (ja) 2014-03-12 2017-08-23 東芝メモリ株式会社 情報処理装置、半導体チップ、情報処理方法およびプログラム
CN105867832B (zh) * 2015-01-19 2020-07-24 张维加 一种面向用户与应用的计算机与智能设备加速方法和装置
US10482008B2 (en) * 2015-01-23 2019-11-19 Hewlett Packard Enterprise Development Lp Aligned variable reclamation
US9564104B1 (en) * 2015-05-18 2017-02-07 Amazon Technologies, Inc. Adjusting front light brightness during display updates
US9868869B2 (en) * 2015-10-01 2018-01-16 R.R. Donnelley & Sons Company Ink composition for use on non-absorbent surfaces
CN105468320B (zh) * 2015-11-16 2019-02-15 歌尔股份有限公司 一种基于安卓平台的黑白屏幕显示方法、装置和智能终端
JP6475151B2 (ja) * 2015-12-10 2019-02-27 ルネサスエレクトロニクス株式会社 半導体装置及びメモリアクセス制御方法
TWI638346B (zh) 2015-12-31 2018-10-11 達意科技股份有限公司 電子紙顯示裝置及其驅動方法
US10068554B2 (en) 2016-08-02 2018-09-04 Qualcomm Incorporated Systems and methods for conserving power in refreshing a display panel
US10657087B2 (en) * 2018-05-31 2020-05-19 Toshiba Memory Corporation Method of out of order processing of scatter gather lists
US10467141B1 (en) * 2018-06-18 2019-11-05 International Business Machines Corporation Process data caching through iterative feedback
WO2021056780A1 (zh) * 2019-09-25 2021-04-01 掌阅科技股份有限公司 信息显示方法、阅读器、计算机存储介质、墨水屏阅读设备以及投屏显示***
US11380273B2 (en) 2020-11-06 2022-07-05 Amazon Technologies, Inc. Hardware-leveraged interface display effects
TWI807880B (zh) * 2022-06-24 2023-07-01 研華股份有限公司 在漫遊環境下的工作派送方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724948B1 (en) * 1999-12-27 2004-04-20 Intel Corporation Scaling images for display
US20120086731A1 (en) * 2010-10-12 2012-04-12 Ite Tech. Inc. Bistable electro-optic display and driving method thereof
CN102622969A (zh) * 2011-01-25 2012-08-01 飞思卡尔半导体公司 用于处理电子显示器的时间和空间重叠更新的方法和装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230970A (ja) 2001-01-29 2002-08-16 Nec Microsystems Ltd メモリ制御装置
US7002598B2 (en) * 2003-03-25 2006-02-21 Mitsubishi Electric Research Labs., Inc. Method for generating a composite glyph and rendering a region of the composite glyph in object-order
JP2006163801A (ja) 2004-12-07 2006-06-22 Canon Inc 情報記録再生装置
CN101119548B (zh) 2007-07-19 2011-06-08 天津津科电子***工程有限公司 电子纸阅读装置的节电控制方法
US8922565B2 (en) 2007-11-30 2014-12-30 Qualcomm Incorporated System and method for using a secondary processor in a graphics system
JP4995057B2 (ja) * 2007-12-07 2012-08-08 キヤノン株式会社 描画装置、印刷装置、描画方法、及びプログラム
JP5167952B2 (ja) * 2008-05-26 2013-03-21 富士通株式会社 キャッシュメモリシステム
JP2011193387A (ja) 2010-03-16 2011-09-29 Fujitsu Toshiba Mobile Communications Ltd 動画像表示装置および動画像表示方法
US8412971B2 (en) * 2010-05-11 2013-04-02 Advanced Micro Devices, Inc. Method and apparatus for cache control
JP5318139B2 (ja) 2011-03-24 2013-10-16 株式会社東芝 制御装置およびプログラム
JP5340335B2 (ja) 2011-03-24 2013-11-13 株式会社東芝 情報処理装置
JP5284401B2 (ja) 2011-03-24 2013-09-11 株式会社東芝 動作切替装置およびプログラム
JP2012203583A (ja) 2011-03-24 2012-10-22 Toshiba Corp 情報処理装置およびプログラム
JP2012234454A (ja) 2011-05-09 2012-11-29 Canon Inc 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム
JP2013065150A (ja) 2011-09-16 2013-04-11 Toshiba Corp キャッシュメモリ装置、プロセッサ、および情報処理装置
JP5674613B2 (ja) 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
JP5674611B2 (ja) 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
JP5777467B2 (ja) 2011-09-22 2015-09-09 株式会社東芝 制御装置およびプログラム
JP2013149093A (ja) 2012-01-19 2013-08-01 Toshiba Corp 制御装置、制御方法、プログラムおよび電子機器
JP5665777B2 (ja) 2012-01-20 2015-02-04 株式会社東芝 制御装置、システムおよびプログラム
JP2013218672A (ja) 2012-03-14 2013-10-24 Toshiba Corp 状態制御装置、情報処理装置、プログラム、および半導体装置
JP6113538B2 (ja) 2012-03-23 2017-04-12 株式会社東芝 制御装置、制御方法、プログラムおよび半導体装置
JP5677376B2 (ja) 2012-07-06 2015-02-25 株式会社東芝 メモリ制御装置、半導体装置、およびシステムボード
JP2014016782A (ja) 2012-07-09 2014-01-30 Toshiba Corp 情報処理装置およびプログラム
JP5787852B2 (ja) 2012-09-07 2015-09-30 株式会社東芝 制御装置、情報処理装置、制御方法およびプログラム
JP5696110B2 (ja) 2012-09-19 2015-04-08 株式会社東芝 電源システム、電源制御装置およびプログラム
JP5802637B2 (ja) 2012-09-21 2015-10-28 株式会社東芝 情報処理装置、情報処理方法およびプログラム
JP2014102401A (ja) 2012-11-20 2014-06-05 Toshiba Corp 制御装置、及び情報処理装置
JP5989574B2 (ja) * 2013-02-28 2016-09-07 株式会社東芝 計算機、メモリ管理方法およびプログラム
JP6054203B2 (ja) 2013-02-28 2016-12-27 株式会社東芝 情報処理装置、デバイス制御方法及びプログラム
JP6087662B2 (ja) 2013-02-28 2017-03-01 株式会社東芝 制御装置、制御プログラム及び情報処理システム
JP6071647B2 (ja) 2013-02-28 2017-02-01 株式会社東芝 情報処理装置、動作状態制御方法及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724948B1 (en) * 1999-12-27 2004-04-20 Intel Corporation Scaling images for display
US20120086731A1 (en) * 2010-10-12 2012-04-12 Ite Tech. Inc. Bistable electro-optic display and driving method thereof
CN102622969A (zh) * 2011-01-25 2012-08-01 飞思卡尔半导体公司 用于处理电子显示器的时间和空间重叠更新的方法和装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332131A (zh) * 2014-11-21 2015-02-04 京东方科技集团股份有限公司 用于显示装置的驱动方法、显示画面更新方法及装置
CN109872665A (zh) * 2017-12-05 2019-06-11 深圳天德钰电子有限公司 电子纸的驱动信号与显示颜色关系的大数据模型建立方法及***
CN108255423A (zh) * 2017-12-28 2018-07-06 深圳忆联信息***有限公司 一种降低raid固态硬盘功耗的方法及固态硬盘
CN108255423B (zh) * 2017-12-28 2020-12-18 深圳忆联信息***有限公司 一种降低raid固态硬盘功耗的方法及raid固态硬盘
WO2021056786A1 (zh) * 2019-09-25 2021-04-01 掌阅科技股份有限公司 手写阅读设备及其报点数据处理方法、计算机存储介质
US11862116B2 (en) 2019-09-25 2024-01-02 Zhangyue Technology Co., Ltd Handwriting reading device, method for processing report point data, and computer storage medium

Also Published As

Publication number Publication date
TW201435571A (zh) 2014-09-16
US20170178599A1 (en) 2017-06-22
JP6116941B2 (ja) 2017-04-19
US20140240333A1 (en) 2014-08-28
US9626940B2 (en) 2017-04-18
JP2014167779A (ja) 2014-09-11

Similar Documents

Publication Publication Date Title
CN104020969A (zh) 数据处理装置、显示控制装置和方法及半导体芯片
CN104460937A (zh) 控制装置、显示装置、控制方法和程序产品
CN100407105C (zh) 信息处理装置和电力控制方法
US5822599A (en) Method and apparatus for selectively activating a computer display for power management
CN103366717B (zh) 显示方法、装置及***
CN103677209A (zh) 控制设备、数据处理设备、控制器及其控制方法
US10394302B2 (en) Self-service equipment energy saving control method and device
CN105431897A (zh) 当电子装置以降低功率操作模式操作时,用于在电子装置的显示面板上显示预定图像的方法和设备
JP2011138005A (ja) 画像表示制御装置、画像表示装置、画像表示制御方法、及び画像表示制御プログラム
JP2000172365A (ja) 情報処理装置
CN103258505A (zh) 一种电子墨水屏的刷新方法及其对应的电子设备
CN103080893A (zh) 便携终端
CN104834370A (zh) 数据处理设备、半导体设备、显示设备和控制方法
US5640574A (en) Portable computer apparatus having a display capable of displaying power management information and method of controlling the display
CN109074271A (zh) 修改的ui元素树的生成
CN108227895A (zh) 一种熄屏显示方法及终端、计算机装置及可读存储介质
US20220238061A1 (en) Electronic paper display system
CN109783733B (zh) 用户画像生成装置及方法、信息处理装置及存储介质
JP2000172219A (ja) 表示制御装置、表示制御方法および記憶媒体
JP2004177595A (ja) 表示ドライバ、電気光学装置及び表示ドライバの制御方法
JP2006221406A (ja) 情報表示装置
JP6297182B2 (ja) 情報処理装置および表示制御装置
JP4686979B2 (ja) 情報表示装置および情報表示プログラム
CN109983418B (zh) 功率状态管理
JP2013205731A (ja) 画像処理装置、画像処理装置の表示制御方法、プログラム及び情報記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140903