CN104009756B - 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法 - Google Patents
时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法 Download PDFInfo
- Publication number
- CN104009756B CN104009756B CN201310061480.8A CN201310061480A CN104009756B CN 104009756 B CN104009756 B CN 104009756B CN 201310061480 A CN201310061480 A CN 201310061480A CN 104009756 B CN104009756 B CN 104009756B
- Authority
- CN
- China
- Prior art keywords
- frequency
- circuit
- data
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种时钟脉冲数据恢复电路模块,包括时钟脉冲数据恢复电路、频率比较电路以及信号检测电路。时钟脉冲数据恢复电路用以根据输入信号及时钟脉冲信号来输出数据恢复串流及数据恢复时钟脉冲。频率比较电路耦接至时钟脉冲数据恢复电路。频率比较电路用以比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值,以根据比较结果来调整时钟脉冲信号的频率。信号检测电路耦接至频率比较电路。信号检测电路用以接收并检测输入信号,并且根据检测结果来决定是否启动频率比较电路。另外,一种数据恢复时钟脉冲产生方法也被提出。
Description
技术领域
本发明是有关于一种数据处理电路及信号产生方法,且特别是有关于一种时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法。
背景技术
一般而言,在数据传输界面的信号接收端,通常会配置时钟脉冲数据恢复电路,其会依据数据恢复时钟脉冲来恢复所接收的输入信号,而产生重新计时过的(retimed)数据串流。在某些特定的规格中,为确保时钟脉冲数据恢复电路所恢复的数据的准确性,重新计时过的数据串流的抖动(jitter)不能过大。因此,在信号接收端,搭配锁相环所使用的振荡器通常是晶体振荡器,以满足准确性的要求。此晶体振荡器所产生的参考时钟脉冲的频率相较于输入信号的频率的误差必须小于某个范围内。以第三代通用串行总线(UniversalSerial Bus3.0;USB3.0)的规格为例,参考时钟脉冲的频率与输入信号的频率之间的误差必须小于300ppm(注:一ppm等于百万分之一)。虽然商用的晶体振荡器可产生频率误差低于正负100ppm的时钟脉冲信号,而可作为理想的时钟脉冲信号源,但这种晶体振荡器的价格昂贵,且会占据较大的电路板空间。
为了节省成本与电路板空间,现有技术提出了利用自动追踪(auto-tracking)数据恢复时钟脉冲频率的方式来提供锁相环准确性高的参考时钟脉冲。然而,此种方式在USB建立通信连接(link)的过程中,或者处于低功率模式(low power mode)操作时,若仍持续追踪数据恢复时钟脉冲,将容易降低参考时钟脉冲频率的准确性。
发明内容
本发明提供一种时钟脉冲数据恢复电路模块,可动态决定是否进行频率追踪(tracking)。
本发明提供一种数据恢复时钟脉冲产生方法,可根据输入信号来决定是否产生数据恢复时钟脉冲。
本发明提供一种时钟脉冲数据恢复电路模块,包括一时钟脉冲数据恢复电路、一频率比较电路以及一信号检测电路。时钟脉冲数据恢复电路用以根据一输入信号及一时钟脉冲信号来输出一数据恢复串流及一数据恢复时钟脉冲。频率比较电路耦接至时钟脉冲数据恢复电路。频率比较电路用以比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值,以根据一比较结果来调整时钟脉冲信号的频率。信号检测电路耦接至频率比较电路。信号检测电路用以接收并检测输入信号,并且根据检测结果来决定是否启动频率比较电路。
在本发明一实施例中,上述的信号检测电路包括一第一频率检测单元以及一第二频率检测单元。第一频率检测单元用以接收并检测输入信号是否包括一第一频率的数据。第二频率检测单元用以接收并检测输入信号是否包括一不小于一第二频率的数据。第二频率大于第一频率。
在本发明一实施例中,当信号检测电路检测到输入信号包括不小于第二频率的数据时,启动频率比较电路。
在本发明一实施例中,当信号检测电路检测到输入信号包括第一频率的数据时,不启动频率比较电路。
在本发明一实施例中,上述的输入信号包括一电气闲置状态。当信号检测电路检测到输入信号处于电气闲置状态时,不启动频率比较电路。
在本发明一实施例中,上述的时钟脉冲数据恢复电路包括一时钟脉冲恢复电路以及一数据恢复电路。时钟脉冲恢复电路用以根据输入信号及时钟脉冲信号来产生数据恢复时钟脉冲。数据恢复电路用以根据输入信号来产生数据恢复串流。
在本发明一实施例中,上述的时钟脉冲恢复电路包括一时钟脉冲产生电路以及一频率产生电路。时钟脉冲产生电路耦接至频率产生电路。时钟脉冲产生电路用以根据输入信号及时钟脉冲信号来产生数据恢复时钟脉冲。频率产生电路耦接至频率比较电路。频率产生电路用以根据一参考时钟脉冲来产生时钟脉冲信号。频率比较电路根据比较结果输出一控制信号,以调整频率产生电路所产生的时钟脉冲信号的频率。
在本发明一实施例中,上述的频率产生电路包括一锁相环电路以及一参考时钟脉冲产生电路。锁相环电路耦接至频率比较电路。锁相环电路受控于控制信号,用以根据控制信号与参考时钟脉冲来产生时钟脉冲信号。参考时钟脉冲产生电路耦接至锁相环电路。参考时钟脉冲产生电路用以产生并输出参考时钟脉冲。
在本发明一实施例中,上述的时钟脉冲数据恢复电路输出数据恢复串流及数据恢复时钟脉冲至一数据处理区块。数据处理区块包括一缓冲存储器电路及一解码器电路。解码器电路用以解码数据恢复串流。缓冲存储器电路用以存储数据恢复串流。频率比较电路耦接至缓冲存储器电路。当频率比较电路被启动时,缓冲存储器电路输出数据恢复串流至解码器电路。
在本发明一实施例中,上述的时钟脉冲数据恢复电路模块还包括一验证电路。验证电路耦接至解码器电路,用以验证经过解码器电路解码的数据恢复串流,并于发现数据恢复串流的错误比特超过一门槛值后,暂停频率比较电路比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值的操作。
本发明提供一种数据恢复时钟脉冲产生方法,包括如下步骤。检测一输入信号,以根据检测结果来决定是否比较一数据恢复时钟脉冲及一时钟脉冲信号之间的频率差值。比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值。根据数据恢复时钟脉冲及时钟脉冲信号的比较结果来调整时钟脉冲信号的频率。
在本发明一实施例中,上述的数据恢复时钟脉冲产生方法还包括如下步骤。根据输入信号及时钟脉冲信号来产生数据恢复时钟脉冲及数据恢复串流至少其中之一。
在本发明一实施例中,上述的检测输入信号的步骤包括如下步骤。检测输入信号是否包括一第一频率的数据。检测输入信号是否包括一不小于一第二频率的数据。第二频率大于第一频率。
在本发明一实施例中,当检测到输入信号包括不小于第二频率的数据时,执行比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值的步骤。
在本发明一实施例中,当检测到输入信号包括第一频率的数据时,不执行比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值的步骤。
在本发明一实施例中,上述的输入信号包括一电气闲置状态。检测输入信号的步骤包括检测输入信号是否处于电气闲置状态。当检测到输入信号处于电气闲置状态时,不执行比较数据恢复串流及时钟脉冲信号之间的频率差值的步骤。
在本发明一实施例中,上述的数据恢复时钟脉冲产生方法还包括根据一参考时钟脉冲来产生时钟脉冲信号。调整时钟脉冲信号的频率的步骤包括根据比较结果输出一控制信号,以调整时钟脉冲信号的频率。
在本发明一实施例中,上述的数据恢复时钟脉冲产生方法还包括如下步骤。解码数据恢复串流。验证经过解码的数据恢复串流,并于数据恢复串流的错误比特数超过一门槛值后,暂停比较数据恢复时钟脉冲及时钟脉冲信号之间的频率差值。
基于上述,在本发明的范例实施例中,信号检测电路会根据是否检测到输入信号的目标信号来不启动或启动频率比较电路,因此可动态决定是否要进行频率追踪的操作。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A示出本发明一范例实施例的时钟脉冲数据恢复电路模块的概要方块图;
图1B示出本发明一范例实施例的存储器存储装置的信号接收端的概要方块图;
图2及图3分别示出本发明不同范例实施例的输入信号的概要波形图;
图4示出本发明另一范例实施例的存储器存储装置的信号接收端的概要方块图;
图5示出本发明一范例实施例的数据恢复时钟脉冲产生方法的概要流程图;
图6示出本发明另一范例实施例的数据恢复时钟脉冲产生方法的概要流程图。
附图标记说明:
10:数据接收区块;
20:数据处理区块;
22:串行转并行电路;
24:缓冲存储器电路;
26:解码器电路;
100、400:时钟脉冲数据恢复电路模块;
110、410:时钟脉冲数据恢复电路;
112、412:时钟脉冲恢复电路;
118、418:数据恢复电路;
120、420:频率比较电路;
130、430:信号检测电路;
132:第一频率检测单元;
134:第二频率检测单元;
140:验证电路;
413:锁相环电路;
414:频率产生电路;
415:参考时钟脉冲产生电路;
416:时钟脉冲产生电路;
CLK:时钟脉冲信号;
CLK_REF:参考时钟脉冲;
CDR_CLK:数据恢复时钟脉冲;
CDR_DATA:数据恢复串流;
LFPS:低频率周期信号;
DATA:数据信号;
IN_DATA:输入信号;
EN:开关信号;
CTRL:控制信号;
S500、S510、S520、S530、S600、S610、S620、S630、S640、S650、S660:方法步骤。
具体实施方式
以下提出多个实施例来说明本发明,然而本发明不仅限于所例示的多个实施例。且实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言,若文中描述第一装置耦接于第二装置,则应该被解释成该第一装置可以直接连接于该第二装置,或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外,“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
请参考图1A及1B,图1A示出本发明一范例实施例的时钟脉冲数据恢复电路模块的概要方块图,图1B示出本发明一范例实施例的存储器存储装置的信号接收端的概要方块图。本范例实施例的信号接收端的电路架构包括数据接收区块10以及数据处理区块20。一般而言,当存储器存储装置通过数据传输接口接收来自主机***或其他元件所传输的输入信号IN_DATA时,通常会利用数据接收区块10先对所输入的输入信号IN_DATA进行数据同步的处理,其目的主要是为了使输入信号IN_DATA所搭载的数据信号可与信号接收端的操作时钟脉冲同步,以避免后端的数据处理区块20在处理数据时产生错误。
在本范例实施例中,数据接收区块10包括时钟脉冲数据恢复电路模块100,用以使输入信号IN_DATA所搭载的数据信号与信号接收端的操作时钟脉冲同步。本范例实施例的时钟脉冲数据恢复电路模块100包括时钟脉冲数据恢复电路110、频率比较电路120以及信号检测电路130,如图1A所示。图1B进一步揭露应用在数据接收区块10时,时钟脉冲数据恢复电路模块100内部各电路区块的详细实施方式。具体而言,时钟脉冲数据恢复电路110用以根据输入信号IN_DATA及其内部的时钟脉冲信号来产生数据恢复串流CDR_DATA及数据恢复时钟脉冲CDR_CLK,分别输出给数据处理区块20以及频率比较电路120。在此例中,时钟脉冲数据恢复电路110包括时钟脉冲数据电路112及数据恢复电路118。时钟脉冲数据电路112可对输入信号IN_DATA进行时钟脉冲恢复(clock recovery)的操作,以使数据恢复串流CDR_DATA及数据恢复时钟脉冲CDR_CLK操作在较为正确的频率。
频率比较电路120耦接至时钟脉冲数据恢复电路110。频率比较电路120用以比较数据恢复串流CDR_DATA及时钟脉冲恢复电路112内部的时钟脉冲信号之间的频率差值,以根据比较结果来调整时钟脉冲信号的频率。在此例中,时钟脉冲信号例如是由时钟脉冲恢复电路112内部的锁相环(phase lock loop,PLL)电路区块所产生,而频率比较电路120可利用控制信号CTRL来控制PLL电路区块,以调整其所产生的时钟脉冲信号的频率。在另一范例实施例中,时钟脉冲恢复电路112内部的PLL电路区块也可以是独立于时钟脉冲数据恢复电路110的一个电路模块。
信号检测电路130耦接至频率比较电路120。信号检测电路130用以检测输入信号IN_DATA,并且根据检测结果来决定是否启动频率比较电路120以对时钟脉冲信号的频率进行调整。在此例中,信号检测电路130利用开关信号EN来禁能或使能频率比较电路120。
在本范例实施例中,输入信号IN_DATA例如主要可包括第一频率的数据、不小于第二频率的数据与电气闲置状态。所述不小于第二频率的数据在本范例实施例中是作为频率比较电路120追踪的目标。因此,当信号检测电路130检测到输入信号IN_DATA中的目标信号时,会启动频率比较电路120,以使其输出控制信号CTRL来调整时钟脉冲信号的频率。相对的,当信号检测电路130检测到的是输入信号IN_DATA中的第一频率的数据,或输入信号IN_DATA是处于电气闲置状态时,不会启动频率比较电路120,以避免输入信号IN_DATA的第一频率的数据以及处于电气闲置状态的输入信号IN_DATA作为频率比较电路120追踪的目标。其中,在本范例实施例中,此第一频率是一小于第二频率的频率。
在本范例实施例中,信号检测电路130包括第一频率检测单元132及第二频率检测单元134,彼此耦接,分别用以接收并检测输入信号IN_DATA是否包括第一频率的数据及不小于第二频率的数据。在此例中,第一频率的数据例如是输入信号IN_DATA的低频率周期信号LFPS(low frequency period signal),第一频率检测单元132可以是低频的静噪检测电路(squelch detector)。第二频率成分例如输入信号IN_DATA的数据内容,其做为进行频率追踪时的目标信号,其频率一般为5吉赫(Gigahertz,GHz)。因此,在本范例实施例中,第二频率大于第一频率。第二频率检测单元134可以是高速静噪检测电路,用以检测输入信号IN_DATA是否包括不小于第二频率的数据。
另一方面,在接收到输入信号IN_DATA、数据恢复串流CDR_DATA及数据恢复时钟脉冲CDR_CLK之后,数据恢复电路118会根据输入信号IN_DATA及数据恢复时钟脉冲CDR_CLK对数据恢复串流CDR_DATA进行数据恢复(data recovery)的操作,并将处理后的数据恢复串流CDR_DATA传输至串行转并行电路22。接着,串行转并行电路22将转成并行格式的数据恢复串流CDR_DATA输出至缓冲存储器电路24存储。之后,数据恢复串流CDR_DATA再输出至解码器电路26进行解码。
在另一范例实施例中,频率比较电路120也可控制缓冲存储器电路24的存取操作。举例而言,频率比较电路120可控制缓冲存储器电路24在信号检测电路130启动频率比较电路120后才输出数据恢复串流CDR_DATA至解码器电路26进行解码。
在本范例实施例中,作为所述存储器存储装置的输入输出接口的传输接口的标准包括串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速外设互联(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、安全数码(Secure Digital,SD)接口标准、记忆棒(Memory Stick,MS)接口标准、多媒体存储卡(Multi Media Card,MMC)接口标准、小型快闪(Compact Flash,CF)接口标准、集成式驱动电子接口(Integrated DeviceElectronics,IDE)标准或其他适合的标准。
图2及图3分别示出本发明不同范例实施例的输入信号的概要波形图。请参考图2及图3,在本范例实施例中,以USB3.0标准为例,输入信号IN_DATA通常包括低频率周期信号LFPS(low frequency period signal)、数据信号DATA以及电气闲置状态。低频率周期信号LFPS例如是输入信号IN_DATA中具有第一频率的数据,其可以连续或不连续的方式分布在输入信号IN_DATA中,分别如图2及图3所示。低频率周期信号LFPS为低频信号,其周期大约介于20纳秒(nanosecond,ns)至100ns之间。在本范例实施例中,数据信号DATA例如是输入信号IN_DATA中具有第二频率的数据,频率比较电路120是以数据信号DATA做为进行频率追踪时的目标信号,其频率一般为5吉赫(Gigahertz,GHz)。因此,当所述存储器存储装置在通信连接的建立过程中,或者处于低功率模式时,输入信号IN_DATA会包括低频率周期信号LFPS与电气闲置状态。本范例实施例的信号检测电路130会检测输入信号IN_DATA的低频率周期信号LFPS与电气闲置状态,并且利用开关信号EN来暂时不启动频率比较电路120,以维持频率追踪的准确性。
在此例中,开关信号EN为高电平时,用以启动频率比较电路120,反之,开关信号EN为低电平时,用以不启动频率比较电路120,本发明并不加以限制,在另一范例实施例中,低电平的开关信号EN也可用以启动频率比较电路120,高电平的开关信号EN也可用以不启动频率比较电路120。此外,在本范例实施例中,当频率比较电路120被启动时,信号检测电路130可被关闭,以暂时停止运作。
此外,在本范例实施例中,时钟脉冲数据恢复电路模块100还包括验证电路140。验证电路140也可用以暂停频率比较电路120的运作。具体而言,若解码器电路26解码出的数据经验证电路140的检验后,验证电路140发现经解码的数据恢复串流CDR_DATA的错误比特超过一门槛值时,此时可视为数据恢复串流CDR_DATA遭受一噪声干扰。因此,为了防止原先追踪后所得的稳定频率漂移,此时验证电路140也会将频率比较电路120暂停,以此维持原有的时钟脉冲信号。
另外,在本发明一范例实施例中,时钟脉冲数据恢复电路模块100可应用在有线连接通信***(wire-linked communication system)中,而输入信号IN_DATA可为串行(serial)数据串流,时钟脉冲数据恢复电路模块100可通过单一通道接收输入信号IN_DATA。但本发明不以此为限,在另一范例实施例中,时钟脉冲数据恢复电路模块100也可应用在一无线通信***,而输入信号IN_DATA也可为并行数据串流。
请参考图4,图4示出本发明另一范例实施例的存储器存储装置的信号接收端的概要方块图,其进一步揭露时钟脉冲恢复电路412的内部架构。在本范例实施例中,时钟脉冲恢复电路412包括时钟脉冲产生电路416以及频率产生电路414。频率产生电路414包括锁相环电路413以及参考时钟脉冲产生电路415。其中,在本范例实施例中,参考时钟脉冲产生电路415可为哈特莱振荡器(Hartley Oscillator)、考毕兹振荡器(Colpitts Oscillator)、克拉普振荡器(Clapp Oscillator)振荡器、相移振荡器、电阻电容振荡器(RCOscillator)、电感电容振荡器(LC Oscillator)或其他不为石英振荡器的振荡器。参考时钟脉冲产生电路415耦接至锁相环电路413。参考时钟脉冲产生电路415用以产生并输出参考时钟脉冲CLK_REF至锁相环电路413。其中,在本范例实施例中,由于参考时钟脉冲产生电路415为一不具有石英振荡器的振荡器,故其提供的时钟脉冲信号CLK较不精确,尚需利用时钟脉冲产生电路416由输入信号IN_DATA中所获得的数据恢复时钟脉冲CDR_CLK经由频率比较电路420对其进行校正,而后可自行产出较精确的时钟脉冲信号CLK。如此,即便时钟脉冲恢复电路412未接收一具有数据信号DATA的输入信号IN_DATA,也可产出精确的时钟脉冲信号CLK。锁相环电路413耦接至频率比较电路420。锁相环电路413受控于控制信号CTRL用以根据参考时钟脉冲CLK_REF来产生时钟脉冲信号CLK至时钟脉冲产生电路416。时钟脉冲产生电路416耦接至频率产生电路414。时钟脉冲产生电路416用以根据时钟脉冲信号CLK来对输入信号IN_DATA进行时钟脉冲恢复的操作,以产生数据恢复时钟脉冲CDR_CLK。在此例中,为了使频率比较电路420可进行自动频率追踪的操作,时钟脉冲产生电路416会将数据恢复时钟脉冲CDR_CLK输出至频率比较电路420,作为比较的参考。
因此,在本发明的一范例实施例中,数据接收区块10接收输入信号IN_DATA,信号检测电路430检测输入信号IN_DATA是否包括目标信号,例如是否包括不小于第二频率的数据信号DATA。若是,信号检测电路430启动频率比较电路420进行频率自动追踪的操作。另一方面,当输入信号IN_DATA输入时,数据信号DATA会分别被传输至时钟脉冲恢复电路412及数据恢复电路418,以产生数据恢复时钟脉冲CDR_CLK及数据恢复串流CDR_DATA。另外,在本揭露中,锁相环电路413的时钟脉冲信号例如是利用电阻电容振荡器(RC oscillator)来产生。时钟脉冲数据恢复电路模块400通过频率比较电路420,利用数据恢复时钟脉冲CDR_CLK的频率来校正锁相环电路413的时钟脉冲信号CLK。其校正方式包括调整锁相环电路413内部的倍频器倍数或频率产生电路414的振荡频率,以使锁相环电路413产生一个较为准确的时钟脉冲信号CLK。在数据接收区块10没有接收到数据信号DATA时,时钟脉冲数据恢复电路模块400也可利用此较为准确的时钟脉冲信号CLK来作为同步频率的信号。
图5示出本发明一范例实施例的数据恢复时钟脉冲产生方法的概要流程图。请参考图1B及图5,在本范例实施例中,在步骤S500中,信号检测电路130检测输入信号IN_DATA,以根据检测结果来决定是否比较数据恢复时钟脉冲CDR_CLK及时钟脉冲信号CLK之间的频率差值。接着,在步骤S510中,频率比较电路120比较数据恢复时钟脉冲CDR_CLK及时钟脉冲信号CLK之间的频率差值。之后,在步骤S520中,频率比较电路120根据数据恢复时钟脉冲CDR_CLK及时钟脉冲信号CLK的比较结果来调整时钟脉冲信号CLK的频率。再次,在步骤S530中,时钟脉冲数据恢复电路110根据输入信号IN_DATA及时钟脉冲信号CLK来产生数据恢复时钟脉冲CDR_CLK及数据恢复串流CDR_DATA两者至少其中之一。
图6示出本发明另一范例实施例的数据恢复时钟脉冲产生方法的概要流程图。请参考图1B及图6,在本范例实施例中,在步骤S600中,信号检测电路130首先检测是否已接收到输入信号IN_DATA的目标信号。在此例中,输入信号IN_DATA的目标信号例如是频率较高的第二频率成分,即图2或图3的数据信号DATA。若检测到此目标信号,在步骤S610中,信号检测电路130会启动频率比较电路120,以使频率比较电路120比较数据恢复时钟脉冲CDR_CLK及时钟脉冲信号CLK之间的频率差值,进行频率追踪功能,如步骤S620所示,从而在步骤S630中,频率比较电路120会根据比较结果来调整时钟脉冲信号CLK的频率。接着,在步骤S660中,时钟脉冲数据恢复电路110会根据输入信号IN_DATA及已调整的时钟脉冲信号CLK来产生数据恢复串流CDR_DATA及数据恢复时钟脉冲CDR_CLK两者至少其中之一。在此步骤中,已调整的时钟脉冲信号CLK较原先调整前的时钟脉冲信号CLK为更准确的时钟脉冲信号。
此外,在另一范例实施例中,若解码器电路26解码出的数据经验证电路140的检验后,验证电路140发现经解码的数据恢复串流CDR_DATA的错误比特超过一门槛值时,此时可视为数据恢复串流CDR_DATA遭受一噪声干扰。因此,为了防止原先追踪后所得的稳定频率漂移,此时验证电路140也会将频率比较电路120暂停,以此维持原有的时钟脉冲信号。
另一方面,在步骤S600中,若信号检测电路130没有检测输入信号IN_DATA的目标信号时,例如检测到非目标信号或电气闲置状态,在步骤S640中,信号检测电路130不会启动频率比较电路120,以使频率比较电路120停止工作,不进行频率追踪,如步骤S650所示。
另外,上述图5及图6揭露的范例实施例的数据恢复时钟脉冲产生方法可以由图1A至图4实施例的叙述中获致足够的教示、建议与实施说明,因此不再赘述。
综上所述,在本发明的范例实施例中,当信号检测电路检测到输入信号中的目标信号时,会启动频率比较电路,以进行频率自动追踪的功能。反之,当信号检测电路检测到非目标信号时,会暂时不启动频率比较电路,以维持频率追踪的准确性。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种时钟脉冲数据恢复电路模块,其特征在于,包括:
一时钟脉冲数据恢复电路,用以根据一输入信号及一时钟脉冲信号来输出一数据恢复串流及一数据恢复时钟脉冲;
一频率比较电路,耦接至该时钟脉冲数据恢复电路,用以比较该数据恢复时钟脉冲及该时钟脉冲信号之间的频率差值,以根据一比较结果来调整该时钟脉冲信号的频率;以及
一信号检测电路,耦接至该频率比较电路,用以接收并检测该输入信号,并且根据一检测结果来决定是否启动该频率比较电路,
其中该信号检测电路包括:
一第一频率检测单元,用以接收并检测该输入信号是否包括一第一频率的数据;以及
一第二频率检测单元,用以接收并检测该输入信号是否包括一不小于一第二频率的数据,
其中该第二频率大于该第一频率。
2.根据权利要求1所述的时钟脉冲数据恢复电路模块,其特征在于,当该信号检测电路检测到该输入信号包括该不小于该第二频率的数据时,启动该频率比较电路。
3.根据权利要求1所述的时钟脉冲数据恢复电路模块,其特征在于,当该信号检测电路检测到该输入信号包括该第一频率的数据时,不启动该频率比较电路。
4.根据权利要求1所述的时钟脉冲数据恢复电路模块,其特征在于,当该信号检测电路判断该输入信号为一电气闲置状态信号时,不启动该频率比较电路。
5.根据权利要求1所述的时钟脉冲数据恢复电路模块,其特征在于,该时钟脉冲数据恢复电路包括:
一时钟脉冲恢复电路,用以根据该输入信号及该时钟脉冲信号来产生该数据恢复时钟脉冲;以及
一数据恢复电路,用以根据该输入信号来产生该数据恢复串流。
6.根据权利要求5所述的时钟脉冲数据恢复电路模块,其特征在于,该时钟脉冲恢复电路包括:
一时钟脉冲产生电路,用以根据该输入信号及该时钟脉冲信号来产生该数据恢复时钟脉冲;以及
一频率产生电路,耦接至该时钟脉冲产生电路及该频率比较电路,用以根据一参考时钟脉冲来产生该时钟脉冲信号,
其中该频率比较电路根据该比较结果输出一控制信号,以调整该频率产生电路所产生的该时钟脉冲信号的频率。
7.根据权利要求6所述的时钟脉冲数据恢复电路模块,其特征在于,该频率产生电路包括:
一锁相环电路,耦接至该频率比较电路,受控于该控制信号,用以根据该控制信号与该参考时钟脉冲来产生该时钟脉冲信号;以及
一参考时钟脉冲产生电路,耦接至该锁相环电路,用以产生并输出该参考时钟脉冲。
8.根据权利要求1所述的时钟脉冲数据恢复电路模块,其特征在于,该时钟脉冲数据恢复电路输出该数据恢复串流及该数据恢复时钟脉冲至一数据处理区块,该数据处理区块包括一缓冲存储器电路及一解码器电路,其中该解码器电路用以解码该数据恢复串流,该缓冲存储器电路用以存储该数据恢复串流,该频率比较电路耦接至该缓冲存储器电路,当该频率比较电路被启动时,该缓冲存储器电路输出该数据恢复串流至该解码器电路。
9.根据权利要求8所述的时钟脉冲数据恢复电路模块,其特征在于,还包括:
一验证电路,耦接至该解码器电路,用以验证经过该解码器电路解码的该数据恢复串流,并于发现该数据恢复串流的错误比特超过一门槛值后,暂停该频率比较电路比较该数据恢复时钟脉冲及该时钟脉冲信号之间的频率差值的操作。
10.一种数据恢复时钟脉冲产生方法,其特征在于,包括:
检测一输入信号,以根据一检测结果来决定是否比较一数据恢复时钟脉冲及一时钟脉冲信号之间的频率差值;
比较该数据恢复时钟脉冲及该时钟脉冲信号之间的频率差值;以及
根据该数据恢复时钟脉冲及该时钟脉冲信号的比较结果来调整该时钟脉冲信号的频率,
其中检测该输入信号的步骤包括:
检测该输入信号是否包括一第一频率的数据;以及
检测该输入信号是否包括一不小于一第二频率的数据,
其中该第二频率大于该第一频率。
11.根据权利要求10所述的数据恢复时钟脉冲产生方法,其特征在于,还包括:
根据该输入信号及该时钟脉冲信号来产生该数据恢复时钟脉冲及一数据恢复串流至少其中之一。
12.根据权利要求10所述的数据恢复时钟脉冲产生方法,其特征在于,当检测到该输入信号包括该不小于该第二频率的数据时,执行比较该数据恢复时钟脉冲及该时钟脉冲信号之间的频率差值的步骤。
13.根据权利要求10所述的数据恢复时钟脉冲产生方法,其特征在于,当检测到该输入信号包括该第一频率的数据时,不执行比较该数据恢复时钟脉冲及该时钟脉冲信号之间的频率差值的步骤。
14.根据权利要求10所述的数据恢复时钟脉冲产生方法,其特征在于,该输入信号包括一电气闲置状态,检测该输入信号的步骤包括:
检测该输入信号是否处于该电气闲置状态,
其中当检测到该输入信号处于该电气闲置状态时,不执行比较该数据恢复时钟脉冲及该时钟脉冲信号之间的频率差值的步骤。
15.根据权利要求10所述的数据恢复时钟脉冲产生方法,其特征在于,还包括:
根据一参考时钟脉冲来产生该时钟脉冲信号,
其中调整该时钟脉冲信号的频率的步骤包括:
根据该比较结果输出一控制信号,以调整该时钟脉冲信号的频率。
16.根据权利要求11所述的数据恢复时钟脉冲产生方法,其特征在于,还包括:
解码该数据恢复串流;以及
验证经过解码的该数据恢复串流,并于该数据恢复串流的错误比特数超过一门槛值后,暂停比较该数据恢复时钟脉冲及该时钟脉冲信号之间的频率差值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310061480.8A CN104009756B (zh) | 2013-02-27 | 2013-02-27 | 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310061480.8A CN104009756B (zh) | 2013-02-27 | 2013-02-27 | 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104009756A CN104009756A (zh) | 2014-08-27 |
CN104009756B true CN104009756B (zh) | 2017-10-03 |
Family
ID=51370269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310061480.8A Active CN104009756B (zh) | 2013-02-27 | 2013-02-27 | 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104009756B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10169262B2 (en) * | 2015-07-14 | 2019-01-01 | Qualcomm Incorporated | Low-power clocking for a high-speed memory interface |
CN108365845B (zh) * | 2017-01-26 | 2020-11-24 | 综合器件技术公司 | 快速响应的无参考频率检测器 |
CN113078978A (zh) * | 2021-03-26 | 2021-07-06 | 杭州加速科技有限公司 | 远距离多ate半导体测试设备同步方法、***及测试方法 |
CN114362770B (zh) * | 2022-01-10 | 2023-07-11 | 中国船舶集团有限公司第七一一研究所 | 数据发送器件、数据接收器件、电子装置以及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2322265B (en) * | 1995-03-16 | 1999-09-29 | Texas Instruments Ltd | Nibble packetiser architecture |
US6236695B1 (en) * | 1999-05-21 | 2001-05-22 | Intel Corporation | Output buffer with timing feedback |
JP5711949B2 (ja) * | 2010-12-03 | 2015-05-07 | ローム株式会社 | シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法 |
-
2013
- 2013-02-27 CN CN201310061480.8A patent/CN104009756B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104009756A (zh) | 2014-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI484318B (zh) | 時脈資料回復電路模組及資料回復時脈的產生方法 | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
CN101202614B (zh) | 用于产生时钟采样信号的方法、设备和*** | |
US11233518B2 (en) | Clock recovery circuit, clock data recovery circuit, and apparatus including the same | |
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
US9325487B1 (en) | Systems and methods for transferring a signal from a first clock domain to a second clock domain | |
US8427219B1 (en) | Clock generator and a method of generating a clock signal | |
US20090175325A1 (en) | System for measuring an eyewidth of a data signal in an asynchronous system | |
CN104009756B (zh) | 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法 | |
KR20070093322A (ko) | 지연동기회로 및 반도체 집적회로장치 | |
US20100052752A1 (en) | Lock detection circuit and lock detecting method | |
US9520989B2 (en) | Phase detector and retimer for clock and data recovery circuits | |
US6622256B1 (en) | System for protecting strobe glitches by separating a strobe signal into pointer path and timing path, filtering glitches from signals on pointer path thereof | |
Chen et al. | A 10-Gb/s low jitter single-loop clock and data recovery circuit with rotational phase frequency detector | |
US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
Sugawara et al. | 1.5 Gbps, 5150 ppm spread spectrum SerDes PHY with a 0.3 mW, 1.5 Gbps level detector for serial ATA | |
US10432203B2 (en) | Signal recovery circuit, optical module, and signal recovery method | |
TWI279114B (en) | A system and method for generating de-serializing timing signals | |
US6604203B1 (en) | Arrangement and method for self-synchronization data to a local clock | |
US9344097B2 (en) | Fast acquisition frequency detector | |
CN101674082B (zh) | 时钟产生装置与时钟产生方法 | |
KR101247269B1 (ko) | 위상 오차에 대한 루프 대역폭 의존성을 가지는 지연고정루프 | |
JP2017073700A (ja) | クロック再生回路、光モジュール及びクロック再生方法 | |
JP2004242243A (ja) | データ受信装置 | |
KR20110138140A (ko) | 동작 주파수에 대한 루프 대역폭 의존성을 가지는 지연고정루프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |