CN104007574B - 一种阵列基板、显示装置及其制造方法 - Google Patents
一种阵列基板、显示装置及其制造方法 Download PDFInfo
- Publication number
- CN104007574B CN104007574B CN201410274216.7A CN201410274216A CN104007574B CN 104007574 B CN104007574 B CN 104007574B CN 201410274216 A CN201410274216 A CN 201410274216A CN 104007574 B CN104007574 B CN 104007574B
- Authority
- CN
- China
- Prior art keywords
- base palte
- array base
- pattern
- electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000003860 storage Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011159 matrix material Substances 0.000 claims abstract description 15
- 239000012212 insulator Substances 0.000 claims abstract description 14
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 238000012797 qualification Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、显示装置及其制造方法，其通过在阵列基板上设置由第一、二公共电极线包围形成的像素区域，扫描线与数据线布置在像素区中心线上，且在其交叉区域形成主动元件，像素电极通过接触孔连接到第一金属层的存储电极与共同电极形成存储电容，且在像素电极形成之前，于阵列基板上形成黑色有机绝缘层，通过半色调掩膜版或者灰色调掩膜板光刻工艺，且形成第一高度图案和第二高度图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。本发明的显示装置还包括彩色滤光片基板以及夹设在两基板间的显示介质。通过本发明可以减少一道制作工艺，降低工艺成本，提高产品合格率。
Description
技术领域
本发明涉及显示技术领域，尤其是涉及一种阵列基板、显示装置及其制造方法的结构及其制造方法。
背景技术
图1为现有技术中显示装置的剖面示意图，如图1所示，光电显示装置，其包括阵列基板11、彩色滤光片基板13以及夹设于该两基板之间的显示介质层13，背光源14从阵列基板11一侧入射，在阵列基板11和彩色滤光片基板上分别贴有阵列侧偏光板115和彩色滤光片侧偏光板124。
其中，阵列基板11上一般包括栅极金属层111、栅极绝缘层、半导体层112、源漏金属层113、源漏绝缘层、有机绝缘层、像素电极层114，且通过5至6次成膜工艺形成；彩色滤光片侧包括黑色矩阵层121、色阻层122，如绿色色阻层、红色色阻层、蓝色色阻层等、共通电极层123、支撑柱层(PS)，且一般通过6次成膜工艺完成。
在显示装置的制作工艺中，每多制作一道工艺，就会增加面板不合格发生的概率，另外，在成膜完成之后，彩色滤光片基板和阵列基板的贴合精度也会影响产品的合格率，贴合不良会导致产品漏光。
发明内容
有鉴于此，针对现有技术中的不足，本发明提供一种阵列基板、显示装置及其制造方法，本发明通过彩色滤光片基板和阵列基板上部分膜层材料共用，可以减少成膜次数，节省材料，减少不合格率，降低产品的成本。
本发明一实施例提供了一种阵列基板，其包括：一基板，其上设置有：多条第一公共电极线，具有均匀分布缝隙的非连续分布线；多条第二公共电极线，与该多条第一公共电极线交叉连接围成像素区域阵列；多条数据线，每一所述数据线设置在每一该像素区域的垂直中线上，且穿过对应该第一公共电极线的该缝隙；多条扫描线，每一所述扫描线设置在每一该像素区域的水平中线上，且与多条该数据线彼此交叉设置；主动元件，设置于每一该数据线与每一该扫描线交叉区域；多个像素电极，每一该像素电极通过第一接触孔与该主动元件电性连接；多个存储电极，配置于该像素电极的的下方，且与该第一公共电极线与该第二公共电极线交叉区域的投影区域重叠，且该存储电极通过第二接触孔与该像素电极电性连接；黑色有机绝缘层，配置于在该像素电极下方，且形成第一高度图案和第二高度图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。
优选地，该两高度不同的图案通过半色调掩膜版或者灰色调掩膜版曝光形成。
优选地，该黑色矩阵覆盖该扫描线、该存储电极、该数据线、该第一、二公共电极线、该主动元件，该支撑柱均匀布置在该扫描线与数据线交叉区域和/或该第一、二公用电极线交叉区域。
本发明基于上述实施例，还提供了一种显示装置，其包括如上述实施例所述的阵列基板，还包括一对置基板，该基板为覆盖有ITO的玻璃基板，该阵列基板与该对置基板之间夹设有显示介质层。
本发明基于上述实施例，还提供了一种阵列基板的制造方法，其包括以下步骤：
a.在阵列基板上形成第一金属层，其包括扫描线、存储电极；
b.形成半导体层；
c.形成第二金属层，其包括薄膜晶体管的源、漏极，数据线，以及第一、二公共电极线；
d.形成一绝缘层，其上覆盖有机绝缘层，采用半色调掩膜版或者灰阶掩膜版光刻工艺形成两高度不同的图案，第一高度图案为支撑柱，第二高度图案为黑色矩阵；
e.形成第一接触孔和第二接触孔；
f.形成该像素电极。
优选地，在所述步骤a中，该第一金属层为金属Ti、Al、Cu、Mo或者其一种或多种组成的金属合金，该第一金属层厚度为1000-5000A。
优选地，在所述步骤b中，半导体材料为非晶硅，多晶硅或者氧化物半导体，其膜厚为500A至3000A；
优选地，在所述步骤b中，数据线为金属Al，则还包括在源漏电极位置设置半导体刻蚀阻挡层。
优选地，在所述步骤d中，该第二金属层为金属Ti、Al、Cu、Mo或者其一种或多种组成的金属合金，该第二金属层的厚度为1000-5000A。
优选地，源漏绝缘层，其为SiO2、SiNx或Al2O3，该绝缘层的厚度为1000A—4000A，有机绝缘层为黑色有机材料。
本发明与现有技术相比，其优点在于：通过设置黑色有机绝缘材料，同时形成黑色矩阵和支撑柱，可以有效的减少液晶面板的工艺流程，提高产品的合格率，另外由于黑色矩阵位于阵列基板上，彩色滤光片基板和阵列基板没有对位精度要求，因此，产品的合格率也可以得到进一步的提高。
附图说明
图1为现有技术中显示装置的剖面示意图；
图2为本发明显示装置的剖面示意图；
图3为本发明图2中阵列基板上的像素结构示意图；
图4(a)为本发明图3所示像素结构的第一金属层图案的平面图；
图4(b)为本发明图3所示像素结构的第一金属层图案AA′方向的剖面图；
图5(a)为本发明图3所示像素结构的半导体层图案的平面图；
图5(b)为本发明图3所示像素结构的半导体层图案AA′方向的剖面图；
图6(a)为本发明图3所示像素结构的第二金属层图案的平面图；
图6(b)为本发明图3所示像素结构的第二金属层图案AA′方向的剖面图；
图7(a)为本发明图3所示像素结构的黑色有机绝缘层图案的平面图；
图7(b)为本发明图3所示像素结构的黑色有机绝缘层图案AA′方向的剖面图；
图8(a)为本发明图3所示像素结构的接触孔图案的平面图；
图8(b)为本发明图3所示像素结构的接触孔图案AA′方向的剖面图；
图9(a)为本发明图3所示像素结构的像素电极图案的平面图；
图9(b)为本发明图3所示像素结构的像素电极图案AA′方向的剖面图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2为本发明显示装置的剖面示意图。如图2所示，本发明提供一种显示装置，在阵列基板21上依次分布扫描线23、存储电极形成的第一金属层的图案、绝缘层、半导体层24、数据线25、源漏极、第一、二公共电极线形成的第二金属层的图案、绝缘层、黑色有机绝缘层，形成两高度不同的图案，其中，第一高度图案为支撑柱27，第二高度图案为黑色矩阵26、接触孔28、像素电极29；在彩色滤光片基板22上分布着透明的ITO面电极20。
图3为本发明图2中阵列基板上的像素结构示意图。如图3所示，本发明还提供一种阵列基板，其包括一基板，如玻璃基板，其上设置有：多条第一公共电极线36，具有均匀分布缝隙的非连续分布线；多条第二公共电极线36，与该多条第一公共电极线交叉连接围成像素区域阵列；多条数据线34，每一所述数据线设置在每一该像素区域的垂直中线上，且穿过对应该第一公共电极线的该缝隙；多条扫描线31，每一所述扫描线设置在每一该像素区域的水平中线上，且与多条该数据线彼此交叉设置；主动元件，如薄膜晶体管，其包括半导体层33、源极34、漏极36，设置于每一该数据线与每一该扫描线交叉区域；多个像素电极，每一该像素电极通过第一接触孔38与该主动元件电性连接；多个存储电极32，配置于该像素电极的的下方，且与该第一公共电极线35与该第二公共电极线35交叉区域的投影区域重叠，且该存储电极32通过第二接触孔与该像素电极39电性连接；黑色有机绝缘层37，配置于在该像素电极39下方，且形成两高度不同的图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵。
作为一实施例，该实施例提供的像素结构及其制作方法与上述实施例的区别仅在于：在该像素电极的下方，该存储电极的该第一区域与该第一公共电极线与该第二公共电极线的投影区域部分重叠形成存储电容。
作为一优选实施例，该实施例提供的像素结构及其制作方法与上述实施例的区别仅在于：在该像素电极的下方，该存储电极的该第一区域与该第一公共电极与该第二公共电极的投影区域完全重叠形成存储电容。
本发明通过在像素的四个边界配置遮光的公共电极线包围形成，可以大幅提高像素的开口率。存储电极与公共电极线重叠形成的存储电容可以在上下金属层发生偏移时自动补偿存储电容的大小。
在现有技术中，彩色滤光片基板上的黑色矩阵层与PS层需要采用两张掩膜版两道制造工艺形成，而采用本发明所述的阵列基板，通过设置黑色有机绝缘层图案同时形成黑色矩阵层和支撑柱层，因此，可以减少一张掩膜版和一道工艺，从而节省工艺成本。另外，本发明所述黑色有机绝缘层除了起到黑色矩阵的遮光作用外，还作为有机绝缘层，隔绝像素电极与金属线之间的电学干扰。
本发明所述阵列基板的实施例，其分解结构与相应的制造方法如下：
步骤a，在阵列基板40上溅射形成第一金属层，第一金属层可以为Ti、Al、Cu、Mo等金属或者合金，第一金属层的厚度为利用第一张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图4(a)所示的图案。在图4(a)中，中间的图案为扫描线41，左下角与右上角的图案为存储电极42。对应图4(a)虚线AA′的剖面结构如图4(b)所示。
步骤b，在第一金属层的图案上，用化学气相沉积工艺形成透明的栅极绝缘层50。在栅极绝缘层50的上方沉积半导体薄膜，半导体材料可以为非晶硅，多晶硅或者氧化物半导体等，膜厚为至利用第二张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图5(a)所示的图案。在图5(a)中，扫描线上方的图案为半导体沟道层51。对应图5(a)虚线AA′的剖面结构如图5(b)所示。
步骤c，在半导体层的图案上，溅射形成第二层金属薄膜。第二金属层可以为Ti、Al、Cu、Mo等金属或者合金，源漏金属层的厚度为利用第三张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图6(a)所示的图案。在图6(a)中，中间上下贯穿的图案为数据线61，左右上下贯穿的图案为公共电极线主线63，公共电极线主线上左右延伸的是公共电极线的辅线64。在数据线61与扫描线重叠的区域，在半导体层的上方形成TFT开关。TFT开关的栅极为扫描线，TFT开关的源极为数据线61，TFT开关的漏极62与数据线61同层。如果金属线上层为Al，需要将接触孔处金属设计为U型。对应图6(a)虚线AA′的剖面结构如图6(b)所示。
步骤d，在第二金属层的图案上，用化学气相沉积工艺形成透明的保护绝缘层70。保护绝缘层可以为SiO2、SiNx或者Al2O3等，保护绝缘层的厚度为在保护绝缘层70的上方涂布一层黑色的有机绝缘膜。黑色的有机绝缘膜的厚度为0.5～2um。利用第四张掩膜版，通过曝光、显影等工艺形成如图7(a)所示的图案。第四张掩膜版为半色调掩膜版或者灰色调掩膜版，使用半色调掩膜版或者灰色调掩膜版形成高度不同的黑色的有机绝缘膜图案。在图7(a)中，TFT器件上方为厚度相对较高的PS71，其他金属线的上方为厚度相对较低的黑色矩阵72。对应图7(a)虚线AA′的剖面结构如图7(b)所示。
步骤e，在黑色的有机绝缘膜图案与保护绝缘层上，利用第五张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图8(a)所示的图案。在图8(a)中，TFT开关左右漏极上方的接触孔82用于连接像素电极；上下存储电极上方的接触孔81用于连接像素电极。通过接触孔81和接触孔82同时与像素电极相连，TFT开关的漏极信号同时传到像素电极与存储电极。对应图8(a)虚线AA′的剖面结构如图8(b)所示。
步骤f，在黑色的有机绝缘膜图案、保护绝缘层与接触孔的上方，溅射形成ITO透明导电薄膜。ITO薄膜的厚度为至利用第六张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图9(a)所示的图案。在图9(a)中，ITO透明导电薄膜覆盖在像素开口区的上方，形成像素电极91区域，在像素电极91的四周与公共电极线存在2um的重叠区域。对应图9(a)虚线AA′的剖面结构如图9(b)所示。
作为另一实施例，该实施例提供的像素结构及其制作方法与上述实施例的区别仅在于：该存储电极配置于该第一公共电极线与该第二公共电极线投影区域的左上角和右下角的第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成该第二接触孔，用于与该像素电极之间的等电位连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种阵列基板，其包括：
一基板，其上设置有：
多条第一公共电极线；
多条第二公共电极线，与该多条第一公共电极线交叉连接围成像素区域阵列；
多条数据线，每一所述数据线设置在每一该像素区域的垂直方向上；
多条扫描线，每一所述扫描线设置在每一该像素区域的水平方向上，且与多条该数据线彼此交叉设置；
主动元件，设置于每一该数据线与每一该扫描线交叉区域；
多个像素电极，每一该像素电极通过第一接触孔与该主动元件电性连接；
黑色有机绝缘层，配置于在该像素电极下方，且形成第一高度图案和第二高度图案，其中，第一高度图案为支撑柱，第二高度图案为黑色矩阵；
存储电极，配置于该第一公共电极线与该第二公共电极线投影区域的左上角和右下角的第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成第二接触孔，用于与该像素电极之间的等电位连接；
或者存储电极，配置于该第一公共电极线与该第二公共电极线投影区域的左下角和右上角的第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成第二接触孔，用于与该像素电极之间的等电位连接。
2.如权利要求1所述的阵列基板，其中，该第一高度图案和该第二高度图案通过半色调掩膜版或者灰色调掩膜版曝光形成。
3.如权利要求1所述的阵列基板，其中，该黑色矩阵覆盖该扫描线、该存储电极、该数据线、该第一、二公共电极线、该主动元件，该支撑柱均匀布置在该扫描线与数据线交叉区域和/或该第一、二公用电极线交叉区域。
4.一种显示装置，其包括如权利要求1所述的阵列基板，还包括一对置基板，该基板为覆盖有ITO的玻璃基板，该阵列基板与该对置基板之间夹设有显示介质层。
5.一种如权利要求1所述阵列基板的制造方法，其包括以下步骤：
a.在阵列基板上形成第一金属层，其包括扫描线、存储电极；
b.形成半导体层；
c.形成第二金属层，其包括薄膜晶体管的源、漏极，数据线，以及第一、二公共电极；
d.形成一绝缘层，其上覆盖有机绝缘层，采用半色调掩膜版或者灰阶掩膜版光刻工艺形成两高度不同的图案，第一高度图案为支撑柱，第二高度图案为黑色矩阵；
e.形成第一接触孔和第二接触孔；
f.形成该像素电极。
6.如权利要求5所述阵列基板的制造方法，其中，在所述步骤a中，该第一金属层为金属Ti、Al、Cu、Mo或者其一种或多种组成的金属合金，该第一金属层厚度为1000-5000A。
7.如权利要求5所述阵列基板的制造方法，其中，在所述步骤b中，半导体材料为非晶硅，多晶硅或者氧化物半导体，其膜厚为500A至3000A。
8.如权利要求5所述阵列基板的制造方法，其中，在所述步骤d中，该第二金属层为金属Ti、Al、Cu、Mo或者其一种或多种组成的金属合金，该第二金属层的厚度为1000-5000A。
9.如权利要求5所述阵列基板的制造方法，其中，绝缘层，其为SiO2、SiNx或Al2O3，该绝缘层的厚度为1000A—4000A，有机绝缘层为黑色有机材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410274216.7A CN104007574B (zh) | 2014-06-18 | 2014-06-18 | 一种阵列基板、显示装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410274216.7A CN104007574B (zh) | 2014-06-18 | 2014-06-18 | 一种阵列基板、显示装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104007574A CN104007574A (zh) | 2014-08-27 |
| CN104007574B true CN104007574B (zh) | 2017-09-26 |
Family
ID=51368308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410274216.7A Expired - Fee Related CN104007574B (zh) | 2014-06-18 | 2014-06-18 | 一种阵列基板、显示装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104007574B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104614908B (zh) * | 2015-02-02 | 2017-08-25 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
| CN104834137B (zh) * | 2015-05-07 | 2018-02-16 | 合肥京东方光电科技有限公司 | 阵列基板、彩膜基板、显示面板和显示装置 |
| CN105093750B (zh) * | 2015-08-14 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
| CN105223749A (zh) * | 2015-10-10 | 2016-01-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR102467353B1 (ko) * | 2015-11-27 | 2022-11-15 | 삼성디스플레이 주식회사 | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 |
| CN107204325B (zh) * | 2017-05-25 | 2023-06-02 | 成都线易科技有限责任公司 | 电容器阵列及制造方法 |
| CN107300803A (zh) * | 2017-08-10 | 2017-10-27 | 深圳市华星光电半导体显示技术有限公司 | 半穿透半反射式液晶显示器 |
| WO2022127396A1 (zh) * | 2020-12-18 | 2022-06-23 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN114236898A (zh) * | 2021-12-30 | 2022-03-25 | 深圳莱宝高科技股份有限公司 | 液晶显示屏显示底板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567068A (zh) * | 2003-06-30 | 2005-01-19 | 友达光电股份有限公司 | 光间隔壁的制造方法 |
| CN102681263A (zh) * | 2012-05-22 | 2012-09-19 | 深圳市华星光电技术有限公司 | 液晶显示装置的制作方法 |
| CN103680326A (zh) * | 2013-12-26 | 2014-03-26 | 南京中电熊猫液晶显示科技有限公司 | 一种高开口像素结构及其修复方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096390A1 (ja) * | 2010-02-04 | 2011-08-11 | シャープ株式会社 | 液晶表示装置 |
-
2014
- 2014-06-18 CN CN201410274216.7A patent/CN104007574B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567068A (zh) * | 2003-06-30 | 2005-01-19 | 友达光电股份有限公司 | 光间隔壁的制造方法 |
| CN102681263A (zh) * | 2012-05-22 | 2012-09-19 | 深圳市华星光电技术有限公司 | 液晶显示装置的制作方法 |
| CN103680326A (zh) * | 2013-12-26 | 2014-03-26 | 南京中电熊猫液晶显示科技有限公司 | 一种高开口像素结构及其修复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104007574A (zh) | 2014-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN104049429B (zh) | 一种像素结构及其制作方法 | |
| CN105470269B (zh) | Tft阵列基板及其制作方法 | |
| CN102483546B (zh) | 液晶显示装置及其制造方法 | |
| CN102466933B (zh) | 液晶显示器的像素结构及其制作方法 | |
| CN103779360B (zh) | 显示基板及其制作方法、显示装置 | |
| US7932986B2 (en) | Liquid crystal display comprising a first signal line including a first portion and second portion, wherein the cross-section of the second portion is thinner than the cross-section of the first portion, and wherein a spacer overlaps the second portion | |
| CN105892180B (zh) | 液晶显示装置 | |
| CN104914634B (zh) | 液晶显示面板及其像素 | |
| CN104460147B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN104090434B (zh) | 阵列基板及显示装置 | |
| CN107479287B (zh) | 阵列基板及其制作方法 | |
| CN105785680B (zh) | 曲面显示面板 | |
| CN102593126B (zh) | 面板及其制法 | |
| EP3187929B1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
| CN105629591A (zh) | 一种阵列基板、其制备方法及液晶显示面板 | |
| CN104007591A (zh) | 一种像素结构及其制作方法 | |
| CN102088025A (zh) | 薄膜晶体管基板及其制造方法 | |
| KR102054000B1 (ko) | 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 | |
| CN110018600A (zh) | 阵列基板及液晶显示面板 | |
| CN103488015A (zh) | 像素结构及具有此像素结构的显示面板 | |
| CN105932025A (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| CN103278986A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN102043273B (zh) | 常黑模式液晶显示器装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170926 |