CN103985532B - 电子器件的制造方法 - Google Patents
电子器件的制造方法 Download PDFInfo
- Publication number
- CN103985532B CN103985532B CN201310726953.1A CN201310726953A CN103985532B CN 103985532 B CN103985532 B CN 103985532B CN 201310726953 A CN201310726953 A CN 201310726953A CN 103985532 B CN103985532 B CN 103985532B
- Authority
- CN
- China
- Prior art keywords
- cut
- layer stack
- conductor
- layered product
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 148
- 238000005520 cutting process Methods 0.000 claims abstract description 54
- 239000012212 insulator Substances 0.000 claims abstract description 28
- 238000009413 insulation Methods 0.000 description 20
- 238000011144 upstream manufacturing Methods 0.000 description 11
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 101710114762 50S ribosomal protein L11, chloroplastic Proteins 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101710082414 50S ribosomal protein L12, chloroplastic Proteins 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
本发明提供一种电子器件的制造方法,能够抑制在切割母层叠体时层叠体发生歪扭。在电子器件的制造方法中,电子器件具备:层叠体(12),其通过层叠长方形状的多个绝缘体层而构成,并且具有通过多个绝缘体层的第一边相连而构成的安装面;电路元件,其设置于层叠体(12)内;以及外部导体,其与该电路元件电连接,并且朝长边引出。在切割工序中,在沿切割线(CL3)切割母层叠体(112)之前,沿朝Z轴方向延伸的切割线(CL2)切割母层叠体(112),切割线(CL3)朝x轴方向延伸并且组合导体(114)排列于切割线(CL3)。
Description
技术领域
本发明涉及电子器件的制造方法,更具体而言,涉及将绝缘体层层叠而得的电子器件的制造方法。
背景技术
作为与现有的电子器件的制造方法有关的发明,例如已知有专利文献1所记载的共模噪声过滤器(common-mode noise filter)。图11为专利文献1所记载的共模噪声过滤器500的母层叠体512的透视图。
共模噪声过滤器500具备层叠体502以及外部电极504a、504b。外部电极504a、504b分别跨越层叠体502的两个面。上述共模噪声过滤器500通过对层叠体512排列成矩阵状的母层叠体512进行切割来制作。在切割时,例如在沿朝左右方向延伸的切割线CL11切割母层叠体512之后,沿朝上下方向延伸的切割线CL12切割母层叠体512。
另外,若沿切割线CL11切割母层叠体512,则母层叠体512被分割朝左右方向延伸的组合体512a。此时,基于下述理由,层叠体502可能发生歪扭(歪み)。在切割线CL11上设置有外部电极504a、504b。因而,当沿切割线CL11切割母层叠体512时,切割绝缘体层,并且也切割外部电极504a、504b。外部电极504a、504b由具有比构成层叠体512的陶瓷高的延展性的导体制作而成。因此,外部电极504a、504b比层叠体12难切割。
因而,当切割外部电极504a、504b时,对外部电极504a、504b施加较大的力,施加于外部电极504a、504b的力被传递到母层叠体512。此时,被分割的组合体512a朝左右方向延伸,所以若对组合体512a施加较大的力,则组合体512a容易发生扭转等歪扭。结果,层叠体512发生歪扭。上述歪扭造成层叠体512内发生裂纹的原因。
专利文献1:日本特开2010-165975号公报
发明内容
因此,本发明的目的在于提供一种能够抑制在切割母层叠体时层叠体发生歪扭的电子器件的制造方法。
在本发明的一个实施方式所涉及的电子器件的制造方法中,上述电子器件具备:层叠体,该层叠体通过层叠长方形状的多个绝缘体层而构成,并且具有通过上述多个绝缘体层的第一边相连而构成的安装面;电路元件,该电路元件设置于该层叠体内;以及外部导体,该外部导体与该电路元件电连接,并且朝上述第一边引出,上述电子器件的制造方法的特征在于,具备:层叠体制作工序,在该层叠体制作工序中,获得当从层叠方向俯视观察时多个上述层叠体以由第一方向和与该第一方向正交的第二方向构成的矩阵状排列的母层叠体;以及切割工序,在该切割工序中,将上述母层叠体切割成多个上述层叠体,在上述层叠体制作工序中,获得在上述第一方向上相邻的两个层叠体的上述外部导体连结并且设置于上述两个层叠体的各电路元件处于互相点对称的关系的上述母层叠体,在上述切割工序中,在沿第一切割线切割上述母层叠体之前,沿朝上述第一方向延伸的第二切割线切割该母层叠体,上述第一切割线朝上述第二方向延伸并且上述外部导体排列于上述第一切割线。
根据本发明,能够抑制在切割母层叠体时层叠体发生歪扭的情况。
附图说明
图1为一实施方式所涉及的电子器件的外观立体图。
图2为图1的电子器件的分解立体图。
图3为制造电子器件时的俯视图。
图4为制造电子器件时的俯视图。
图5为制造电子器件时的俯视图。
图6为制造电子器件时的俯视图。
图7为制造电子器件时的俯视图。
图8为制造电子器件时的俯视图。
图9为制造电子器件时的俯视图。
图10为制造电子器件时的俯视图。
图11为专利文献1所记载的共模噪声过滤器的母层叠体的透视图。符号的说明
CL1~CL3…切割线;L…线圈;S2…底面;10、10a…电子器件;12…层叠体;14a、14b…外部电极;16a~16p…绝缘体层;18a~18j…线圈导体;25a~25j、35a~35j…外部导体;112…母层叠体;114a~114j…组合导体;116a~116p…绝缘糊剂层。
具体实施方式
以下,对本发明的实施方式所涉及的电子器件的制造方法进行说明。
(电子器件的结构)
以下,参照附图对一实施方式所涉及的电子器件的结构进行说明。图1为一实施方式所涉及的电子器件10的外观立体图。图2为图1的电子器件10的分解立体图。以下,将电子器件10的层叠方向定义为y轴方向。并且,将当从y轴方向俯视观察时电子器件10的长边延伸的方向定义为x轴方向,将电子器件10的短边延伸的方向定义为z轴方向。
如图1以及图2所示,电子器件10具备:层叠体12、外部电极14a、14b、引出导体40a、40b以及线圈L(电路元件)。
如图2所示,层叠体12通过多个绝缘体层16a~16p以从y轴方向的负方向侧至正方向侧按顺序排列的方式被层叠而构成,且呈长方体形。因而,层叠体12具有:上表面S1;底面S2;端面S3、S4以及侧面S5、S6。上表面S1为层叠体12的z轴方向的正方向侧的面。底面S2为层叠体12的z轴方向的负方向侧的面,为向电路基板安装电子器件10时与该电路基板对置的安装面。上表面S1以及底面S2分别通过绝缘体层16a~16p的z轴方向的正方向侧的长边以及负方向侧的长边相连而构成。端面S3、S4分别为层叠体12的x轴方向的负方向侧以及正方向侧的面。端面S3、S4分别通过绝缘体层16a~16p的x轴方向的负方向侧的短边以及正方向侧的短边相连而构成。并且,端面S3、S4与底面S2相邻。侧面S5、S6分别为位于层叠体12的y轴方向的正方向侧以及负方向侧的面。
如图2所示,绝缘体层16a~16b呈长方形状,例如由以硼硅酸盐玻璃为主要成分的绝缘材料形成。以下,将绝缘体层16a~16p的y轴方向的正方向侧的面称为正表面,将绝缘体层16a~16p的y轴方向的负方向侧的面称为背面。
线圈L为设置于层叠体12内的电路元件,包括线圈导体18a~18j以及通孔导体v1~v10。线圈L通过线圈导体18a~18j由通孔导体v1~v10连接而构成。并且,线圈L具有沿y轴方向延伸的卷绕轴,从y轴方向的正方向侧俯视观察时,成为一边顺时针旋转一边从y轴方向的负方向侧向正方向侧行进的螺旋状。
线圈导体18a~18j设置于绝缘体层16d~16m的正表面上。线圈导体18a~18j从y轴方向俯视观察时相互重叠而形成环状的轨道。并且,线圈导体18a~18j成为轨道的一部分被切去的构造,且为绕顺时针方向旋转的线形导体。以下,将线圈导体18a~18j的当从y轴方向的正方向侧俯视观察时位于顺时针方向的下游侧的端部简称为下游端,将线圈导体18a~18j的当从y轴方向的正方向侧俯视观察时位于顺时针方向的上游侧的端部简称为上游端。如上所述构成的线圈导体18a~18j例如由以Ag为主要成分的导电性材料制作而成。
通孔导体v1~v4分别沿y轴方向贯通绝缘体层16e~16h。通孔导体v5、v6沿y轴方向贯通绝缘体层16i。通孔导体v7~v10分别沿y轴方向贯通绝缘体层16j~16m。
通孔导体v1将线圈导体18a的下游端与线圈导体18b的上游端连接。通孔导体v2将线圈导体18b的下游端与线圈导体18c的上游端连接。通孔导体v3将线圈导体18c的下游端与线圈导体18d的上游端连接。通孔导体v4将线圈导体18d的下游端与线圈导体18e的上游端连接。
通孔导体v5将线圈导体18e与线圈导体18f的上游端连接。通孔导体v6将线圈导体18e的下游端与线圈导体18f连接。
通孔导体v7将线圈导体18f的下游端与线圈导体18g的上游端连接。通孔导体v8将线圈导体18g的下游端与线圈导体18h的上游端连接。通孔导体v9将线圈导体18h的下游端与线圈导体18i的上游端连接。通孔导体v10将线圈导体18i的下游端与线圈导体18j的上游端连接。
通孔导体v1~v10例如由以Ag为主要成分的导电性材料制作而成。
如图1所示,外部电极14a以跨越底面S2以及端面S3且从层叠体12露出的状态埋设于层叠体12。由此,外部电极14a从y轴方向俯视观察时呈L字形。进而,如图2所示,外部电极14a通过层叠外部导体25a~25j而构成。
如图2所示,外部导体25a~25j分别沿y轴方向贯通绝缘体层16d~16m。外部导体25a~25j呈L字形,且从y轴方向俯视观察时,设置于绝缘体层16d~16m的x轴方向的负方向侧的短边以及z轴方向的负方向侧的长边所交叉的角。由此,外部导体25a~25j朝z轴方向的负方向侧的长边以及与该长边相邻的x轴方向的负方向侧的短边引出。外部导体25a~25j通过被层叠而被电连接。
如图1所示,外部电极14b以跨越底面S2以及端面S4且从层叠体12露出的状态,埋设于层叠体12。由此,外部电极14b从y轴方向俯视观察时呈L字形。进而,如图2所示,外部电极14b通过层叠外部导体35a~35j构成。
如图2所示,外部导体35a~35j分别沿y轴方向贯通绝缘体层16d~16m。外部导体35a~35j呈L字形,且从y轴方向俯视观察时,设置于绝缘体层16d~16m的x轴方向的正方向侧的短边以及z轴方向的负方向侧的长边所交叉的角。由此,外部导体35a~35j朝z轴方向的负方向侧的长边以及与该长边相邻的x轴方向的正方向侧的短边引出。外部导体35a~35j通过被层叠而被电连接。
引出导体40a设置于绝缘体层16d的正表面上,将线圈导体18a的上游端与外部导体25a连接。由此,外部电极14a与线圈L电连接。
引出导体40b设置于绝缘体层16m的正表面上,将线圈导体18j的下游端与外部导体35j连接。由此,外部电极14b与线圈L电连接。
(电子器件的制造方法)
以下,参照附图对本实施方式所涉及的电子器件10的制造方法进行说明,图3至图9为制造电子器件10时的俯视图。
首先,如图3所示,反复通过丝网印刷涂敷以硼硅酸盐玻璃为主要成分的绝缘糊剂,而形成绝缘糊剂层116a~116d。该绝缘糊剂层116a~116d为要形成相对于线圈L位于外侧的作为外层用绝缘体层的绝缘体层16a~16d的糊剂层。
接下来,如图4所示,通过光刻工序形成多个线圈导体18a、外部导体25a、35a以及引出导体40a。具体而言,通过丝网印刷涂敷以Ag为主要金属成分的感光性导电糊剂,从而在绝缘糊剂层116d上形成导电糊剂层。此外,经由光掩模朝导电糊剂层照射紫外线等,并由碱溶液等显影。由此,在绝缘糊剂层116d上形成线圈导体18a、外部导体25a、35a以及引出导体40a。
另外,多个线圈导体18a、外部导体25a、35a以及引出导体40a从y轴方向俯视观察时,以由z轴方向和x轴方向构成的矩阵排列形成。但是,多个线圈导体18a、外部导体25a、35a以及引出导体40a一边在z轴方向上交替反转一边在z轴方向上排列。本实施方式中,在z轴方向相邻的线圈导体18a、外部导体25a、35a以及引出导体40a存在点对称的关系。并且,在x轴方向相邻的线圈导体18a、外部导体25a、35a以及引出导体40a沿相同方向排列。通过这样排列,2个外部导体25a与2个外部导体35a连结,而形成十字形的组合导体114a。
接下来,如图5所示,通过光刻工序形成设置有开口h1以及通孔H1的绝缘糊剂层116e。具体而言,通过丝网印刷涂敷感光性绝缘糊剂,从而在绝缘糊剂层116d上形成绝缘糊剂层。此外,经由光掩模朝绝缘糊剂层照射紫外线等,并由碱溶液显像。绝缘糊剂层116e为要形成绝缘体层16e的糊剂层。开口h1为与组合导体114b一致的十字形的孔。
另外,开口h1以及通孔H1从y轴方向俯视观察时,以由z轴方向和x轴方向构成的矩阵排列形成。但是,开口h1以及通孔H1一边在z轴方向上交替反转一边在z轴方向上排列。
接下来,如图6所示,通过光刻工序,形成线圈导体18b、外部导体25b、35b以及通孔导体v1。具体而言,通过丝网印刷涂敷以Ag为主要金属成分的感光性导电糊剂,从而在绝缘糊剂层116e上,在开口h1以及通孔H1内形成导电糊剂层。此外,经由光掩模朝导电糊剂层照射紫外线等,并由碱溶液等显影。由此,在开口h1内形成外部导体25b、35b,在通孔H1内形成通孔导体v1,在绝缘糊剂层116e上形成线圈导体18b。
另外,线圈导体18b、外部导体25b、35b以及通孔导体v1从y轴方向俯视观察时,以由z轴方向和x轴方向构成的矩阵排列形成。但是,多个线圈导体18b、外部导体25b、35b通孔导体v1一边在z轴方向上交替反转一边在z轴方向上排列。
之后,重复与图5以及图6所示的工序相同的工序,从而形成绝缘糊剂层116f~116m、线圈导体18c~18j、外部导体25c~25j、35c~35j以及通孔导体v2~v10。由此,如图7所示,在绝缘糊剂层116m形成线圈导体18j、外部导体25j、35j以及引出导体40b。
接下来,如图8所示,反复通过丝网印刷涂敷绝缘糊剂,而形成绝缘糊剂层116n~116p。该绝缘糊剂层116n~116p为要形成相对于线圈L位于外侧的作为外侧用绝缘体层的绝缘体层16n~16p的糊剂层。经过以上的工序,获得层叠体12以由z轴方向和x轴方向构成的矩阵排列的母层叠体112。
另外,如图9所示,在母层叠体112中,一边使层叠体12在z轴方向交替反转一边在z轴方向上排列配置多个层叠体12。由此,在z轴方向相邻的外部导体25a~25j和外部导体35a~35j分别连结。此外,在x轴方向相邻的外部导体25a~25j和外部导体35a~35j分别连结。这样,通过2个外部导体25a~25j和2个外部导体35a~35j连结而形成十字形的组合导体114a~114j。图9中,为了防止图变得复杂,而仅透视地图示出外部导体25a~25j、35a~35j(组合导体114a~114j)。
接下来,通过割切(dicing)等将母层叠体112切割成多个未烧制的层叠体12。在母层叠体112的切割工序中,在通过切割形成的切割面,使外部电极14a、14b从层叠体12露出。在切割工序中,将电铸刀片作为割切刀片使用。转数为30000rpm,切割速度为100mm/s以上。以下,参照图9对切割工序进行更详细地说明。
首先,沿切割线CL1(第三切割线)切割母层叠体112。切割线CL1为朝x轴方向延伸并且未配置组合导体114a~114j(即,外部导体25a~25j、35a~35j)的切割线。由此,母层叠体112被分割为朝x轴方向延伸的多个组合体112a。
接下来,沿切割线CL2(第二切割线)切割母层叠体112。切割线CL2为朝z轴方向延伸的切割线。在切割线CL2上配置有组合导体114a~114j(即外部导体25a~25j、35a~35j)。由此,组合导体114a~114j被分割为2份。此外,组合体112a被分割为多个组合体112b。组合体112b由在z轴方向相邻的2个层叠体12构成。另外,图9中,只在代表性的组合体112b处附着参照符号。
接下来,沿切割线CL3(第一切割线)切割母层叠体112。切割线CL3为朝x轴方向延伸并且配置有组合导体114a~114j(即,外部导体25a~25j、35a~35j)的切割线。切割线CL1与切割线CL3沿z轴方向交替排列。由此,组合导体114a~114j被分割为外部导体25a~25j、35a~35j。并且,各组合体112b被分割为2个层叠体12。通过如上那样沿切割线CL1~CL3切割母层叠体112,从而获得未烧制的多个层叠体12。另外,未烧制的层叠体12的尺寸为0.4mm~0.5mm×0.2mm~0.3mm×0.2mm~0.3mm。
接下来,以规定条件烧制未烧制的层叠体12,而获得层叠体12。此外,对层叠体12实施滚磨加工。
最后,对外部电极14a、14b从层叠体12露出的部分,实施具有2μm~7μm的厚度的镀Ni以及具有2μm~7μm的厚度的镀Sn。经过以上工序,完成电子器件10。
(效果)
根据以上所述构成的电子器件10的制造方法,能够抑制在切割母层叠体112时层叠体12发生歪扭。更详细而言,以切割线CL1、切割线CL2、切割线CL3的顺序切割母层叠体112。在切割线CL1上未配置组合导体114a~114j。因此,当沿切割线CL1切割母层叠体112时,由于组合导体114a~114j未被切割,所以层叠体12难以发生歪扭。
此外,当沿切割线CL2切割母层叠体112时,母层叠体112已沿切割线CL1被切割而分割为组合体112a。因此,切割组合导体114a~114j时施加于组合体112a的力,不被传递到与该组合体112a相邻的组合体112a。由此,能够抑制母层叠体112产生大的变形。即,能够抑制层叠体12发生歪扭。
此外,当沿切割线CL3切割母层叠体112时,母层叠体112已沿切割线CL2被切割而分割为组合体112b。因此,切割组合导体114a~114j时施加于组合体112b的力,不被传递到与该组合体112b相邻的组合体112b。由此,能够抑制母层叠体112产生大的变形。即,能够抑制层叠体12发生歪扭。
(变形例)
以下,参照附图对变形例所涉及的电子器件的制造方法进行说明。图10为制造电子器件10a时的俯视图。另外,在图10中,与图9相同,为了防止图变得复杂,仅透视地图示出外部导体25a~25j、35a~35j表示为透视图。
变形例所涉及的电子器件10a在外部导体25a~25j、35a~35j的形状上与电子器件10不同。因此,以下,对外部导体25a~25j、35a~35j进行说明,而省略对其他结构的说明。
如图10所示,外部导体25a~25j、35a~35j仅朝构成底面S2的长边引出,而不朝与该长边相邻的短边引出。在上述电子器件10a的制造方法中,能够使切割顺序与电子器件10的制造方法不同。
更详细而言,在电子器件10a的制造方法中,可以以切割线CL2、切割线CL1、切割线CL3的顺序切割母层叠体112,可以以切割线CL2、切割线CL3、切割线CL1的顺序切割母层叠体,也可以以切割线CL1、切割线CL2、切割线CL3的顺序切割母层叠体。即,只要在沿切割线CL3切割母层叠体112之前沿切割线CL2切割母层叠体112即可。只要当切割外部导体25a~25j、35a、35j时,在x轴方向相邻的层叠体12彼此被分割即可。由此,能够抑制层叠体12的变形。
(其他实施方式)
本发明所涉及的电子器件的制造方法,不限于电子器件10、10a的制造方法,在其主旨的范围内可以进行变更。
另外,在电子器件10、10a中,虽然通过印刷方法获得母层叠体112,但也可以通过将形成有线圈导体的陶瓷生片进行层叠的依次压焊方法获得母层叠体112。
另外,虽然设置于电子器件10、10a的电路元件为线圈L,但可以为电容器,可以为线圈以及电容器以外的电路元件,也可以为将这些电路元件组合而得的元件。
工业上的利用可能性
如上所述,本发明对电子器件的制造方法是有用的,尤其是在能够抑制切割母层叠体时层叠体产生歪扭的方面优秀。
Claims (2)
1.一种电子器件的制造方法,
所述电子器件具备:层叠体,该层叠体通过层叠长方形状的多个绝缘体层而构成,并且具有通过所述多个绝缘体层的第一边相连而构成的安装面;电路元件,该电路元件设置于该层叠体内;以及外部导体,该外部导体与该电路元件电连接,并且朝所述第一边引出,所述外部导体包括朝所述第一边引出的第一外部导体以及朝所述第一边引出的第二外部导体,
所述电子器件的制造方法的特征在于,具备:
层叠体制作工序,在该层叠体制作工序中,获得当从层叠方向俯视观察时多个所述层叠体以由第一方向和与该第一方向正交的第二方向构成的矩阵状排列的母层叠体;以及
切割工序,在该切割工序中,将所述母层叠体切割成多个所述层叠体,
在所述层叠体制作工序中,获得在所述第一方向上相邻的两个层叠体的所述外部导体连结并且设置于所述两个层叠体的各电路元件处于互相点对称的关系的所述母层叠体,
在所述切割工序中,在沿第一切割线切割所述母层叠体之前,沿朝所述第一方向延伸的第二切割线切割该母层叠体,所述第一切割线朝所述第二方向延伸并且所述外部导体排列于所述第一切割线,
所述第一切割线以及所述第二切割线分别存在多个,
在所述母层叠体的切割工序中,在沿多个所述第一切割线切割所述母层叠体之前,沿多个所述第二切割线切割该母层叠体。
2.根据权利要求1所述的电子器件的制造方法,其特征在于,
所述第一外部导体还朝与所述第一边相邻的第二边引出,所述第二外部导体还朝与所述第一边相邻的第三边引出,
在所述层叠体制作工序中,获得在所述第二方向上相邻的所述层叠体的所述第一外部导体和所述第二外部导体连结的所述母层叠体,
在所述切割工序中,沿第三切割线切割所述母层叠体,再沿所述第二切割线切割该母层叠体,然后沿所述第一切割线切割该母层叠体,所述第三切割线朝所述第二方向延伸并且所述第一外部导体以及所述第二外部导体未配置于所述第三切割线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-023450 | 2013-02-08 | ||
JP2013023450A JP5817752B2 (ja) | 2013-02-08 | 2013-02-08 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103985532A CN103985532A (zh) | 2014-08-13 |
CN103985532B true CN103985532B (zh) | 2017-10-13 |
Family
ID=51277463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310726953.1A Active CN103985532B (zh) | 2013-02-08 | 2013-12-25 | 电子器件的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9653209B2 (zh) |
JP (1) | JP5817752B2 (zh) |
CN (1) | CN103985532B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10049808B2 (en) * | 2014-10-31 | 2018-08-14 | Samsung Electro-Mechanics Co., Ltd. | Coil component assembly for mass production of coil components and coil components made from coil component assembly |
JP6551305B2 (ja) * | 2015-10-07 | 2019-07-31 | 株式会社村田製作所 | 積層インダクタ |
KR101792365B1 (ko) * | 2015-12-18 | 2017-11-01 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
JP6465046B2 (ja) | 2016-02-09 | 2019-02-06 | 株式会社村田製作所 | 電子部品 |
JP6926518B2 (ja) * | 2017-02-22 | 2021-08-25 | Tdk株式会社 | 電子部品の製造方法 |
JP6911386B2 (ja) * | 2017-03-02 | 2021-07-28 | Tdk株式会社 | 電子部品の製造方法 |
JP6946721B2 (ja) | 2017-05-03 | 2021-10-06 | Tdk株式会社 | コイル部品 |
JP6743767B2 (ja) | 2017-06-06 | 2020-08-19 | 株式会社村田製作所 | Lc複合部品 |
JP6780629B2 (ja) * | 2017-11-27 | 2020-11-04 | 株式会社村田製作所 | 積層型コイル部品 |
JP2019096818A (ja) | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | 積層型コイル部品 |
JP7347037B2 (ja) | 2019-09-06 | 2023-09-20 | Tdk株式会社 | 電子部品の製造方法 |
JP7434974B2 (ja) | 2020-02-07 | 2024-02-21 | Tdk株式会社 | コイル部品 |
JP7363585B2 (ja) | 2020-03-04 | 2023-10-18 | Tdk株式会社 | 積層コイル部品 |
CN112385004A (zh) * | 2020-10-12 | 2021-02-19 | 深圳顺络电子股份有限公司 | 层叠片式电子器件及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101361146B (zh) * | 2006-01-16 | 2011-09-07 | 株式会社村田制作所 | 电感器的制造方法 |
CN102881402A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社村田制作所 | 电子部件及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4852227A (en) * | 1988-11-25 | 1989-08-01 | Sprague Electric Company | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge |
JP3123207B2 (ja) | 1992-05-01 | 2001-01-09 | 株式会社村田製作所 | 複合電子部品 |
JPH08167522A (ja) * | 1994-12-12 | 1996-06-25 | Tdk Corp | Lc複合部品及びその製造方法 |
JP3239806B2 (ja) * | 1997-06-26 | 2001-12-17 | 株式会社村田製作所 | 電子部品の製造方法 |
JP3610881B2 (ja) | 2000-05-22 | 2005-01-19 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
JP2003347146A (ja) * | 2002-05-29 | 2003-12-05 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
JP2005114552A (ja) | 2003-10-08 | 2005-04-28 | Xanavi Informatics Corp | ナビゲーション装置の経路探索方法 |
JP2006114552A (ja) | 2004-10-12 | 2006-04-27 | Murata Mfg Co Ltd | 電子部品製造方法 |
JP4220453B2 (ja) | 2004-10-13 | 2009-02-04 | Tdk株式会社 | 積層型インダクタの製造方法 |
JP2009099699A (ja) * | 2007-10-16 | 2009-05-07 | Panasonic Corp | 電子部品の製造方法 |
JP2009295819A (ja) * | 2008-06-05 | 2009-12-17 | Murata Mfg Co Ltd | 電子部品 |
JP2010165975A (ja) * | 2009-01-19 | 2010-07-29 | Murata Mfg Co Ltd | 積層インダクタ |
JP2013026257A (ja) * | 2011-07-15 | 2013-02-04 | Tdk Corp | 積層型電子部品の製造方法 |
-
2013
- 2013-02-08 JP JP2013023450A patent/JP5817752B2/ja active Active
- 2013-12-25 CN CN201310726953.1A patent/CN103985532B/zh active Active
- 2013-12-27 US US14/142,418 patent/US9653209B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101361146B (zh) * | 2006-01-16 | 2011-09-07 | 株式会社村田制作所 | 电感器的制造方法 |
CN102881402A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社村田制作所 | 电子部件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2014154716A (ja) | 2014-08-25 |
JP5817752B2 (ja) | 2015-11-18 |
US9653209B2 (en) | 2017-05-16 |
US20140224418A1 (en) | 2014-08-14 |
CN103985532A (zh) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103985532B (zh) | 电子器件的制造方法 | |
CN104036918B (zh) | 电子部件 | |
CN107154300B (zh) | 电子部件 | |
CN107017083B (zh) | 层叠电感器 | |
CN1794388B (zh) | 多层片状电容器的制造方法 | |
CN103219129B (zh) | 电子部件 | |
TW470982B (en) | Multilayer electronic device and method for producing same | |
TWI313881B (en) | Laminated electronic component | |
CN205303100U (zh) | 电子元器件 | |
JP6048759B2 (ja) | 積層型インダクタ及びその製造方法 | |
CN204517534U (zh) | 马达绕组 | |
CN105914038B (zh) | 层叠电容器 | |
TW516052B (en) | Multilayer electronic device | |
US8077444B2 (en) | Multilayer capacitor | |
CN103247441B (zh) | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 | |
KR101397835B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
JP5807650B2 (ja) | 積層コイル及びその製造方法 | |
CN107045648A (zh) | 电子部件 | |
CN106062904A (zh) | 电子部件 | |
CN107275039B (zh) | 电子部件以及电子部件的制造方法 | |
KR101646505B1 (ko) | 적층 인덕터 | |
JP2015019108A (ja) | チップ型コイル部品 | |
CN108987065A (zh) | 电子部件 | |
WO2013058351A1 (ja) | 多層配線基板、プローブカード及び多層配線基板の製造方法 | |
US9305707B2 (en) | Method for manufacturing ceramic electronic component and ceramic electronic component including cross-linked section |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |