CN108447874B - 阵列基板及其制造方法、显示面板、电子装置 - Google Patents

阵列基板及其制造方法、显示面板、电子装置 Download PDF

Info

Publication number
CN108447874B
CN108447874B CN201810240944.4A CN201810240944A CN108447874B CN 108447874 B CN108447874 B CN 108447874B CN 201810240944 A CN201810240944 A CN 201810240944A CN 108447874 B CN108447874 B CN 108447874B
Authority
CN
China
Prior art keywords
electrode
groove
layer
underlay substrate
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810240944.4A
Other languages
English (en)
Other versions
CN108447874A (zh
Inventor
金永珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Original Assignee
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mianyang Beijing Oriental Optoelectronic Technology Co Ltd, BOE Technology Group Co Ltd filed Critical Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
Priority to CN201810240944.4A priority Critical patent/CN108447874B/zh
Publication of CN108447874A publication Critical patent/CN108447874A/zh
Priority to US16/339,157 priority patent/US11367741B2/en
Priority to PCT/CN2018/115655 priority patent/WO2019179137A1/zh
Application granted granted Critical
Publication of CN108447874B publication Critical patent/CN108447874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种阵列基板及其制造方法、显示面板、电子装置，该阵列基板包括衬底基板、第一电极、第二电极。第一电极设置在衬底基板上，第二电极设置在第一电极上且在垂直于衬底基板的方向上与第一电极至少部分相对；第一电极与第二电极电绝缘，且第一电极和/或第二电极在相对的区域内包括形成第一凹槽的至少部分。

Description

阵列基板及其制造方法、显示面板、电子装置
技术领域
本发明的实施例涉及一种阵列基板及其制造方法、显示面板、电子装置。
背景技术
液晶显示面板、有机发光二极管显示面板等由于具有轻薄化、抗震性好、视角广、对比度高等特点，已广泛应用于各种显示装置中。显示面板例如通常包括阵列排布的多个子像素，每个子像素内例如包括薄膜晶体管和电容等结构。例如，随着显示技术的发展以及消费者对显示面板的显示画质的需求，显示面板的分辨率在不断提高，相应地，每个子像素所占的面积相对越来越小，这对显示面板中例如电容结构的设计等方面提出了更高的要求。
发明内容
本发明至少一个实施例提供一种阵列基板，该阵列基板包括衬底基板、第一电极、第二电极。第一电极设置在所述衬底基板上；第二电极设置在所述第一电极上且在垂直于所述衬底基板的方向上与所述第一电极至少部分相对；其中，所述第一电极与所述第二电极电绝缘，且所述第一电极和/或所述第二电极在相对的区域内包括形成第一凹槽的至少部分。
例如，在本发明一实施例提供的阵列基板中，所述第一电极和/或所述第二电极在相对的区域内包括至少两个第一凹槽，所述至少两个第一凹槽彼此并列设置。
例如，本发明一实施例提供的阵列基板还包括在所述衬底基板上的绝缘层，其中，所述绝缘层位于所述衬底基板和所述第一电极之间且包括形成在其中的第二凹槽，所述第一电极的形成第一凹槽的至少部分在垂直于所述衬底基板的方向上与所述绝缘层中的第二凹槽至少部分重叠。
例如，在本发明一实施例提供的阵列基板中，所述绝缘层为叠层结构且包括从所述衬底基板依次层叠的至少两个子绝缘层，所述绝缘层的第二凹槽穿过远离所述衬底基板一侧的至少一个子绝缘层。
例如，本发明一实施例提供的阵列基板还包括介电层，其中，所述介电层设置在所述第一电极和所述第二电极之间且包括形成在其中的第三凹槽；所述第二电极的形成第一凹槽的至少部分在垂直于所述衬底基板的方向上与所述介电层中的第三凹槽至少部分重叠。
例如，本发明一实施例提供的阵列基板还包括驱动电路结构，其中，所述驱动电路结构包括薄膜晶体管，其中，所述薄膜晶体管包括有源层、栅极、源漏极；所述第一电极与所述有源层、所述栅极、所述源漏极中的任意一个同层设置；所述第二电极与所述有源层、所述栅极、所述源漏极中另一个同层设置。
例如，本发明一实施例提供的阵列基板还包括发光元件，其中，所述发光元件与所述薄膜晶体管的所述源漏极电连接。
本发明至少一个实施例提供一种显示面板，该显示面板包括本发明任一实施例的阵列基板。
本发明至少一个实施例提供一种电子装置，该电子装置包括本发明任一实施例的阵列基板。
本发明至少一个实施例提供一种阵列基板的制造方法，该方法包括：提供衬底基板；在所述衬底基板上形成第一电极；在所述第一电极上形成第二电极，所述第二电极在垂直于所述衬底基板的方向上与所述第一电极至少部分相对；其中，所述第一电极与所述第二电极电绝缘，且所述第一电极和/或所述第二电极在相对的区域内包括形成第一凹槽的至少部分。
例如，在本发明一实施例提供的方法中，所述第一电极和/或所述第二电极在相对的区域内形成至少两个第一凹槽，所述至少两个第一凹槽彼此并列设置。
例如，本发明一实施例提供的方法还包括：在所述衬底基板上沉积绝缘层薄膜，对所述绝缘层薄膜进行刻蚀以形成包括第二凹槽的绝缘层；其中，所述第一电极和所述第二电极在所述绝缘层上依次形成；所述第一电极的形成第一凹槽的至少部分在垂直于所述衬底基板的方向上与所述第二凹槽至少部分重叠。
例如，在本发明一实施例提供的方法中，所述绝缘层为叠层结构且包括从所述衬底基板依次层叠的至少两个子绝缘层，所述第二凹槽形成为穿过远离所述衬底基板一侧的至少一个子绝缘层。
例如，本发明一实施例提供的方法还包括：在所述第一电极和所述第二电极之间形成介电层；其中，所述介电层包括形成在其中的第三凹槽，所述第二电极的形成第一凹槽的至少部分在垂直于所述衬底基板的方向上与所述介电层中的第三凹槽至少部分重叠。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种阵列基板的剖面结构示意图；
图2为本发明一实施例的第一示例提供的阵列基板的剖面结构示意图；
图3为本发明一实施例的第二示例提供的阵列基板的剖面结构示意图；
图4为本发明一实施例的第三示例提供的阵列基板的剖面结构示意图；
图5为本发明另一实施例提供的阵列基板的剖面结构示意图；
图6A-图6G为本发明再一实施例提供的阵列基板在制造过程中的剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
随着显示技术的发展和社会发展的需求，为了提高显示面板的显示画质，显示面板的分辨率在不断地被提高。显示面板的分辨率越高，显示面板的每个子像素所占的面积相对越小，相应地，每个子像素内的电容结构所占的面积也越来越小，电容容量也会因此下降。因此，在提高显示面板分辨率的同时保证电容结构的电容量成为显示领域研究的课题之一。
例如，图1提供了一种阵列基板10的剖面结构示意图，如图1所示，该阵列基板10包括薄膜晶体管19和电容结构14等结构。薄膜晶体管19例如包括有源层15、栅极16、源极17、漏极18等结构；电容结构14包括第一电极11、第二电极12以及位于第一电极11和第二电极12之间的介电层13等结构。如图1所示，电容结构14的第一电极11和第二电极12均为平面板状结构，当该阵列基板10的每个子像素所占的面积相对较小时，每个子像素内的电容结构14所占的面积相应也较小，因此第一电极11和第二电极12彼此相对的面积也相应较小，从而有可能使得电容结构14的电容量太小而无法满足产品设计需求。
电容量可以表示为C＝K*(A/d)，其中，C为电容量，K为介电层的介电常数，A为电容结构中两个电极的彼此相对面积，d为电容结构中两个电极之间的垂直距离(例如通常为介电层的厚度)。由该公式可以看出，电容量与电容结构中两个电极之间的正对面积成正比。
为了在提高显示面板分辨率的同时保证电容结构的电容量，例如可以使用具有高介电常数K的介电层材料(例如ZrO2、HfO2等)。但是，具有高介电常数K的介电层材料通常需要在高温条件下或者使用原子层沉积方法进行薄膜沉积。然而，目前的低温多晶硅显示面板的制造工艺或者有机发光二极管显示面板的制造工艺等无法满足沉积高介电常数K的介电薄膜所需的高温条件，而且原子层沉积方法镀膜速率较低，无法满足实际的生产效率要求。
或者，例如可以通过降低介电层的厚度d从而可以提高电容结构的电容量C，但是，在实际的制造工艺中，电容结构中的介电层例如通常还可以同时作为显示面板中薄膜晶体管的栅绝缘层，降低介电层的厚度d例如有可能会导致薄膜晶体管产生漏电流，从而影响显示面板的显示效果。
本发明至少一个实施例提供一种阵列基板，该阵列基板包括衬底基板、第一电极、第二电极。第一电极设置在衬底基板上；第二电极设置在第一电极上且在垂直于衬底基板的方向上与第一电极至少部分相对；其中，第一电极与第二电极电绝缘，且第一电极和/或第二电极在相对的区域内包括形成第一凹槽的至少部分。
在本发明至少一个实施例提供的阵列基板中，通过在第一电极和/或第二电极相对的区域内形成第一凹槽的至少部分，增大了第一电极和第二电极在相对区域内的相对面积，从而增大了由该第一电极和第二电极构成的电容结构的电容量。
下面通过几个具体的实施例对本公开进行说明。为了保持本发明实施例以下的说明清楚且简明，可省略已知功能和已知部件的详细说明。当本发明实施例的任一部件在一个以上的附图中出现时，该部件在每个附图中可以由相同的参考标号表示。
实施例一
本发明至少一个实施例提供一种阵列基板100，图2为本实施例提供的阵列基板100的剖面结构示意图。例如，该阵列基板100可以为各种适当类型的阵列基板，本实施例不限制于阵列基板的具体类型。如图2所示，该阵列基板100包括衬底基板101、第一电极102、第二电极103等结构。
如图2所示，衬底基板101例如可以是玻璃基板、石英基板、塑料基板或其它适合材料的基板，本实施例对此不做具体的限定。
如图2所示，第一电极102设置在衬底基板101上，第二电极103设置在第一电极102上且在垂直于衬底基板101的方向上与第一电极102至少部分相对；第一电极102与第二电极103电绝缘，且第一电极102和第二电极103在彼此相对的区域内包括第一凹槽104。例如，第一电极102和/或第二电极103中的第一凹槽104的数量例如可以是一个，也可以是多个，本实施例对第一凹槽104的数量不做具体限定；另外，第一电极102和/或第二电极103中的第一凹槽104例如可以是完整的凹槽状，也可以是构成凹槽的至少部分，本实施例对第一电极102和/或第二电极103中第一凹槽104的形状不做具体限定。本实施例以第一电极102和第二电极103均包括一个第一凹槽104为例进行介绍。
例如，第一电极102和第二电极103的材料的示例包括金属材料，该金属材料例如包括银、铝、铬、铜、钼、钛、铝钕合金、铜钼合金、钼钽合金、钼钕合金或任何它们的任意组合，本实施例对此不做具体限定。
例如，如图2所示，该阵列基板100还包括绝缘层105，绝缘层105设置在衬底基板101上且位于衬底基板101和第一电极102之间，该绝缘层105例如包括形成在其中的第二凹槽106。如图2所示，第一电极102的第一凹槽104在垂直于衬底基板101的方向上与绝缘层105中的第二凹槽106至少部分重叠。例如，在一个示例中，当第一电极102包括形成第一凹槽104的部分时，第一电极102的形成第一凹槽104的部分在垂直于衬底基板101的方向上与绝缘层105中的第二凹槽106至少部分重叠。
例如，如图2所示，绝缘层105为叠层结构且包括从衬底基板101依次层叠的第一子绝缘层1051、第二子绝缘层1052、第三子绝缘层1053。绝缘层105的第二凹槽106穿过远离衬底基板101一侧的至少一个子绝缘层。例如，可以在绝缘层105的第三子绝缘层1053中形成凹槽以构成第二凹槽106；或者，可以在绝缘层105的第三子绝缘层1053和第二子绝缘层1052中形成凹槽以构成第二凹槽106；又或者，可以在绝缘层105的第三子绝缘层1053、第二子绝缘层1052和第一子绝缘层1051中形成凹槽以构成第二凹槽106，本实施例对第二凹槽106穿过的绝缘层105中的子绝缘层的层数不做具体限定。值得注意的是，绝缘层105包括的子绝缘层的层数包括但不限于三层，例如，根据产品设计需求，绝缘层105包括的子绝缘层的层数可以是一层、两层、四层或者多层，本实施例对此不做具体限定。
例如，如图2所示，在垂直于衬底基板101的方向上，第一电极102中第一凹槽104的横截面积与截面形状等与第二凹槽106的深度等相关。具体来讲，绝缘层105中的第二凹槽106的深度越深，在绝缘层105之后形成的第一电极102中的第一凹槽104的深度也会越深，第一电极102在垂直于衬底基板101的方向上的面积对应地也会越大，第一电极102与第二电极103相对面积也会相应地增大，因此，由该第一电极102与第二电极103构成的电容结构的电容量会得到提高。因此，在实际的制造过程中，例如可以通过调整绝缘层105中第一子绝缘层1051、第二子绝缘层1052、第三子绝缘层1053的厚度从而控制第二凹槽106的深度，从而相应地调节阵列基板100的电容量的大小。
如图2所示，该阵列基板100还包括介电层107，介电层107设置在第一电极102和第二电极103之间以使第一电极102和第二电极103电绝缘。介电层107包括形成在其中的第三凹槽108，第二电极103中的第一凹槽104在垂直于衬底基板101的方向上与介电层107中的第三凹槽108至少部分重叠。例如，在一个示例中，当第二电极103包括形成第一凹槽104的部分时，第二电极103的形成第一凹槽104的部分在垂直于衬底基板101的方向上与介电层107中的第三凹槽108至少部分重叠。例如，用于该介电层107的材料的示例包括氧化硅、氮化硅、氮氧化硅等任意适合的材料，又例如为高介电系数材料，本实施例对此不做具体的限定。
例如，如图2所示，在一个示例中，该阵列基板100还可以包括缓冲层109、阻隔层110、第二绝缘层111、层间介电层112、平坦层113等结构。
如图2所示，缓冲层109设置在衬底基板101上，缓冲层109例如可以防止杂质离子和湿气或者外部空气等通过衬底基板101渗入到阵列基板100中，并且缓冲层109可以平坦化衬底基板10 1的表面。该缓冲层109例如还可以防止衬底基板101中的杂质离子扩散到之后形成的包括薄膜晶体管等驱动电路层之中，防止对薄膜晶体管元件的阈值电压和漏电流等特性产生影响。用于该缓冲层109的材料的示例包括SiNx、SiOx等任意适合的材料，本实施例对此不做具体限定。
阻隔层110例如设置在缓冲层109上，该阵列基板100的阻隔层110例如可以用于避免阵列基板中后续形成的有源层受到外部光线照射产生光生载流子进而造成不希望的漏电流。用于阻隔层110的材料的示例包括金属材料(例如银、铬等)、SiNx、SiOx或任何其它适合的材料，本实施例对此不做具体限定。
第二绝缘层111设置在阻隔层110和绝缘层105之间，第二绝缘层111的材料的示例包括聚酰亚胺等任意适合的材料，本实施例对此不做具体限定。绝缘层105中的第二凹槽106的底部到衬底基板101的距离大于或等于第二绝缘层111的上表面到衬底基板101的距离，也即绝缘层105中的第二凹槽106不会穿过第二绝缘层111，从而可以避免第一电极102与阻隔层110之间发生短路现象。
层间介电层112设置在第二电极103上且覆盖第二电极103以对第二电极103形成保护，平坦层113设置在层间介电层112上。用于层间介电层112和平坦层113的材料的示例包括SiNx、SiOx或任何其它适合的材料，本实施例对此不做具体限定。
需要说明的是，为表示清楚，并没有给出该阵列基板100的全部结构。为实现阵列基板的必要功能，本领域技术人员可以根据具体应用场景进行设置其他未示出的结构，本发明的实施例对此不做限制。
在本发明至少一个实施例提供的阵列基板100中，在垂直于衬底基板101的方向上，第一电极102和第二电极103在相对的区域内包括第一凹槽104。相比于由平板面状电极构成的阵列基板，通过对第一电极102和第二电极103进行构图以在第一电极102和第二电极103中形成第一凹槽104，增大了第一电极102和第二电极103在彼此相对区域内的相对面积，从而提高了由该第一电极102和第二电极103构成的阵列基板100的电容量。
图3为本实施例的另一个示例提供的阵列基板200的剖面结构示意图，参考图3，除了阵列基板200中第一电极102和第二电极103中第一凹槽104的数量外，该示例的阵列基板200的结构与图2中描述的阵列基板100的结构可以基本上相同。
如图3所示，该阵列基板200的第一电极102和第二电极103在彼此相对的区域内包括两个第一凹槽104，且两个第一凹槽104彼此并列设置。绝缘层105设置在衬底基板101上且位于衬底基板101和第一电极102之间，绝缘层105包括形成在其中的两个第二凹槽106，第一电极102中的两个第一凹槽104在垂直于衬底基板101的方向上与绝缘层105中的两个第二凹槽106分别至少部分重叠。介电层107设置在第一电极102和第二电极103之间以使第一电极102和第二电极103电绝缘。介电层107包括形成在其中的两个第三凹槽108，第二电极103中的两个第一凹槽104在垂直于衬底基板101的方向上与介电层107中的两个第三凹槽108分别至少部分重叠。
例如，当产品的设计满足阵列基板200中包括两个第一凹槽104时，具有两个第一凹槽104的第一电极102和第二电极103的彼此相对面积得到进一步的增大，从而进一步提高了由该第一电极102和第二电极103构成的阵列基板200的电容量。
图4为本实施例的再一个示例提供的阵列基板300的剖面结构示意图，参考图4，除了阵列基板300中第二电极103中第一凹槽104的形状外，该示例的阵列基板300的结构与图2中描述的阵列基板100的结构可以基本上相同。
如图4所示，阵列基板300的第一电极102中包括第一凹槽104，阵列基板300的第二电极103中包括形成第一凹槽104的部分，且第二电极103中形成第一凹槽104的部分在垂直于衬底基板101的方向上与第一电极102中的第一凹槽104至少部分重叠。绝缘层105设置在衬底基板101上且位于衬底基板101和第一电极102之间，绝缘层105包括形成在其中的第二凹槽106，第一电极102中的第一凹槽104在垂直于衬底基板101的方向上与绝缘层105中的第二凹槽106至少部分重叠。介电层107设置在第一电极102和第二电极103之间以使第一电极102和第二电极103电绝缘。介电层107包括形成在其中的第三凹槽108，第二电极103中的形成第一凹槽104的部分在垂直于衬底基板101的方向上与介电层107中的第三凹槽108至少部分重叠。
例如，在另一个示例中，也可以是第一电极102中包括形成第一凹槽104的部分，第二电极103中包括第一凹槽104，且第二电极103中的第一凹槽104在垂直于衬底基板101的方向上与第一电极102中形成第一凹槽104的部分至少部分重叠。或者，也可以是第一电极102和第二电极103在彼此相对的区域内分别包括形成第一凹槽104的部分。本实施例对第一电极102和/或第二电极103中第一凹槽104的形状不做具体限制，只要该凹槽的形状可以增大第一电极102和第二电极103在垂直于衬底基板101的方向上的彼此的相对面积即可。
实施例二
本实施例提供一种阵列基板400，图5示出了根据本实施例提供的阵列基板400的剖面结构示意图。例如，该阵列基板400可以为各种适当类型的阵列基板，本实施例不限制于阵列基板的具体类型。
如图5所示，本实施例以阵列基板400为OLED显示装置的阵列基板为例进行介绍。该阵列基板400包括第一电极102、第二电极103、驱动电路结构405、发光元件409等结构，驱动电路结构405例如可以是晶体管，在本实施例中，以驱动电路结构405为薄膜晶体管(即驱动晶体管)为例进行介绍。该薄膜晶体管405例如可以为顶栅型薄膜晶体管或者底栅型薄膜晶体管，本实施例不限制薄膜晶体管405的具体类型。本实施例以薄膜晶体管405为顶栅型薄膜晶体管为例进行介绍，如图5所示，该薄膜晶体管405包括有源层401、栅极402、漏极403、源极404等结构。例如，介电层107同时作为薄膜晶体管405的栅绝缘层。
例如，有源层401可以包括非晶硅材料、多晶硅材料、金属氧化物半导体材料(例如氧化铟镓锌(IGZO))或任何其它适合的材料，本实施例对此不做具体限定。例如，当该阵列基板400为低温多晶硅薄膜晶体管阵列基板或高温多晶硅薄膜晶体管阵列基板时，例如可以通过快速热返火(RTA)方法、固相结晶(SPC)方法、准分子激光返火(ELA)方法、金属诱导结晶(M1C)方法、金属诱导横向结晶(M1LC)方法、连续横向固化(SLS)等方法将非晶硅有源层101结晶化为多晶硅有源层101。
如图5所示，第一电极102与薄膜晶体管405的栅极402同层设置，在制造过程中，第一电极102和栅极402可以同时形成；第二电极103与薄膜晶体管405的源极404和漏极403同层设置，在制造过程中，第二电极103与源极404和漏极403可以同时形成。或者，在另一个示例中，也可以是第一电极102与薄膜晶体管405的有源层401同层设置，第二电极103与薄膜晶体管405的栅极402或者漏极403/源极404同层设置。例如，当薄膜晶体管405为底栅型薄膜晶体管时，第一电极102可以与薄膜晶体管405的栅极402同层设置，第二电极103可以与薄膜晶体管405的有源层401或者漏极403/源极404同层设置。
例如，在一个示例中，第三子绝缘层1053也可以作为阵列基板400中的薄膜晶体管405的栅绝缘层，第三子绝缘层1053的材料的示例包括SiNx、SiOx等任意适合的材料。例如，当第三子缘层1053作为薄膜晶体管405的栅绝缘层时，由于在后续的制造工艺中需要以栅绝缘层为掩模对有源层401进行离子掺杂，因此第三子绝缘层1053的厚度范围具有一定的局限性，例如第三子绝缘层1053的厚度通常需要小于150纳米。例如，当需要增大绝缘层105中第二凹槽106的深度以相应增大第一电极102和第二电极103之间的相对面积时，可以增大绝缘层105中第一子绝缘层1051和第二子绝缘层1052的厚度。第一子绝缘层1051和第二子绝缘层1052的厚度参数的改变，对由该第一子绝缘层1051和第二子绝缘层1052构成的阵列基板400的特性通常不会产生不利的影响。例如，可以通过实验得到绝缘层105中第二凹槽106的深度与第一子绝缘层1051和第二子绝缘层1052的厚度之间的关系。
如图5所示，发光元件409为有机发光二极管，该发光元件409例如包括像素电极406、对电极408以及介于像素电极406和对电极408之间的有机发光层407。像素电极406与薄膜晶体管405的源极404电连接，当然，像素电极406也可以和薄膜晶体管405的漏极403电连接，从而该阵列基板400的每个子像素单元内的薄膜晶体管405可以为像素电极406实施充电和放电。像素电极406的材料包括透明导电材料，该透明导电材料例如可以为氧化铟锡、氧化铟锌等任意适合的材料。对电极408例如可以配置为该阵列基板400的公共电极，从而由像素电极406和对电极408构成的阵列基板400形成为水平电场型阵列基板。例如，像素电极406可以作为该发光元件409的阳极，对电极408可以作为该发光元件409的阴极。当然，也可以是像素电极406作为该发光元件409的阴极，对电极408作为该发光元件409的阳极。
有机发光层407例如包括有机发射层，并且根据需要还可以进一步包括空穴传输层、空穴注入层、电子传输层和电子注入层中的一个或多个。
需要说明的是，为表示清楚，并没有给出该阵列基板400的全部结构。为实现阵列基板的必要功能，本领域技术人员可以根据具体应用场景进行设置其他未示出的结构，本发明的实施例对此不做限制。
在本发明至少一个实施例提供的阵列基板400中，该阵列基板400包括第一电极102、第二电极103、薄膜晶体管405、发光元件409等结构。相比于由平板面状电极构成的阵列基板，通过对第一电极102和第二电极103进行构图以在第一电极102和第二电极103中形成第一凹槽104，增大了第一电极102和第二电极103在彼此相对区域内的相对面积，提高了由该第一电极102和第二电极103构成的阵列基板400的电容量，从而有利于该阵列基板400在高分辨率方面的设计，提高显示质量。
本实施例提供的阵列基板400的其它技术效果可参见上述实施例描述的任一阵列基板的技术效果，在此不再赘述。
例如，本实施例的一个示例还提供一种显示面板，该显示面板包括上述实施例描述的任一阵列基板。该显示面板例如可以是液晶显示面板或者有机发光二极管显示面板等。该显示面板的技术效果，可参见上述实施例描述的任一阵列基板的技术效果，在此不再赘述。
例如，本实施例的另一个示例还提供一种电子装置，该电子装置包括上述实施例描述的任一阵列基板。该电子装置例如可以是显示装置、电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何包括阵列基板的产品或者部件。该电子装置的技术效果，可参见上述实施例描述的阵列基板的技术效果，在此不再赘述。
实施例三
本实施例提供一种阵列基板的制造方法，该阵列基板包括上述实施例描述的任一阵列基板。本实施例以阵列基板200的制造方法为例进行说明，图6A-图6G为本实施例提供的阵列基板200在制造过程中的剖面结构示意图。
如图6A所示，首先提供衬底基板101，衬底基板101例如可以是玻璃基板、石英基板、塑料基板或其它适合材料的基板，本实施例对此不做具体限定。
如图6A所示，在衬底基板101上例如可以通过化学气相沉积、物理气相沉积等方法沉积缓冲层109，缓冲层109例如可以防止杂质离子和湿气或者外部空气等通过衬底基板101渗入到阵列基板中，同时该缓冲层109例如还可以平坦化衬底基板101的表面。该缓冲层109例如还可以防止衬底基板101中的杂质离子扩散到之后形成的包括薄膜晶体管等电路层之中，防止对薄膜晶体管元件的阈值电压和漏电流等特性产生影响。用于该缓冲层109的材料的示例包括SiNx、SiOx或任意其它适合的材料，本实施例对此不做限定。
如图6A所示，在缓冲层109上例如可以通过化学气相沉积、物理气相沉积等方法沉积阻隔层110。例如，该阻隔层110例如可以用于避免阵列基板中后续形成的有源层受到外部光线照射产生光生载流子进而造成不希望的漏电流。用于阻隔层110的材料的示例包括金属材料(例如银、铬等)、SiNx、SiOx或任何其它适合的材料，本实施例对此不做具体限定。
如图6A所示，在阻隔层110上例如可以通过化学气相沉积、物理气相沉积等方法沉积第二绝缘层111。第二绝缘层111的材料的示例包括聚酰亚胺等任意适合的材料，本实施例对此不做具体限定。
如图6B所示，在第二绝缘层111上例如可以通过化学气相沉积、物理气相沉积等方法依次沉积第一子绝缘层1051、第二子绝缘层1052、第三子绝缘层1053以构成绝缘层105。例如，根据产品设计需求，可以通过控制沉积时间、沉积速率等参数分别得到所需厚度的第一子绝缘层1051、第二子绝缘层1052、第三子绝缘层1053。当然，绝缘层105包括的子绝缘层的层数包括但不限于三层，例如，根据产品设计需求，绝缘层105包括的子绝缘层的层数可以是一层、两层、四层或者多层，本实施例对此不做具体限定。用于第一子绝缘层1051、第二子绝缘层1052、第三子绝缘层1053的材料的示例包括SiNx、SiOx或其它适合的材料，本实施例对此不做限定。
如图6C所示，在第三子绝缘层1053的整个表面上形成光刻胶层(图中未示出)，通过包括曝光工序以及显影工序的光刻法处理对光刻胶层构图，以在第三子绝缘层1053上形成具有所需形状的光刻胶图案。然后利用上述光刻胶图案作为蚀刻掩模对第三子绝缘层1053、第二子绝缘层1052、第一子绝缘层1051同时进行刻蚀，以在由第三子绝缘层1053、第二子绝缘层1052、第一子绝缘层1051构成的绝缘层105中形成两个第二凹槽206，两个第二凹槽106彼此并列形成。刻蚀方法例如包括干法刻蚀，例如通过控制刻蚀时间、刻蚀速率等参数可以控制第二凹槽106的深度，从而使得形成的第二凹槽106至少穿过远离衬底基板101一侧的至少一个子绝缘层，且不会穿过第二绝缘层111。
如图6D所示，在第三子绝缘层1053上例如可以通过化学气相沉积、物理气相沉积等方法沉积金属层，然后通过光刻工艺对该金属层进行构图，以在第三子绝缘层1053上形成包括两个第一凹槽104的第一电极102，第一电极102的两个第二凹槽104沿着绝缘层105的两个第二凹槽106分别形成。用于第一电极102的材料的示例包括银、铝、铬、铜、钼、钛、铝钕合金、铜钼合金、钼钽合金、钼钕合金或任何它们的任意组合。
例如，在另一个示例中，在第三子绝缘层1053上例如可以通过化学气相沉积、物理气相沉积等方法沉积金属层，然后通过光刻工艺对该金属层进行构图，以在第三子绝缘层1053上形成第一电极102。该第一电极102包括形成有第一凹槽104的部分，且第一电极102的形成第一凹槽104的部分沿着至少一个第二凹槽106形成。
如图6E所示，在第三子绝缘层1053上形成包括两个第一凹槽104的第一电极102之后，在第一电极102上例如可以通过化学气相沉积、物理气相沉积等方法沉积介电层薄膜。然后通过光刻工艺对该介电层薄膜进行构图，以在第二电极102上形成介电层107，形成的介电层107包括两个第三凹槽108，两个第三凹槽108沿着第一电极102中的两个第一凹槽104分别形成。用于介电层107的材料的示例包括氧化硅、氮化硅、氮氧化硅等任意适合的材料，又例如为高介电系数材料，，本实施例对此不做具体的限定。
如图6F所示，在介电层107上例如可以通过化学气相沉积、物理气相沉积等方法沉积金属层，然后通过光刻工艺对该金属层进行构图，以在介电层107上形成第二电极103。形成的第二电极103在垂直于衬底基板101的方向上与第一电极102至少部分相对，且第二电极103与第一电极102通过介电层107彼此电绝缘。形成的第二电极102包括两个第一凹槽104，且第二电极103的两个第二凹槽104沿着介电层107的两个第三凹槽108分别形成。用于第二电极103的材料的示例包括银、铝、铬、铜、钼、钛、铝钕合金、铜钼合金、钼钽合金、钼钕合金或任何它们的任意组合。
例如，在另一个示例中，在介电层107上例如可以通过化学气相沉积、物理气相沉积等方法沉积金属层，然后通过光刻工艺对该金属层进行构图，以在介电层107上形成第二电极103。该第二电极103包括形成有第一凹槽104的部分，且第二电极103的形成有第一凹槽104的部分沿着介电层107中的至少一个第三凹槽108形成。
如图6G所示，在介电层107上形成包括有两个第一凹槽104的第二电极103之后，在第二电极103上例如可以通过化学气相沉积、物理气相沉积等方法沉积层间介电薄膜112，然后通过光刻工艺对该层间介电薄膜进行构图以形成层间介电层112。层间介电层112覆盖第二电极103以对第二电极103形成保护，用于层间介电层112的材料的示例包括SiNx、SiOx或任何其它适合的材料，本实施例对此不做具体限定。
在层间介电层112上沉积平坦层薄膜，然后通过光刻工艺对该平坦层薄膜进行构图以形成平坦层113。用于平坦层113的材料的示例包括SiNx、SiOx或任何其它适合的材料，本实施例对此不做具体限定。
在本发明至少一个实施例提供的阵列基板200的制造方法中，在垂直于衬底基板101的方向上，通过对第一电极102和第二电极103进行构图以在第一电极102和第二电极103中形成两个第一凹槽104。相比于由平板面状电极形成的阵列基板，该方法增大了第一电极102和第二电极103在彼此相对区域内的相对面积，提高了由该第一电极102和第二电极103构成的阵列基板200的电容量。
在不冲突的情况下，本公开的各个实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (14)

1.一种阵列基板，包括：
衬底基板；
第一电极，在所述衬底基板上；
第二电极，在所述第一电极上且在垂直于所述衬底基板的方向上与所述第一电极至少部分相对；其中，
所述第一电极与所述第二电极电绝缘，所述第一电极和所述第二电极中任一在相对的区域内包括形成第一凹槽的部分，所述第一电极和所述第二电极中另一在相对的区域内包括形成所述第一凹槽的部分，且所述第一电极和所述第二电极中任一的形成所述第一凹槽的部分在垂直于所述衬底基板的方向上与所述第一电极和所述第二电极中另一的形成所述第一凹槽的部分至少部分重叠。
2.如权利要求1所述的阵列基板，其中，所述第一电极和/或所述第二电极在相对的区域内包括至少两个第一凹槽，所述至少两个第一凹槽彼此并列设置。
3.如权利要求1所述的阵列基板，还包括在所述衬底基板上的绝缘层，其中，所述绝缘层位于所述衬底基板和所述第一电极之间且包括形成在其中的第二凹槽，
所述第一电极的形成所述第一凹槽的部分在垂直于所述衬底基板的方向上与所述绝缘层中的第二凹槽至少部分重叠。
4.如权利要求3所述的阵列基板，其中，所述绝缘层为叠层结构且包括从所述衬底基板依次层叠的至少两个子绝缘层，所述绝缘层的第二凹槽穿过远离所述衬底基板一侧的至少一个子绝缘层。
5.如权利要求1所述的阵列基板，还包括介电层，其中，
所述介电层设置在所述第一电极和所述第二电极之间且包括形成在其中的第三凹槽；
所述第二电极的形成所述第一凹槽的部分在垂直于所述衬底基板的方向上与所述介电层中的第三凹槽至少部分重叠。
6.如权利要求1-5任一所述的阵列基板，还包括驱动电路结构，其中，所述驱动电路结构包括薄膜晶体管，其中，
所述薄膜晶体管包括有源层、栅极、源漏极；
所述第一电极与所述有源层、所述栅极、所述源漏极中的任意一个同层设置；
所述第二电极与所述有源层、所述栅极、所述源漏极中另一个同层设置。
7.如权利要求6所述的阵列基板，还包括发光元件，其中，所述发光元件与所述薄膜晶体管的所述源漏极电连接。
8.一种显示面板，包括如权利要求1-7任一所述的阵列基板。
9.一种电子装置，包括如权利要求1-7任一所述的阵列基板。
10.一种阵列基板的制造方法，包括：
提供衬底基板；
在所述衬底基板上形成第一电极；
在所述第一电极上形成第二电极，所述第二电极在垂直于所述衬底基板的方向上与所述第一电极至少部分相对；其中，
所述第一电极与所述第二电极电绝缘，所述第一电极和所述第二电极中任一在相对的区域内包括形成第一凹槽的部分，所述第一电极和所述第二电极中另一在相对的区域内包括形成所述第一凹槽的部分，且所述第一电极和所述第二电极中任一的形成所述第一凹槽的部分在垂直于所述衬底基板的方向上与所述第一电极和所述第二电极中另一的形成所述第一凹槽的部分至少部分重叠。
11.如权利要求10所述的方法，其中，所述第一电极和/或所述第二电极在相对的区域内形成至少两个第一凹槽，所述至少两个第一凹槽彼此并列设置。
12.如权利要求10所述的方法，还包括：
在所述衬底基板上沉积绝缘层薄膜，对所述绝缘层薄膜进行刻蚀以形成包括第二凹槽的绝缘层；其中，
所述第一电极和所述第二电极在所述绝缘层上依次形成；
所述第一电极的形成所述第一凹槽的部分在垂直于所述衬底基板的方向上与所述第二凹槽至少部分重叠。
13.如权利要求12所述的方法，其中，所述绝缘层为叠层结构且包括从所述衬底基板依次层叠的至少两个子绝缘层，所述第二凹槽形成为穿过远离所述衬底基板一侧的至少一个子绝缘层。
14.如权利要求10-13任一所述的方法，还包括：在所述第一电极和所述第二电极之间形成介电层；其中，
所述介电层包括形成在其中的第三凹槽，所述第二电极的形成所述第一凹槽的部分在垂直于所述衬底基板的方向上与所述介电层中的第三凹槽至少部分重叠。
CN201810240944.4A 2018-03-22 2018-03-22 阵列基板及其制造方法、显示面板、电子装置 Active CN108447874B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810240944.4A CN108447874B (zh) 2018-03-22 2018-03-22 阵列基板及其制造方法、显示面板、电子装置
US16/339,157 US11367741B2 (en) 2018-03-22 2018-11-15 Array substrate, manufacturing method thereof, display panel, and electronic device
PCT/CN2018/115655 WO2019179137A1 (zh) 2018-03-22 2018-11-15 阵列基板及其制造方法、显示面板、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810240944.4A CN108447874B (zh) 2018-03-22 2018-03-22 阵列基板及其制造方法、显示面板、电子装置

Publications (2)

Publication Number Publication Date
CN108447874A CN108447874A (zh) 2018-08-24
CN108447874B true CN108447874B (zh) 2019-10-29

Family

ID=63196209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810240944.4A Active CN108447874B (zh) 2018-03-22 2018-03-22 阵列基板及其制造方法、显示面板、电子装置

Country Status (3)

Country Link
US (1) US11367741B2 (zh)
CN (1) CN108447874B (zh)
WO (1) WO2019179137A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447874B (zh) 2018-03-22 2019-10-29 绵阳京东方光电科技有限公司 阵列基板及其制造方法、显示面板、电子装置
CN110690256B (zh) * 2019-08-29 2023-02-03 福建华佳彩有限公司 一种柔性tft基板及其制造方法
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法
CN111653632B (zh) * 2020-06-15 2022-05-10 京东方科技集团股份有限公司 光电探测器及其制备方法、触控基板和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623451A (zh) * 2011-12-29 2012-08-01 友达光电股份有限公司 像素阵列基板
US9006717B2 (en) * 2012-04-17 2015-04-14 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus
CN104576682A (zh) * 2013-10-18 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN106647059A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073565B1 (ko) * 2010-02-08 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 이의 제조방법
CN108447874B (zh) * 2018-03-22 2019-10-29 绵阳京东方光电科技有限公司 阵列基板及其制造方法、显示面板、电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623451A (zh) * 2011-12-29 2012-08-01 友达光电股份有限公司 像素阵列基板
US9006717B2 (en) * 2012-04-17 2015-04-14 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus
CN104576682A (zh) * 2013-10-18 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN106647059A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法

Also Published As

Publication number Publication date
CN108447874A (zh) 2018-08-24
WO2019179137A1 (zh) 2019-09-26
US11367741B2 (en) 2022-06-21
US20210327925A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
CN102456624B (zh) 有机电致发光显示器的阵列基板及其制造方法
US9502517B2 (en) Array substrate and fabrication method thereof, and display device
CN108447874B (zh) 阵列基板及其制造方法、显示面板、电子装置
CN103499906B (zh) 一种阵列基板、其制备方法及显示装置
US9087751B2 (en) Array substrate for display device and method of fabricating the same
US20170184892A1 (en) Array substrate, method for manufacturing the same, and display device
CN101964347B (zh) 阵列基板及其制造方法
US10204934B2 (en) Thin film transistor, array substrate, methods for fabricating the same, and display device
CN103943628B (zh) Tft阵列基板、制造方法及其显示面板
EP3188249B1 (en) Thin film transistor, manufacturing method therefor, display substrate and display device
KR20130025806A (ko) 유기전압 발광소자 및 이의 제조방법
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI557894B (zh) 有機發光顯示裝置及其製造方法
US10446445B2 (en) OLED display panel with a plurality of pixel groups arranged in a matrix with each pixel group having two sub-pixels and manufacturing method for same
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
US11895870B2 (en) Display panel and display device
CN103094205A (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103219392A (zh) 薄膜晶体管、阵列基板、制备方法以及显示装置
KR20130120456A (ko) 트랜지스터 제조 방법, 트랜지스터, 어레이 기판 및 디스플레이 장치
WO2016155189A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
KR102261007B1 (ko) 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
WO2019165824A1 (zh) 薄膜晶体管及其制造方法、阵列基板和电子装置
CN203423187U (zh) 薄膜晶体管、阵列基板以及显示装置
CN109411531B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant