CN103943554B - 延长超低介电常数材料的工艺等待时间的方法 - Google Patents

延长超低介电常数材料的工艺等待时间的方法 Download PDF

Info

Publication number
CN103943554B
CN103943554B CN201410138998.1A CN201410138998A CN103943554B CN 103943554 B CN103943554 B CN 103943554B CN 201410138998 A CN201410138998 A CN 201410138998A CN 103943554 B CN103943554 B CN 103943554B
Authority
CN
China
Prior art keywords
time
waiting time
ultra
dielectric constant
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410138998.1A
Other languages
English (en)
Other versions
CN103943554A (zh
Inventor
周军
朱亚丹
贺忻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410138998.1A priority Critical patent/CN103943554B/zh
Publication of CN103943554A publication Critical patent/CN103943554A/zh
Application granted granted Critical
Publication of CN103943554B publication Critical patent/CN103943554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种延长超低介电常数材料的工艺等待时间的方法，包括：第一步骤：在超低介电常数材料中形成铜互连；第二步骤：在超低介电常数材料中形成铜互连之后，计算沉积阻挡层的等待时间并判断沉积阻挡层的等待时间是否超过规定的等待时间，并且在沉积阻挡层的时间超过规定的等待时间的情况下执行下述第三步骤至第六步骤；第三步骤：对硅片表面进行第一次处理，例如利用化学机械研磨对硅片表面进行第一次处理；第四步骤：在对硅片表面进行第一次处理之后对硅片进行高温的除湿；第五步骤：在对硅片进行高温的除湿之后利用氢等离子体对铜的表面进行第二次处理；第六步骤：在对铜的表面进行第二次处理之后沉积阻挡层。

Description

延长超低介电常数材料的工艺等待时间的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种延长超低介电常数材料的工艺等待时间（Queuetime）的方法。
背景技术
众所周知，传统的ULSI互连线采用的是Al/SiO2***，要通过改变p和k来改善ULSI的性能，就需要开发新的互连***。根据图1所示，首先，可以采用低电阻率的金属替代A1作为互连材料，降低互连电阻，提高ULSI的速度。针对这一方面，IBM公司于1998年，宣布它开发出铜(Cu的电阻率是A1的60%)做金属互连，目前早已达到工业水平。因为在室温只有银能表现出更高的电导率，但是差别只有5%，所以，在这一方面提高将不被抱以希望。其次，可以进一步采用低介电常数材料(k<4)代替现有的SiO2(SiO2的介电常数为4.2)作为互连线层间或者每层互连线间的绝缘介质，减小互连延迟和功率耗散的效果将更加显著。因此在40nm及以下，半导体制造工艺普遍采用了超低介电常数材料作为铜后段互连的介质层。
而超低介电常数材料(k<2)为了降低介电常数，普遍采用了疏松多孔的结构。在形成铜互连进行铜CMP之后，需要及时在超低介电常数材料上面沉积一层SiOC或者Si3N4等材料，以封闭超低介电常数材料疏松多孔的结构，阻止有大量的水气和其他杂质被吸收进入介质层材料内，从而会对电迁移和与时间相关电介质击穿产生不利的影响。具体地，工艺等待时间越长，水气就越多，而电迁移的性能就越差。
因此，业界普遍通过对相关工艺过程中的等待时间进行限制，从而减少超低介电常数材料对水气和其他杂质的吸收。但是，因为等待时间限制较紧，有些工艺之间的等待时间甚至不能超过两小时，有时有些硅片来不及进行处理，超过了等待时间，只能做报废处理，严重地影响了产能并造成浪费；迫切需要合适的方法来适当延长可取的等待时间，并不对电迁移和与时间相关电介质击穿产生不利的影响。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够延长铜CMP（化学机械研磨）工艺之后的等待时间的方法
为了实现上述技术目的，根据本发明，提供了一种延长超低介电常数材料的工艺等待时间的方法，其包括：
第一步骤：在超低介电常数材料中形成铜互连；
第二步骤：在超低介电常数材料中形成铜互连之后，计算沉积阻挡层的等待时间并判断沉积阻挡层的等待时间是否超过规定的等待时间，并且在沉积阻挡层的时间超过规定的等待时间的情况下执行下述第三步骤至第六步骤；
第三步骤：对硅片表面进行第一次处理，例如利用化学机械研磨对硅片表面进行第一次处理；
第四步骤：在对硅片表面进行第一次处理之后对硅片进行高温的除湿；
第五步骤：在对硅片进行高温的除湿之后利用氢等离子体对铜的表面进行第二次处理；
第六步骤：在对铜的表面进行第二次处理之后沉积阻挡层。
优选地，在第二步骤中判断在沉积阻挡层的时间未超过规定的等待时间的情况下执行下可第二步骤之后直接沉积阻挡层。
优选地，阻挡层的材料为SiOC或者Si3N4。
优选地，所述超低介电常数材料为含有孔隙的含有硅、碳、氢、氧元素的材料。
优选地，对硅片表面进行的第一次处理所去除的超低介电常数材料的厚度为100-500A。
优选地，高温的除湿工艺中的温度为250-400℃，时间为10s至300s。
优选地，利用氢等离子体对铜的表面的第二次处理中，所使用的气体为纯的氢气或者氢氦混合气或者氩气，处理时间为30s至200s。
本发明通过相关的处置措施可以有效延长等待时间，从而减小其对电迁移和与时间相关电介质击穿的影响。其中，本发明延长了铜工艺之后的等待时间，减少了因为超出等待时间从而引起报废的硅片，从而节约成本。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的延长超低介电常数材料的工艺等待时间的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明涉及一种延长超低介电常数材料的工艺等待时间的方法。本发明中在超低介电常数材料中形成铜互连之后，等待沉积SiOC或者Si3N4等阻挡层的时间超过规定的等待时间，先进行少量的CMP对硅片表面进行处理，再进行350℃的除湿，最后用氢等离子体进行处理，处理完之后进行正常的沉积SiOC或者Si3N4等阻挡层的工艺。
具体地，图1示意性地示出了根据本发明优选实施例的延长超低介电常数材料的工艺等待时间的方法的流程图。
如图1所示，根据本发明优选实施例的延长超低介电常数材料的工艺等待时间的方法包括：
第一步骤S1：在超低介电常数材料中形成铜互连；优选地，所述超低介电常数材料为含有大量孔隙的含有硅、碳、氢、氧等元素的材料，如BDII等；
第二步骤S2：在超低介电常数材料中形成铜互连之后，计算沉积阻挡层的等待时间并判断沉积阻挡层的等待时间是否超过规定的等待时间，并且在沉积阻挡层的时间超过规定的等待时间的情况下执行下述第三步骤S3至第六步骤S6；例如，规定的等待时间可被设置为1-2个小时，或者4-8个小时；而有些工艺沉积阻挡层的等待时间8-48个小时；
第三步骤S3：对硅片表面进行第一次处理（部分处理），例如利用化学机械研磨对硅片表面进行第一次处理；优选地，对硅片表面进行的第一次处理所去除的超低介电常数材料的厚度一般为100-500A。
第四步骤S4：在对硅片表面进行第一次处理之后对硅片进行高温的除湿；优选地，高温的除湿工艺中的温度为250-400℃，时间为10s至300s。
第五步骤S5：在对硅片进行高温的除湿之后利用氢等离子体对铜的表面进行第二次处理；优选地，利用氢等离子体对铜的表面的第二次处理中，所使用的气体为纯的氢气（氢原子或者氢离子）或者氢氦混合气或者氩气，处理时间为30s至200s。
第六步骤S6：在对铜的表面进行第二次处理之后沉积阻挡层（例如，阻挡层的材料为SiOC或者Si3N4等）。
其中，在第二步骤S2中判断在沉积阻挡层的时间未超过规定的等待时间的情况下执行下可第二步骤S2之后直接沉积阻挡层（例如，阻挡层的材料为SiOC或者Si3N4等）（第七步骤S7）。
本发明在超低介电常数材料中形成铜互连之后，等待沉积SiOC或者Si3N4等阻挡层的时间超过规定的等待时间时，目前业界只能将该硅片进行报废，而本发明中通过对超时的硅片先进行少量的CMP，对硅片表面进行处理，再进行高温的除湿，最后用氢等离子体对铜的表面进行处理，处理完之后进行正常的沉积SiOC或者Si3N4等阻挡层的工艺，从而有效的延长了等待时间（即可以在延长的等待时间的情况下使得不对电迁移和与时间相关电介质击穿的影响），减少了因为超时引起报废的硅片，降低了成本。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种延长超低介电常数材料的工艺等待时间的方法，其特征在于包括：
第一步骤：在超低介电常数材料中形成铜互连；
第二步骤：在超低介电常数材料中形成铜互连之后，计算沉积阻挡层的等待时间并判断沉积阻挡层的等待时间是否超过规定的等待时间，并且在沉积阻挡层的时间超过规定的等待时间的情况下执行下述第三步骤至第六步骤；
第三步骤：对硅片表面进行第一次处理，利用化学机械研磨对硅片表面进行第一次处理，对硅片表面进行的第一次处理所去除的超低介电常数材料的厚度为
第四步骤：在对硅片表面进行第一次处理之后对硅片进行高温的除湿；
第五步骤：在对硅片进行高温的除湿之后利用氢等离子体对铜的表面进行第二次处理；
第六步骤：在对铜的表面进行第二次处理之后沉积阻挡层。
2.根据权利要求1所述的延长超低介电常数材料的工艺等待时间的方法，其特征在于，在第二步骤中判断在沉积阻挡层的时间未超过规定的等待时间的情况下可第二步骤之后直接沉积阻挡层。
3.根据权利要求1或2所述的延长超低介电常数材料的工艺等待时间的方法，其特征在于，阻挡层的材料为SiOC或者Si3N4。
4.根据权利要求1或2所述的延长超低介电常数材料的工艺等待时间的方法，其特征在于，所述超低介电常数材料为含有孔隙的含有硅、碳、氢、氧元素的材料。
5.根据权利要求1或2所述的延长超低介电常数材料的工艺等待时间的方法，其特征在于，高温的除湿工艺中的温度为250-400℃，时间为10s至300s。
6.根据权利要求1或2所述的延长超低介电常数材料的工艺等待时间的方法，其特征在于，利用氢等离子体对铜的表面的第二次处理中，所使用的气体为纯的氢气或者氢氦混合气或者氩气，处理时间为30s至200s。
CN201410138998.1A 2014-04-08 2014-04-08 延长超低介电常数材料的工艺等待时间的方法 Active CN103943554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410138998.1A CN103943554B (zh) 2014-04-08 2014-04-08 延长超低介电常数材料的工艺等待时间的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410138998.1A CN103943554B (zh) 2014-04-08 2014-04-08 延长超低介电常数材料的工艺等待时间的方法

Publications (2)

Publication Number Publication Date
CN103943554A CN103943554A (zh) 2014-07-23
CN103943554B true CN103943554B (zh) 2016-07-06

Family

ID=51191158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410138998.1A Active CN103943554B (zh) 2014-04-08 2014-04-08 延长超低介电常数材料的工艺等待时间的方法

Country Status (1)

Country Link
CN (1) CN103943554B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469230A (zh) * 2015-08-19 2017-03-01 北大方正集团有限公司 一种非作业时间长度确定方法及其***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832128A (zh) * 2005-02-22 2006-09-13 国际商业机器公司 制造互连结构的方法及由其制造的互连结构
CN101123215A (zh) * 2006-08-11 2008-02-13 联华电子股份有限公司 铜镶嵌工艺
CN103377987A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090116477A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 초저유전막을 포함하는 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832128A (zh) * 2005-02-22 2006-09-13 国际商业机器公司 制造互连结构的方法及由其制造的互连结构
CN101123215A (zh) * 2006-08-11 2008-02-13 联华电子股份有限公司 铜镶嵌工艺
CN103377987A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法

Also Published As

Publication number Publication date
CN103943554A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
Bradley et al. Modelling of oxygen vacancy aggregates in monoclinic HfO2: can they contribute to conductive filament formation?
US9396992B2 (en) Method of using a barrier-seed tool for forming fine-pitched metal interconnects
CN103219226B (zh) 降低在沉积非晶碳膜时晶圆背面金属污染的方法
Nian et al. Highly transparent conductive electrode with ultra-low HAZE by grain boundary modification of aqueous solution fabricated alumina-doped zinc oxide nanocrystals
CN103943554B (zh) 延长超低介电常数材料的工艺等待时间的方法
Zeng et al. Low‐Cost Fabrication of Sb2S3 Solar Cells: Direct Evaporation from Raw Stibnite Ore
CN102923640A (zh) 具有Au-Cu电极的半导体器件和半导体器件的制造方法
CN101562122B (zh) 干法蚀刻方法以及硅片蚀刻方法
KR20140143189A (ko) 무전해 구리 합금 캡핑
CN104465506B (zh) 铜互连中空气隙的形成方法
CN101359597A (zh) 铜层及铜镶嵌结构的形成方法
Zhao et al. Magnetic properties of ZnO nanoclusters
CN103871860B (zh) 双层栅介质层结构及其制备方法
CN103035565A (zh) 半导体器件的制造方法
CN103426745B (zh) 半导体结构的形成方法
CN103247601B (zh) 铜互连结构及其制造方法
CN103839880A (zh) 半导体器件的形成方法
Torazawa et al. High-Performance Extremely Low-k Film Integration Technology with Metal Hard Mask Process for Cu Interconnects
Chen et al. Improved carrier mobility of chemical vapor deposition-graphene by counter-doping with hydrazine hydrate
CN105304510B (zh) 铝薄膜制备方法
CN104505344A (zh) 形成多孔超低介电材料的方法
JP5134828B2 (ja) 半導体装置の相互接続構造およびその方法
CN102427059A (zh) 一种提高阻挡层与金属层的粘结性的方法
CN102446821A (zh) 减少化学机械研磨后铜互连结构材料损伤的方法
CN104109061B (zh) 一种电子级化学试剂纯化装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant