CN101123215A - 铜镶嵌工艺 - Google Patents
铜镶嵌工艺 Download PDFInfo
- Publication number
- CN101123215A CN101123215A CNA2006101107548A CN200610110754A CN101123215A CN 101123215 A CN101123215 A CN 101123215A CN A2006101107548 A CNA2006101107548 A CN A2006101107548A CN 200610110754 A CN200610110754 A CN 200610110754A CN 101123215 A CN101123215 A CN 101123215A
- Authority
- CN
- China
- Prior art keywords
- technology
- dielectric layer
- copper
- substrate
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种铜镶嵌工艺,包括提供一基底,该基底包括有一介电层设于其表面、形成至少一铜镶嵌结构于该介电层内、对该基底进行一热处理以移除铜镶嵌工艺残余的不纯物、以及对该铜镶嵌结构的表面进行一还原等离子体处理以还原该铜镶嵌结构,达到改善铜镶嵌结构的目的。
Description
技术领域
本发明涉及一种铜镶嵌工艺,尤其涉及一种可改善铜镶嵌结构可靠度的铜镶嵌工艺。
背景技术
随着半导体工业的进展,为了符合该些高密度集成电路的开发与设计,各式元件的尺寸皆降至亚微米以下。该些集成电路的性能表现,除了取决于其内部元件的可靠度外,亦受制于用以传递各元件间电子信号的金属内连线。因此,随着目前持续缩小集成电路尺寸的趋势,集成电路工艺已朝向多重金属内连线方向发展。而为了解决在多层(multi-layer)中制作金属内连线的困难,镶嵌工艺(damascene process)是受到广泛研究与发展;另外,由于铜(Cu)具有比铝(Al)和绝大多数金属更低的电阻系数和优异的电子迁移(electromigration)抗拒性,且低介电常数(low-k)材料可帮助降低金属导线之间的电阻-电容延迟效应(resistance-capacitance,RC delay effect),因此铜已被大量的用于制作单镶嵌结构(single damascene structure)与双镶嵌结构(dual damascene structure)。铜工艺亦被认为是解决未来深亚微米(deepsub-halfmicron)集成电路金属连线问题的新技术。
请参阅图1至图4,图1至图4是一广为使用的介层孔优先(via-first)铜双镶嵌结构的制作方法示意图。如图1所示,首先提供一基底100,基底100内已设置多个功能元件(图未示)。接着于基底100上依序形成一保护盖层(cap layer)110、一堆叠介电层120与一氮化硅构成的停止层128。其中,堆叠介电层120包括有一第一介电层122、一蚀刻停止层124、与一第二介电层126。保护盖层110、堆叠介电层120与停止层128是利用光刻暨蚀刻方法形成介层孔(via hole)132、142与沟槽(trench)134、144,之后再于介层孔132、142与沟槽134、144的底部与侧壁上形成一扩散阻障层(diffusionbarrier layer)150。待扩散阻障层150形成后,再利用晶种层(seed layer)以及电镀等方式,于基底100上形成一填满介层孔132、142与沟槽134、144的铜金属层。
请参阅图2。接下来进行一化学机械抛光(chemical mechanical polishing,以下简称为CMP)工艺去除多余的金属而形成双镶嵌结构130、140,随后再利用CMP或蚀刻等方式去除扩散阻止层150与停止层128,并使双镶嵌结构130、140的表面与堆叠介电层120共面(coplanar)。另外,如图2所示,于双镶嵌结构130、140与堆叠介电层120的表面形成一氮化硅(SiN)或碳化硅(SiC)层160,此碳化硅层160除了可作为后续工艺中双镶嵌结构130、140与堆叠介电层120的保护盖层之外,亦可用来防止双镶嵌结构130、140中的铜原子沿着周围介电材料的接面发生扩散。
请参阅图3。由于进行CMP工艺时,铜极易氧化及腐蚀,因此使用于铜CMP工艺中的抛光液(slurry)经常加入含有三氮唑(triazole)等有机物的溶液以保护被抛光晶片表面的铜镶嵌结构的图案。接着为去除该些有机物并且还原CMP工艺中形成的氧化铜170,业界是惯于CMP工艺之后利用一含氢的等离子体对基底表面作一还原处理,并于其后再进行一热处理以期将基底表面所残余的不纯物(impurities)挥发去除。然而,在先前技术中,该些处理并无法完全去除CMP工艺后基底表面上的残余物(residual)172。
请参阅图4。当残余物172无法完全去除时,覆盖于铜镶嵌结构的残余物172会阻碍含氢等离子体的作用,使其无法确实还原氧化铜170,甚至造成铜导线失去导电功能;而且残留于堆叠介电层120上的残余物172亦会造成气泡(blister)的形成,并降低堆叠介电层120与氮化硅层或碳化硅层160的附着力,使得铜原子可藉由铜镶嵌结构130、堆叠介电层120、氮化硅或碳化硅层160的接面扩散出来,造成接面的漏电流,并降低介电层的击穿电压(breakdown voltage),进而严重影响元件的可靠性。
发明内容
因此,本发明于此提供一种铜镶嵌工艺,可有效改善铜镶嵌结构的可靠度。
根据本发明,提供一种铜镶嵌工艺,包括提供一基底,该基底包括有一介电层设于其表面、形成至少一铜镶嵌结构于该介电层内、对该基底进行一热处理、以及对该铜镶嵌结构的表面进行一还原等离子体处理。
根据本发明,另提供一种铜镶嵌工艺,包括提供一基底,该基底包括有一介电层设于其表面、形成至少一铜镶嵌结构于该介电层内、对该基底表面进行一氧化等离子体处理、以及对该铜镶嵌结构的表面进行一还原等离子体处理。
根据本发明,更提供一种铜镶嵌工艺,包括提供一基底,该基底包括有一介电层设于其表面、形成至少一铜镶嵌结构于该介电层内、对该基底表面进行一紫外光(ultra violate,UV)处理、以及对该铜镶嵌结构的表面进行一还原等离子体处理。
由于本发明所提供的铜镶嵌工艺是于形成铜镶嵌结构后进行一热处理、氧化等离子体处理、或紫外光处理,因此,铜镶嵌工艺所残余的不纯物可藉由该些处理移除,而后续进行的还原等离子体处理亦因此可完全还原该铜镶嵌结构,以达到改善铜镶嵌结构的目的。
附图说明
图1至图4为一现有铜双镶嵌结构的制作方法示意图;
图5至图8为本发明所提供的铜镶嵌工艺的第一优选实施例的示意图;
图9为本发明所提供的铜镶嵌工艺与现有铜镶嵌工艺所得的铜镶嵌结构的介电层斜坡击穿电压测试(VRDB)的正规化图;
图10为本发明所提供的铜镶嵌工艺不同工艺参数下所得的铜镶嵌结构的介电层斜坡击穿电压测试的正规化图;
图11为本发明所提供的另一优选实施例的示意图;
图12为本发明所提供铜镶嵌工艺的流程图。
主要元件符号说明
100基底 110保护盖层
120堆叠介电层 122第一介电层
124蚀刻停止层 126第二介电层
128停止层 130、140双镶嵌结构
132、142介层孔 134、144沟槽
150扩散阻障层 160氮化硅或氧化硅层
170氧化铜 172残余物
200基底 210保护盖层
220堆叠介电层 222第一介电层
224蚀刻停止层 226第二介电层
228停止层 230双镶嵌结构
232介层孔 234沟槽
250扩散阻障层 270氧化铜
272不纯物 260保护盖层
300提供一基底
310于该基底上依序形成一保护盖层、一堆叠介电层、与一蚀刻停止层
320于保护盖层、堆叠介电层、与蚀刻停止层内形成至少一介层孔与一沟槽
330于介层孔与沟槽的底部与侧壁上形成一扩散阻障层,以及一填满介层孔与沟槽的铜金属层
340进行一化学机械抛光工艺形成一双镶嵌结构
350进行一热处理
352进行一氧化等离子体处理
354进行一紫外光处理
360进行一还原等离子体处理
具体实施方式
请参阅图5至图8,图5至图8是本发明所提供的铜镶嵌工艺的第一优选实施例的示意图。如图5所示,首先提供一基底200,基底200内已设置多个功能元件(图未示)。接着于基底200上依序形成一保护盖层210、一堆叠介电层220与一氮化硅构成的停止层228。其中,堆叠介电层220包括有一第一介电层222、一蚀刻停止层224、与一第二介电层226。而第一介电层222与第二介电层226包括一介电常数低于3.5的低介电常数材料;该些介电层亦可包括含碳氧化物(carbon-doped oxide,CDO)或成孔材料(porogen),但不限于此。堆叠介电层220可藉由等离子体增强化学气相沉积方法(plasma enhanced chemical vapor disposition,PECVD)或旋转涂布方法(spin-on coating,SOC)形成于基底210上。此外,可利用沟渠优先(trench-first)、介层孔优先(via-first)或部分介层孔优先(partial-via-first)等的双镶嵌工艺,于保护盖层210、堆叠介电层220与停止层228中形成至少一个介层孔232与一沟槽234,之后再于介层孔232与沟槽234的底部与侧壁上形成一扩散阻障层250,待扩散阻障层250形成后,再利用晶种层以及电镀等方式,于基底200上形成一填满介层孔232与沟槽234的铜金属层。
请参阅图6。接下来进行一CMP工艺去除多余的金属与扩散阻止层250而形成一双镶嵌结构230,随后再利用CMP或蚀刻等方式去除停止层228,使双镶嵌结构230的表面与堆叠介电层220共面(coplanar)。另外,停止层228亦可保留于堆叠介电上层220而不去除。请继续参阅图6,由于CMP工艺中为保护抛光晶片表面的双镶嵌结构230的图案而添加的有机物容易残留于晶片表面,故为移除该CMP工艺后残余的不纯物(impurities)272,接下来是进行一热处理。
本第一优选实施例的热处理可于一热炉管(furnace)、一快速加热工艺反应室(rapid thermal processing,,RTP chamber)、一热垫板(hot-plate)、一等离子体增强化学气相沉积工艺反应室(PECVD chamber)、或一次大气压化学气相沉积工艺反应室(sub-atmospheric chemical vapor deposition,SACVDchamber)中进行。热处理的温度范围为200~600℃,优选为250~450℃;而热处理的时间范围为1秒~600秒,优选为10秒~60秒。另外,热处理是于一操作压力下进行,且该操作压力的范围为1.0~760托(Torr)。该操作压力是由一气体流量为100~10,000每分钟标准毫升(standard cubiccentimeter per minute,sccm)的氮气、氧化气体、或如氦气等的惰性气体用以提供该操作压力。此外,为使不纯物272能完全去除,热处理亦可为一循环处理,其循环次数则可依各晶片需求与不纯物272残余程度调整。
在完全去除不纯物272之后,请参阅图7,随后进行一还原等离子体处理,利用一含有氨或氢的等离子体还原于CMP工艺中形成的氧化铜270。另外,热处理与还原等离子体处理可以原位(in-situ)方式进行,亦可以非原位(ex-situ)方式进行。
请参阅图8。最后于双镶嵌结构230与堆叠介电层220的表面形成一氮化硅或碳化硅层260,此碳化硅层260除了可作为后续工艺中双镶嵌结构230与堆叠介电层220的保护盖层之外,亦可用来防止双镶嵌结构230的铜原子沿着周围介电材料的接面发生扩散。
请参阅图9,图9是本发明所提供的铜镶嵌工艺与现有铜镶嵌工艺所得的铜镶嵌结构的介电层斜坡击穿电压测试(voltage ramp dielectricbreakdown,以下简称为VRDB)的正规化(normalized)结果。如图9所示,编号#01-#04的晶片具有根据现有铜镶嵌工艺所得的铜镶嵌结构,其VRDB测试值是正规化为100.0%;而编号#05-#06晶片则为根据本发明所提供的铜镶嵌工艺所得的铜镶嵌结构。本实施例中于铜镶嵌结构形成后进行热处理的时间为5秒。由图9可知,#05-#06晶片的VRDB测试结果表示本发明所提供的铜镶嵌工艺可大幅提升铜镶嵌结构的击穿电压至140%。
请参阅图10,图10为本发明所提供的铜镶嵌工艺于不同工艺参数下所得的铜镶嵌结构的VRDB的正规化结果。如图10所示,编号#01-#03晶片表示热处理时间为5秒,编号#04-#06晶片表示热处理时间为15秒,而编号#07-#09晶片则表示热处理时间为25秒。由图10可知,#01-#03晶片的测试结果是正规化为100%,#04-#09晶片的测试结果可到达150%,甚或是200%。因此,可得一铜镶嵌结构的VRDB值于热处理时间15秒之后即有显著提升的结论。
综上所述,现有铜镶嵌工艺中,由于CMP工艺所残余的不纯物无法移除干净而残留于介电层上,造成铜离子扩散而降低介电层的击穿电压,或无法确实还原氧化铜而造成铜导线失去导电功能等电性问题,可根据本发明所提供的铜镶嵌工艺完全避免,故本发明可有效提升铜镶嵌结构的可靠度。
另外,本发明于此再提供一第二优选实施例。请参阅图11,图11为本发明所提供的第二优选实施例的示意图。由于本第二优选实施例中CMP工艺前与还原等离子体处理、形成一氮化硅或碳化硅层作为保护盖层的步骤可参照第一优选实施例,故于此不再赘述。如图11所示,为去除CMP工艺后残余的不纯物,本优选实施例是于CMP工艺后直接进行一氧化等离子体处理。此氧化等离子体处理是利用一含有氧的等离子体进行处理,以去除CMP工艺中为保护抛光晶片表面的铜镶嵌结构230的图案而添加的有机物。且此氧化等离子体处理可与后续的还原等离子体处理于同一反应室内进行;亦可于不同反应室内进行。
本发明于此更提供一铜镶嵌工艺的第三优选实施例,由于本第三优选实施例中CMP工艺与还原等离子体处理、形成一氮化硅或碳化硅层作为保护盖层的步骤亦可参照第一优选实施例,故于此不再赘述。请再参阅图11,为去除CMP工艺后残余的不纯物,本第三优选实施例是于CMP工艺后进行一紫外光处理,以去除CMP工艺中为保护抛光晶片表面的铜镶嵌结构230的图案而添加的有机物。且紫外光处理与后续的该还原等离子体处理可以原位方式进行;亦可以非原位方式进行。
请参阅图12,图12是本发明所提供铜镶嵌工艺的流程图,其可概分为以下步骤:
步骤300:提供一基底,基底内已设置多个功能元件;
步骤310:于该基底上依序形成一保护盖层、一堆叠介电层与一停止层。其中,堆叠介电层包括有一第一介电层、一停止层、与一第二介电层;
步骤320:利用一光刻暨蚀刻方法于保护盖层、堆叠介电层与停止层内形成至少一个介层孔与一沟槽;
步骤330:于介层孔与沟槽的底部与侧壁上形成一扩散阻障层以及一填满介层孔与沟槽的铜金属层;
步骤340:进行一化学机械抛光工艺移除多余的金属而形成一双镶嵌结构;
步骤350:进行一热处理,以去除CMP后残余的不纯物;
步骤352:进行一氧化等离子体处理,以去除CMP后残余的不纯物;
步骤354:进行一紫外光处理,以去除CMP后残余的不纯物;以及
步骤360:进行一还原等离子体处理,以还原CMP工艺中氧化的氧化铜。
其中,步骤350、步骤352、步骤354是可依机台调配、产品特性与工艺需求择一进行。
综上所述,本发明所提供的铜镶嵌工艺,可于铜镶嵌结构形成后择一进行一热处理、氧化等离子体处理、或紫外光处理,以去除CMP工艺所残余的不纯物,故现有的不纯物残留于介电层上造成铜离子扩散降低介电层的击穿电压,或无法确实还原氧化铜而造成铜导线失去导电功能等电性问题可完全避免,故可提升铜镶嵌结构的可靠度。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (45)
1.一种铜镶嵌工艺,包括以下步骤:
提供基底,包括有介电层设于该基底的表面;
形成至少一铜镶嵌结构于该介电层内;
对该基底进行热处理;以及
对该铜镶嵌结构的表面进行还原等离子体处理。
2.如权利要求1所述的工艺,其中该介电层包括介电常数低于3.5的低介电常数材料。
3.如权利要求1所述的工艺,其中该介电层还包括含碳氧化物或成孔材料。
4.如权利要求1所述的工艺,其中该介电层是藉由等离子体增强化学气相沉积方法或旋转涂布方法形成于该基底上。
5.如权利要求1所述的工艺,其中形成该铜镶嵌结构于该介电层内的步骤还包括:
于该介电层上形成该铜镶嵌结构的开口图案;
于该基底上形成扩散阻障层,且该扩散阻障层覆盖该开口图案的底部与侧壁表面;
于该扩散阻障层上形成铜金属层,该铜金属层填满该开口图案;以及
进行化学机械抛光步骤,去除该介电层表面的部分该铜金属层,以形成该铜镶嵌结构。
6.如权利要求5所述的工艺,其中该热处理是用以移除该化学机械抛光步骤后残余的不纯物。
7.如权利要求1所述的工艺,其中该热处理的温度范围为200~600℃。
8.如权利要求7所述的工艺,其中该热处理的温度范围为250~450℃。
9.如权利要求1所述的工艺,其中该热处理的时间范围为1秒~600秒。
10.如权利要求9所述的工艺,其中该热处理的时间范围为10秒~60秒。
11.如权利要求1所述的工艺,其中该热处理是于一操作压力下进行,且该操作压力的范围为1.0~760托。
12.如权利要求11所述的工艺,其中该热处理中还包括氮气或惰性气体用以提供该操作压力。
13.如权利要求12所述的工艺,其中该些气体的气体流量为100~10,000每分钟标准毫升。
14.如权利要求11所述的工艺,其中该热处理中还包括氧化气体用以提供该操作压力。
15.如权利要求14所述的工艺,其中该些气体的气体流量为100~10,000每分钟标准毫升。
16.如权利要求1所述的工艺,其中该热处理是于热炉管、快速加热工艺反应室、热垫板、等离子体增强化学气相沉积工艺反应室、或次大气压化学气相沉积工艺反应室中进行。
17.如权利要求1所述的工艺,其中该热处理为循环处理。
18.如权利要求1所述的工艺,其中该热处理与该还原等离子体处理是以原位方式进行。
19.如权利要求1所述的工艺,其中该热处理与该还原等离子体处理是以非原位方式进行。
20.如权利要求1所述的工艺,其中该还原等离子体处理是利用含有氨或氢的等离子体进行处理。
21.如权利要求1所述的工艺,还包括于该还原等离子体处理后,于该基底表面形成保护盖层。
22.如权利要求21所述的工艺,其中该保护盖层包括氮化硅或碳化硅。
23.一种铜镶嵌工艺,包括:
提供基底,包括有介电层设于该基底的表面;
形成至少一铜镶嵌结构于该介电层内;
对该基底表面进行氧化等离子体处理;以及
对该铜镶嵌结构的表面进行还原等离子体处理。
24.如权利要求23所述的工艺,其中该介电层是由介电常数低于3.5的低介电常数材料所构成。
25.如权利要求23所述的工艺,其中该介电层还包括含碳氧化物或成孔材料。
26.如权利要求23所述的工艺,其中该介电层是藉由等离子体增强化学气相沉积方法或旋转涂布方法形成于该基底上。
27.如权利要求23所述的工艺,其中该形成该铜镶嵌结构于该介电层内的步骤还包括:
于该介电层上形成该铜镶嵌结构的开口图案;
于该基底上形成扩散阻障层,且该扩散阻障层覆盖该开口图案的底部与侧壁表面;
于该扩散阻障层上形成铜金属层,该铜金属层填满该开口图案;
进行化学机械抛光步骤,去除该介电层表面的部分该铜金属层,以形成该铜镶嵌结构。
28.如权利要求27所述的工艺,其中该氧化等离子体处理是用以移除该化学机械抛光步骤后残余的不纯物。
29.如权利要求23所述的工艺,其中该氧化等离子体处理是利用含有氧的等离子体进行处理。
30.如权利要求23所述的工艺,其中该还原等离子体处理是利用含有氨或氢的等离子体进行处理。
31.如权利要求23所述的工艺,其中该氧化等离子体处理与该还原等离子体处理是进行于同一反应室。
32.如权利要求23所述的工艺,其中该氧化等离子体处理与该还原等离子体处理是进行于不同反应室。
33.如权利要求23所述的工艺,还包括一步骤,于该还原等离子体处理后,于该基底表面形成保护盖层。
34.如权利要求33所述的工艺,其中该保护盖层包括氮化硅或碳化硅。
35.一种铜镶嵌工艺,包括:
提供基底,包括有介电层设于该基底的表面;
形成至少一铜镶嵌结构于该介电层内;
对该基底的表面进行紫外光处理;以及
对该铜镶嵌结构的表面进行还原等离子体处理。
36.如权利要求35所述的工艺,其中该介电层是由介电常数低于3.5的低介电常数材料所构成。
37.如权利要求35所述的工艺,其中该介电层还包括含碳氧化物或成孔材料。
38.如权利要求35所述的工艺,其中该介电层是藉由等离子体增强化学气相沉积方法或旋转涂布方法形成于该基底上。
39.如权利要求35所述的工艺,其中该形成该铜镶嵌结构于该介电层内的步骤还包括:
于该介电层上形成该铜镶嵌结构的开口图案;
于该基底上形成扩散阻障层,且该扩散阻障层覆盖该开口图案的底部与侧壁表面;
于该扩散阻障层上形成铜金属层,该铜金属层填满该开口图案;
进行化学机械抛光步骤,去除该介电层表面的部分该铜金属层,以形成该铜镶嵌结构。
40.如权利要求39所述的工艺,其中该紫外光处理是用以移除该化学机械抛光步骤后残余的不纯物。
41.如权利要求35所述的工艺,其中该紫外光处理与该还原等离子体处理是以原位方式进行。
42.如权利要求35所述的工艺,其中该紫外光处理与该还原等离子体处理是以非原位方式进行。
43.如权利要求35所述的工艺,其中该还原等离子体处理是利用含有氨或氢的等离子体进行处理。
44.如权利要求35所述的工艺,还包括于该还原等离子体处理后,于该基底表面形成保护盖层。
45.如权利要求44所述的工艺,其中该保护盖层包括氮化硅或碳化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101107548A CN101123215A (zh) | 2006-08-11 | 2006-08-11 | 铜镶嵌工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101107548A CN101123215A (zh) | 2006-08-11 | 2006-08-11 | 铜镶嵌工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101123215A true CN101123215A (zh) | 2008-02-13 |
Family
ID=39085473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101107548A Pending CN101123215A (zh) | 2006-08-11 | 2006-08-11 | 铜镶嵌工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101123215A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543842A (zh) * | 2010-12-23 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 用于祛除金属互连结构集成电路器件的杂质污染的方法 |
CN102969274A (zh) * | 2012-11-01 | 2013-03-13 | 上海集成电路研发中心有限公司 | 一种铜大马士革结构的形成方法 |
CN103035565A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN102110645B (zh) * | 2009-12-23 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨后的清洗方法 |
CN103943554A (zh) * | 2014-04-08 | 2014-07-23 | 上海华力微电子有限公司 | 延长超低介电常数材料的工艺等待时间的方法 |
CN106783730A (zh) * | 2016-12-28 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种形成空气隙/铜互连的方法 |
CN106847740A (zh) * | 2016-12-28 | 2017-06-13 | 上海集成电路研发中心有限公司 | 一种形成空气隙/铜互连的工艺方法 |
CN110047798A (zh) * | 2019-04-03 | 2019-07-23 | 深圳市华星光电半导体显示技术有限公司 | 金属线、显示面板的制作方法及显示面板 |
CN111081539A (zh) * | 2019-12-09 | 2020-04-28 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
CN112567499A (zh) * | 2018-08-06 | 2021-03-26 | 朗姆研究公司 | 用于改善选择性沉积工艺中的选择性的预处理方法 |
-
2006
- 2006-08-11 CN CNA2006101107548A patent/CN101123215A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102110645B (zh) * | 2009-12-23 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨后的清洗方法 |
CN102543842A (zh) * | 2010-12-23 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 用于祛除金属互连结构集成电路器件的杂质污染的方法 |
CN103035565B (zh) * | 2011-09-29 | 2015-07-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN103035565A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN102969274B (zh) * | 2012-11-01 | 2017-11-07 | 上海集成电路研发中心有限公司 | 一种铜大马士革结构的形成方法 |
CN102969274A (zh) * | 2012-11-01 | 2013-03-13 | 上海集成电路研发中心有限公司 | 一种铜大马士革结构的形成方法 |
CN103943554A (zh) * | 2014-04-08 | 2014-07-23 | 上海华力微电子有限公司 | 延长超低介电常数材料的工艺等待时间的方法 |
CN103943554B (zh) * | 2014-04-08 | 2016-07-06 | 上海华力微电子有限公司 | 延长超低介电常数材料的工艺等待时间的方法 |
CN106783730A (zh) * | 2016-12-28 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种形成空气隙/铜互连的方法 |
CN106847740A (zh) * | 2016-12-28 | 2017-06-13 | 上海集成电路研发中心有限公司 | 一种形成空气隙/铜互连的工艺方法 |
CN106847740B (zh) * | 2016-12-28 | 2020-09-04 | 上海集成电路研发中心有限公司 | 一种形成空气隙/铜互连的工艺方法 |
CN112567499A (zh) * | 2018-08-06 | 2021-03-26 | 朗姆研究公司 | 用于改善选择性沉积工艺中的选择性的预处理方法 |
CN110047798A (zh) * | 2019-04-03 | 2019-07-23 | 深圳市华星光电半导体显示技术有限公司 | 金属线、显示面板的制作方法及显示面板 |
CN111081539A (zh) * | 2019-12-09 | 2020-04-28 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101123215A (zh) | 铜镶嵌工艺 | |
US6972253B2 (en) | Method for forming dielectric barrier layer in damascene structure | |
US9418889B2 (en) | Selective formation of dielectric barriers for metal interconnects in semiconductor devices | |
EP1135545B1 (en) | Removing oxides or other reducible contaminants from a substrate by plasma treatment | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US20080026579A1 (en) | Copper damascene process | |
EP2194574B1 (en) | Method for producing interconnect structures for integrated circuits | |
US6946401B2 (en) | Plasma treatment for copper oxide reduction | |
US20080146036A1 (en) | Semiconductor manufacturing process | |
US20050064701A1 (en) | Formation of low resistance via contacts in interconnect structures | |
KR100774599B1 (ko) | 계면 및 접착성이 향상된 구리 배선 캡핑층 형성 방법 | |
KR20080021553A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US7199043B2 (en) | Method of forming copper wiring in semiconductor device | |
US6573147B2 (en) | Method of forming a semiconductor device having contact using crack-protecting layer | |
US20050140012A1 (en) | Method for forming copper wiring of semiconductor device | |
CN101231968B (zh) | 镶嵌内连线结构与双镶嵌工艺 | |
JP4087235B2 (ja) | 半導体素子の銅配線形成方法 | |
US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
KR20070042887A (ko) | 피쳐 제한부들을 형성하는 방법 | |
KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
US20070072412A1 (en) | Preventing damage to interlevel dielectric | |
US7214608B2 (en) | Interlevel dielectric layer and metal layer sealing | |
CN113611656B (zh) | 铜镶嵌结构的制作方法 | |
US8742587B1 (en) | Metal interconnection structure | |
US7897505B2 (en) | Method for enhancing adhesion between layers in BEOL fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |