CN103928327B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN103928327B CN103928327B CN201310009265.3A CN201310009265A CN103928327B CN 103928327 B CN103928327 B CN 103928327B CN 201310009265 A CN201310009265 A CN 201310009265A CN 103928327 B CN103928327 B CN 103928327B
- Authority
- CN
- China
- Prior art keywords
- side wall
- fin
- field effect
- effect transistor
- formula field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 47
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 16
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910004129 HfSiO Inorganic materials 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052593 corundum Inorganic materials 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 16
- 230000008569 process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000024241 parasitism Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中所述鳍式场效应晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；形成覆盖所述栅极结构的第一介质层；形成覆盖所述第一介质层的第二介质层，所述第二介质层的介电常数小于所述第一介质层的介电常数；回刻蚀所述第二介质层，形成第二侧墙；以所述第二侧墙为掩膜刻蚀所述第一介质层，形成第一侧墙，所述第一侧墙具有水平部分和垂直部分，所述第一侧墙覆盖的部分鳍部构成负遮盖区。本发明的鳍式场效应晶体管栅极结构与源区和漏区的导电插塞之间的寄生电容小。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。随着半导体技术的发展，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（Fin FET）是一种新兴的多栅器件，它一般包括具有凸出于半导体衬底表面的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源区和漏区。
但在20纳米节点以下，鳍式场效应晶体管鳍部的厚度极小，短沟道效应明显，如阈值电压对沟道长度变化敏感、载流子速度饱和效应、热载流子效应和亚阈值特性退化等。为解决上述问题，现有技术提出了一种具有负遮盖区的鳍式场效应晶体管（FinFETs withunderlaps）。请参考图1，为具有负遮盖区的鳍式场效应晶体管的剖面结构示意图，包括：半导体衬底100；位于所述半导体衬底100上的凸出的鳍部101，所述鳍部101通过对所述半导体衬底100刻蚀形成；覆盖部分所述鳍部101表面的栅介质层103；位于所述栅介质层103上的栅电极层104；位于所述栅介质层103和所述栅电极层104两侧的侧墙105；位于所述栅电极层104两侧的鳍部101内的源区和漏区102；位于所述侧墙105下方的鳍部101内的负遮盖区106，所述负遮盖区106的掺杂浓度与所述鳍式场效应晶体管沟道区域（未示出）的掺杂浓度相同。
在上述具有负遮盖区106的鳍式场效应晶体管中，由于为对所述负遮盖区106没有进行轻掺杂漏区注入（LDD）和晕环注入（Halo Implantation），所述负遮盖区106的掺杂浓度与所述鳍式场效应晶体管沟道区域的掺杂浓度相同，增大了有效沟道区域长度，缓解了短沟道效应。但是由于所述负遮盖区106的存在，沟道电阻增大，导致鳍式场效应晶体管的驱动电流下降，因此，在具有负遮盖区106的鳍式场效应晶体管中，所述侧墙105通常采用具有较高介电常数的介质材料形成，通过提高负遮盖区106的电容值来达到提升鳍式场效应晶体管驱动电流的目的。
但是，现有技术具有负遮盖区的鳍式场效应晶体管的侧墙采用高介电常数材料形成，增大了栅电极和后续形成的源区和漏区导电插塞之间的寄生电容，影响晶体管性能。
其他有关具有负遮盖区的鳍式场效应晶体管的形成方法还可以参考公开号为US2005/0275045A1的美国专利申请。
发明内容
本发明解决的问题是现有技术具有负遮盖区的鳍式场效应晶体管的栅电极与源区和漏区导电插塞之间的寄生电容大。
为解决上述问题，本发明提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；形成覆盖所述栅极结构的第一介质层；形成覆盖所述第一介质层的第二介质层，所述第二介质层的介电常数小于所述第一介质层的介电常数；回刻蚀所述第二介质层，形成第二侧墙；以所述第二侧墙为掩膜刻蚀所述第一介质层，形成第一侧墙，所述第一侧墙具有水平部分和垂直部分，所述第一侧墙覆盖的部分鳍部构成负遮盖区（Gate under lap）。
可选的，所述负遮盖区的掺杂浓度与鳍式场效应晶体管的沟道区域掺杂浓度相同。
可选的，所述负遮盖区的长度范围为300埃~500埃。
可选的，所述负遮盖区的长度范围为10埃~50埃。
可选的，还包括：形成覆盖所述鳍部的隔离介质层，所述隔离介质层的上表面与所述栅极结构的上表面齐平。
可选的，还包括：对所述第一侧墙的垂直部分进行离子注入，减小所述第一侧墙的垂直部分的介电常数。
可选的，所述离子注入工艺的注入离子为氢离子。
可选的，还包括：在所述第二介质层上形成第三介质层，回刻蚀所述第三介质层后，形成第三侧墙。
可选的，所述第三介质层的材料为氮化硅。
可选的，还包括在所述栅极结构两侧的鳍部内形成嵌入式源区和漏区。
可选的，所述嵌入式源区和漏区的材料为硅、锗硅或者碳化硅。
可选的，所述嵌入式源区和漏区掺杂有N型或者P型杂质。
可选的，所述第一介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。
可选的，所述第二介质层的材料为SiCN、SiCON、SiBCN和SiBOCN中的一种或几种。
可选的，所述栅极结构为伪栅极。
可选的，还包括：去除所述伪栅极，形成第二开口，并在所述第二开口内形成高介电常数栅介质层和金属栅极。
对应的，本发明还提供了一种鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底表面具有凸起的鳍部；位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；位于所述栅极结构两侧的第一侧墙，所述第一侧墙具有水平部分和垂直部分；位于所述第一侧墙两侧的第二侧墙，所述第二侧墙位于所述第一侧墙的水平部分上，所述第二侧墙的介电常数小于所述第一侧墙的介电常数；位于所述第一侧墙下的部分鳍部内的负遮盖区。
可选的，所述负遮盖区的掺杂浓度与鳍式场效应晶体管的沟道区域掺杂浓度相同。
可选的，所述第一侧墙的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种，所述第二侧墙的材料为SiCN、SiCON、SiBCN和SiBOCN中的一种或几种。
可选的，还包括位于所述第二侧墙两侧的第三侧墙，所述第三侧墙的材料为氮化硅。
与现有技术相比，本发明具有以下优点：
本发明实施例的鳍式场效应晶体管的形成方法中，形成覆盖所述栅极结构的第一介质层和位于所述第一介质层上的第二介质层，回刻蚀所述第二介质层形成第二侧墙，以所述第二侧墙为掩膜刻蚀所述第一介质层，形成第一侧墙，使所述第一侧墙具有水平部分和垂直部分。由于所述第一侧墙具有水平部分，且所述第一侧墙具有较高的介电常数，可以提高负遮盖区的电容值，以提升鳍式场效应晶体管的驱动电流。另外，由于所述第二侧墙的介电常数小于所述第一侧墙的介电常数，在后续形成源区和漏区的导电插塞后，可以减少栅极结构与源区和漏区导电插塞之间的寄生电容。即本发明实施例的第一侧墙和第二侧墙结构可以在增大负遮盖区电容值的同时，减小栅极结构与源区和漏区之间的寄生电容。
进一步的，本发明实施例中，在形成隔离介质层后，对所述第一侧墙的垂直部分进行离子注入，所述离子注入工艺的注入离子为氢离子，由于氢离子可以与高介电常数的介质层材料发生反应，生成含氢的介质材料层，降低第一侧墙垂直部分的介电常数，可以进一步的减小栅极结构与源区和漏区导电插塞的寄生电容。且由于所述第一离子注入仅针对第一侧墙的垂直部分，不会减小第一侧墙的水平部分的介电常数，因此不会影响负遮盖区的电容值。
对应的，本发明实施例的鳍式场效应晶体管也具有减小栅极结构与源区和漏区的导电插塞之间寄生电容的优点。
附图说明
图1是现有技术的鳍式场效应晶体管的立体结构示意图；
图2至图9是本发明实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的具有负遮盖区的鳍式场效应晶体管的栅电极与源区和漏区导电插塞之间的寄生电容大。
本发明的发明人通过研究现有技术具有负遮盖区的鳍式场效应晶体管的形成方法，发现高介电常数的侧墙是导致栅电极与源区和漏区导电插塞之间寄生电容大的主要原因。由公式C=εS/4πkd可知，在平板电容中，电容大小C与极板间距d成反比，与极板间介质层的介电常数ε成反比，因此可以通过减小侧墙材料的介电常数来减小栅电极与源区和漏区之间的寄生电容。但由于在具有负遮盖区的鳍式场效应晶体管中，所述侧墙采用高介电常数介质层的目的是为了增大负遮盖区的电容，以提高鳍式场效应晶体管的驱动电流，因此，不能简单将所述侧墙替换为低介电常数的材料，而需要采用合理的侧墙结构，在不减小负遮盖区电容的同时，减小栅电极与源区和漏区之间的寄生电容。
基于以上研究，本发明的发明人提出了一种鳍式场效应晶体管的形成方法，首先在所述栅极结构上形成第一介质层和位于第一介质层上的第二介质层，所述第二侧墙的介电常数小于所述第一侧墙的介电常数，回刻蚀所述第二介质层形成第二侧墙，以所述第二侧墙为掩膜刻蚀所述第一介质层，形成第一侧墙，使所述第一侧墙具有水平部分和垂直部分。所述第一侧墙的水平部分具有较高的介电常数，可以提高负遮盖区的介电常数。所述第二侧墙和所述第一侧墙的垂直部分，位于所述栅极结构与源区和漏区的导电插塞之间，由于所述第二侧墙的介电常数较小，可以减小栅极结构与源区和漏区导电插塞之间的寄生电容。
下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。
图2至图9是本发明实施例的鳍式场效应晶体管的形成过程的结构示意图。
请参考图2，提供半导体衬底200，所述半导体衬底200表面具有凸起的鳍部202，位于所述鳍部202上的栅极结构204，所述栅极结构204覆盖部分所述鳍部202的顶部和侧壁。
所述半导体衬底200可以是硅或者绝缘体上硅（SOI），所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗。所述半导体衬底200表面具有凸起的鳍部202，所述鳍部202与所述半导体衬底200的连接方式可以是一体的，例如所述鳍部202是通过对所述半导体衬底200刻蚀后形成的凸起结构。
所述栅极结构204位于所述鳍部202上，所述栅极结构204覆盖部分所述鳍部202的顶部和侧壁。本实施例中，所述栅极结构204为伪栅极，所述伪栅极204的材料为多晶硅。所述伪栅极204在高介电常数栅介质层和金属栅极（HKMG）的后栅形成工艺中，用于减小后续形成的高介电常数栅介质层和金属栅极的热预算，有利于调节MOS晶体管的阈值电压。后续工艺中去除所述伪栅极204后，在伪栅极204的位置依次形成高介电常数的栅介质层和金属栅极。
在另一实施例中，所述栅极结构包括栅介质层和栅电极层，所述栅介质层的材料氧化硅，所述栅电极层的材料为多晶硅。
本实施例中，还包括位于所述半导体衬底200表面，且覆盖部分所述鳍部202侧壁的浅沟槽隔离结构201（STI），用于将所述半导体衬底200内的不同鳍部隔离，所述浅沟槽隔离结构201的材料为氧化硅，所述浅沟槽隔离结构201的形成方法可以参考现有工艺，在此不再赘述。
请参考图3，图3为在图2的基础上形成鳍式场效应晶体管的过程中，沿AA1方向的剖面结构示意图，形成覆盖所述栅极结构204的第一介质层205。
具体的，采用物理气相沉积、化学气相沉积或者原子层沉积工艺在所述栅极结构204上形成第一介质层205。所述第一介质层205在后续工艺中用于形成第一侧墙。所述第一介质层205的材料具有较高的介电常数，例如所述第一介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。由于所述第一介质层205具有较高的介电常数，后续形成第一侧墙后，可以增大负遮盖区（Gate under lap）的电容值，提高鳍式场效应晶体管的驱动电流。
请参考图4，形成覆盖所述第一介质层205的第二介质层206，所述第二介质层206的介电常数小于所述第一介质层205的介电常数。
具体的，采用物理气相沉积、化学气相沉积或者原子层沉积工艺在所述第一介质层205上形成第二介质层206。所述第二介质层206在后续工艺中用于形成第二侧墙。所述第二介质层206的材料具有较低的介电常数，例如所述第二介质层的材料为SiCN、SiCON、SiBCN和SiBOCN中的一种或几种。由于所述第二介质层206具有较低的介电常数，后续形成第二侧墙后，可以减小栅极结构204与源区和漏区导电插塞之间的寄生电容。
在本发明的另一实施例中，在形成覆盖所述第一介质层的第二介质层后，还在所述第二介质层上形成第三介质层，所述第三介质层的材料为氮化硅，后续回刻蚀所述第三介质层形成第三侧墙。所述第三侧墙可以在后续形成源区和漏区的插塞过程中，作为通孔刻蚀的刻蚀阻挡层，减小刻蚀工艺对栅极结构的损伤。
请参考图5，回刻蚀所述第二介质层206（参考图4），形成第二侧墙207。
具体的，采用干法刻蚀工艺回刻蚀所述第二介质层206，本实施例中采用反应离子刻蚀工艺回刻蚀所述第二介质层206。由于反应离子刻蚀具有较好的方向性，无需形成掩膜，回刻蚀所述第二介质层206后，仅位于所述栅极结构204两侧的第二介质层206保留形成第二侧墙207，位于所述栅极结构204顶部和其余区域的第二介质层206被去除。一方面，所述第二侧墙207的介电常数较低，可以减小栅极结构204与源区和漏区导电插塞之间的寄生电容；另一方面，所述侧墙207位于所述第一介质层205之上，在后续刻蚀第一介质层205形成第一侧墙时，可以作为刻蚀掩膜，使形成的第二侧墙具有水平部分和垂直部分。
请参考图6，以所述第二侧墙207为掩膜刻蚀所述第一介质层205（参考图5），形成第一侧墙208，所述第一侧墙208具有水平部分208a和垂直部分208b。
具体的，采用干法刻蚀工艺回刻蚀所述第一介质层205，本实施例中采用反应离子刻蚀工艺刻蚀所述第一介质层205。由于所述第一介质层205的部分表面被所述第二侧墙207覆盖，因此，以所述第二侧墙207为掩膜刻蚀所述第一介质层205形成第二侧墙208后，位于所述栅极结构204两侧的第一介质层205构成第二侧墙208的垂直部分208b，位于所述第二侧墙207下方的第一介质层205构成第二侧墙208的水平部分208a。
需要说明的是，刻蚀所述第二介质层形成第二侧墙和刻蚀所述第一介质层形成第一侧墙的工艺可以在同一步刻蚀工艺中完成，也可以分两步刻蚀工艺完成。
形成所述第一侧墙208后，所述第一侧墙208覆盖的部分鳍部202构成负遮盖区209（Gate under lap），所述负遮盖区209的掺杂浓度与后续形成的鳍式场效应晶体管的沟道区域（未示出）掺杂浓度相同。由于所述负遮盖区209后续工艺中不会进行轻掺杂漏区注入和晕环注入，所述负遮盖区209的掺杂浓度较低，可以增大鳍式场效应晶体管有效沟道区域长度，缓解短沟道效应。
为了解决负遮盖区209掺杂浓度低，导致鳍式场效应晶体管驱动电流降低，现有技术中，通常需要采用高介电常数的侧墙来提高负遮盖区的电容值，但高介电常数的侧墙带来栅极结构与源区和漏区导电插塞之间寄生电容增大的不利影响。在本实施例中，采用了第一侧墙208和第二侧墙207的双侧墙结构，所述第二侧墙207的介电常数小于所述第一侧墙208的介电常数，且所述第一侧墙208具有水平部分208a和垂直部分208b。本实施例的第一侧墙208和第二侧墙207可以通过一次刻蚀工艺实现，工艺简单；所述第二侧墙207具有较小的介电常数可以减小栅极结构204与后续形成的源区和漏区的导电插塞之间的寄生电容；所述第一侧墙208的水平部分208a具有较高的介电常数，可以提高负遮盖区209的电容值，提升鳍式场效应晶体管的驱动电流；
本实施例中，所述负遮盖区209的长度范围为10埃~50埃。由于所述负遮盖区209的宽度与后续形成的鳍式场效应晶体管的阈值电压有关，因此当所述负遮盖区209的长度较小时，后续形成的鳍式场效应晶体管的阈值电压较小，常用于作为逻辑区域的晶体管使用，以减小功耗。所述负遮盖区209的长度与所述第一介质层和第二介质层的厚度的和相近，因此所述负遮盖区209的长度范围可以通过控制沉积第一介质层和第二介质层的厚度来调节，获得长度较小的负遮盖区209。
在另一实施例中，所述第一介质层和第二介质层的厚度较厚，所形成的负遮盖区209的长度范围为300埃~500埃。后续形成的鳍式场效应晶体管具有较高的阈值电压，常用于输入/输入区域的晶体管使用，使其具有较高的阈值电压和击穿电压。
请参考图7，在所述栅极结构204两侧鳍部202内形成嵌入式源区和漏区210。
具体的，刻蚀所述栅极结构204两侧的鳍部202，形成第一开口（未示出），并在所述第一开口内采用选择性外延工艺形成嵌入式源区和漏区210，所述的选择性外延工艺可以为化学气相沉积或者分子束外延。
在本实施例中，所述嵌入式源区和漏区210的材料为硅或者碳化硅，用于NMOS鳍式场效应晶体管，所述的硅或者碳化硅掺杂有N型杂质。当所述的嵌入式源区和漏区210的材料为硅时，形成的嵌入式源区和漏区体积大于被刻蚀的鳍部202的体积，有利于后续源区和漏区上导电插塞的形成，防止由于鳍部202体积过小导致金属插塞与源区和漏区的接触不良。当所述嵌入式源区和漏区210的材料为碳化硅时，形成的嵌入式源区和漏区210不仅有利于后续源区和漏区上导电插塞的形成，还由于碳化硅材料的晶格常数小于硅材料的晶格常数，可以在NMOS鳍式场效应晶体管的沟道区域引入拉伸应力，提高电子迁移率。
在另一实施例中，所述嵌入式源区和漏区210的材料为硅或者锗硅，用于PMOS鳍式场效应晶体管，所述的硅或者锗硅掺杂有P型杂质。当所述嵌入式源区和漏区210的材料为硅时，形成的嵌入式源区和漏区210的体积大于被刻蚀的鳍部202的体积，有利于后续源区和漏区上导电插塞的形成，防止由于鳍部202的体积过小导致导电插塞与源区和漏区的接触不良。当所述嵌入式源区和漏区210的材料为锗硅时，形成的嵌入式源区和漏区210还可以在PMOS晶体管的沟道区域引入压缩应力，提高空穴迁移率。
请参考图8，形成覆盖所述嵌入式源区和漏区210的隔离介质层211，所述隔离介质层211的上表面与所述栅极结构204的上表面齐平。
本实施例中，采用物理气相沉积或者化学气相沉积的工艺形成覆盖所述嵌入式源区和漏区210的隔离介质材料层。采用化学机械抛光工艺抛光所述隔离介质材料层，以所述栅极结构204的上表面为抛光停止层，使所述隔离介质材料层的表面与所述栅极结构204的上表面齐平，所述隔离介质材料层构成隔离介质层211。所述隔离介质层211用于将所述鳍式场效应晶体管与外部器件隔离。
在另一实施例中，还包括在形成所述隔离介质层后，对所述第一侧墙的垂直部分进行离子注入，减小所述第一侧墙的垂直部分的介电常数。所述离子注入工艺的注入离子为氢离子，由于氢离子可以与高介电常数的介质材料层发生反应，生成介电常数较低的含氢的介质材料层。例如当所述第一侧墙的材料为HfO2时，氢离子与发生反应，生成Hf或者HfOxHy，Hf和HfOxHy的介电常数小于HfO2。由于所述第一侧墙的垂直部分的介电常数降低，可以进一步的减小栅极结构与后续形成的源区和漏区上的导电插塞之间的寄生电容。
请参考图9，去除所述栅极结构204（参考图8），形成第二开口（未示出），在所述第二开口内形成高介电常数栅介质层212和金属栅极213。
本实施例中，所述栅极结构204为伪栅极，去除所述伪栅极后，形成第二开口。采用化学气相沉积工艺或者原子层沉积工艺在所述第二开口内形成高介电常数的栅介质材料层，所述高介电常数栅介质材料层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。在所述高介电常数的栅介质材料层上形成金属栅极材料层，所述金属栅极材料层的材料为W、Al，Cu，Ti，Ta，TaN，NiSi，CoSi，TiN，TiAl和TaSiN中的一种或几种。采用化学机械抛光工艺抛光所述金属栅极材料层和高介电常数栅介质材料层，以所述隔离介质层211为抛光停止层，形成高介电常数栅介质层212和金属栅极213。
在另一实施例中，所述栅极结构包括了栅介质层和栅电极层，采用先栅工艺（Gatefirst）形成，无需去除所述栅极结构。
后续在所述隔离介质层中形成暴露所述嵌入式源区和漏区表面的通孔，在所述通孔中形成源区和漏区的导电插塞。由于所述第二侧墙的介电常数较低，减小了栅极结构与源区和漏区的导电插塞之间的寄生电容。
对应的，请参考图9，本实施例还提供了一种鳍式场效应晶体管，包括：半导体衬底200，所述半导体衬底表面具有凸起的鳍部202；位于所述鳍部202上的栅极结构，所述栅极结构覆盖部分所述鳍部202的顶部和侧壁，所述栅极结构包括栅介质层212和位于所述栅介质层212上的栅电极层213；位于所述栅极结构两侧的第一侧墙208，所述第一侧墙具有水平部分208a和垂直部分208b；位于所述第一侧墙208两侧的第二侧墙207，所述第二侧墙位207于所述第一侧墙的水平部分208a上，所述第二侧墙207的介电常数小于所述第一侧墙208的介电常数；位于所述第一侧墙208下的部分鳍部202内的负遮盖区209。
本实施例中，所述负遮盖区209的掺杂浓度与鳍式场效应晶体管的沟道区域（未示出）掺杂浓度相同。
本实施例中，所述第一侧墙208的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种，所述第二侧墙207的材料为SiCN、SiCON、SiBCN和SiBOCN中的一种或几种。
在另一实施例中，所述鳍式场效应晶体管还包括位于所述第二侧墙两侧的第三侧墙，所述第三侧墙的材料为氮化硅。
对应的，本实施例的鳍式场效应晶体管采用上述鳍式场效应晶体管的形成方法所形成，因此本实施例的鳍式场效应晶体管也具有减小栅极结构与源区和漏区上的导电插塞之间寄生电容的优点。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (18)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；
形成覆盖所述栅极结构的第一介质层；
形成覆盖所述第一介质层的第二介质层，所述第二介质层的介电常数小于所述第一介质层的介电常数；
回刻蚀所述第二介质层，形成第二侧墙；
以所述第二侧墙为掩膜刻蚀所述第一介质层，形成第一侧墙，所述第一侧墙具有水平部分和垂直部分，所述第一侧墙覆盖的部分鳍部构成负遮盖区,所述负遮盖区的掺杂浓度与鳍式场效应晶体管的沟道区域掺杂浓度相同。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述负遮盖区的长度范围为300埃～500埃。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述负遮盖区的长度范围为10埃～50埃。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：形成覆盖所述鳍部的隔离介质层，所述隔离介质层的上表面与所述栅极结构的上表面齐平。
5.如权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：对所述第一侧墙的垂直部分进行离子注入，减小所述第一侧墙的垂直部分的介电常数。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入工艺的注入离子为氢离子。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述第二介质层上形成第三介质层，回刻蚀所述第三介质层后，形成第三侧墙。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述第三介质层的材料为氮化硅。
9.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括在所述栅极结构两侧的鳍部内形成嵌入式源区和漏区。
10.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述嵌入式源区和漏区的材料为硅、锗硅或者碳化硅。
11.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述嵌入式源区和漏区掺杂有N型或者P型杂质。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二介质层的材料为SiCN、SiCON、SiBCN和SiBOCN中的一种或几种。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极结构为伪栅极。
15.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：去除所述伪栅极，形成第二开口，并在所述第二开口内形成高介电常数栅介质层和金属栅极。
16.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有凸起的鳍部；
位于所述鳍部上的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部和侧壁；
位于所述栅极结构两侧的第一侧墙，所述第一侧墙具有水平部分和垂直部分；
位于所述第一侧墙两侧的第二侧墙，所述第二侧墙位于所述第一侧墙的水平部分上，所述第二侧墙的介电常数小于所述第一侧墙的介电常数；
位于所述第一侧墙下的部分鳍部内的负遮盖区，所述负遮盖区的掺杂浓度与鳍式场效应晶体管的沟道区域掺杂浓度相同。
17.如权利要求16所述的鳍式场效应晶体管，其特征在于，所述第一侧墙的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种，所述第二侧墙的材料为SiCN、SiCON、SiBCN和SiBOCN中的一种或几种。
18.如权利要求16所述的鳍式场效应晶体管，其特征在于，还包括位于所述第二侧墙两侧的第三侧墙，所述第三侧墙的材料为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009265.3A CN103928327B (zh) | 2013-01-10 | 2013-01-10 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009265.3A CN103928327B (zh) | 2013-01-10 | 2013-01-10 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928327A CN103928327A (zh) | 2014-07-16 |
| CN103928327B true CN103928327B (zh) | 2017-07-14 |
Family
ID=51146509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310009265.3A Active CN103928327B (zh) | 2013-01-10 | 2013-01-10 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928327B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105322013B (zh) * | 2014-07-17 | 2020-04-07 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN105632933B (zh) * | 2015-03-31 | 2019-08-20 | 中国科学院微电子研究所 | 侧墙形成方法和包括侧墙的半导体器件 |
| CN107039520B (zh) * | 2016-02-03 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN107346730B (zh) * | 2016-05-05 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 改善半导体器件性能的方法 |
| CN107919324B (zh) * | 2016-10-10 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106783568A (zh) * | 2016-12-27 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种功率器件栅极侧墙制备方法 |
| US9853028B1 (en) * | 2017-04-17 | 2017-12-26 | International Business Machines Corporation | Vertical FET with reduced parasitic capacitance |
| US10490452B2 (en) * | 2017-06-30 | 2019-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a semiconductor device |
| CN109390235B (zh) * | 2017-08-02 | 2021-11-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11101364B2 (en) * | 2019-03-08 | 2021-08-24 | Globalfoundries U.S. Inc. | Field-effect transistors with diffusion blocking spacer sections |
| CN112151376B (zh) * | 2019-06-28 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113764279A (zh) * | 2020-06-03 | 2021-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN116936473A (zh) * | 2022-04-06 | 2023-10-24 | 华为技术有限公司 | 芯片及其制备方法、终端 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4237448B2 (ja) * | 2002-05-22 | 2009-03-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US7009265B2 (en) * | 2004-06-11 | 2006-03-07 | International Business Machines Corporation | Low capacitance FET for operation at subthreshold voltages |
| US7948307B2 (en) * | 2009-09-17 | 2011-05-24 | International Business Machines Corporation | Dual dielectric tri-gate field effect transistor |
-
2013
- 2013-01-10 CN CN201310009265.3A patent/CN103928327B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928327A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103928327B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US9178045B2 (en) | Integrated circuit devices including FinFETS and methods of forming the same | |
| JP5695730B2 (ja) | 薄いｂｏｘ金属バックゲート型極薄ｓｏｉデバイス | |
| US8652891B1 (en) | Semiconductor device and method of manufacturing the same | |
| US9142651B1 (en) | Methods of forming a FinFET semiconductor device so as to reduce punch-through leakage currents and the resulting device | |
| US8916928B2 (en) | Threshold voltage adjustment in a fin transistor by corner implantation | |
| US9263587B1 (en) | Fin device with blocking layer in channel region | |
| US8614468B2 (en) | Mask-less and implant free formation of complementary tunnel field effect transistors | |
| US9679962B2 (en) | FinFET and method of manufacturing the same | |
| JP2002198529A (ja) | 半導体装置およびその製造方法 | |
| US20160111322A1 (en) | Finfet semiconductor device having local buried oxide | |
| US20150270399A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103489779A (zh) | 半导体结构及其制造方法 | |
| US20150084130A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN106935505B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN111341661A (zh) | 晶体管及其形成方法 | |
| US11799018B2 (en) | Semiconductor structure and method for forming the same | |
| KR101785159B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US11171062B2 (en) | Semiconductor structure and method for the forming same | |
| US9653550B2 (en) | MOSFET structure and manufacturing method thereof | |
| US9048258B2 (en) | Narrow body field-effect transistor structures with free-standing extension regions | |
| CN111627814A (zh) | 半导体结构及其形成方法 | |
| CN111162074A (zh) | 半导体结构及其形成方法 | |
| CN104064467B (zh) | 鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |