CN103915450A - 一种阵列基板、制作方法及显示装置 - Google Patents

一种阵列基板、制作方法及显示装置 Download PDF

Info

Publication number
CN103915450A
CN103915450A CN201410120715.0A CN201410120715A CN103915450A CN 103915450 A CN103915450 A CN 103915450A CN 201410120715 A CN201410120715 A CN 201410120715A CN 103915450 A CN103915450 A CN 103915450A
Authority
CN
China
Prior art keywords
wire
grid lead
via hole
grid
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410120715.0A
Other languages
English (en)
Other versions
CN103915450B (zh
Inventor
周纪登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410120715.0A priority Critical patent/CN103915450B/zh
Publication of CN103915450A publication Critical patent/CN103915450A/zh
Application granted granted Critical
Publication of CN103915450B publication Critical patent/CN103915450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示装置的技术领域,公开了一种阵列基板、制作方法及显示装置,该阵列基板包括:设置在阵列基板周边区域的第一栅极引线、第二栅极引线以及位于所述第一栅极引线和第二栅极引线之间的栅极绝缘层,还包括多个刻蚀至所述第一栅极引线上的过孔,其中,每个过孔至少部分穿过所述第二栅极引线,所述过孔内设置有导通所述第一栅极引线和第二栅极引线的第一透明导电层。本发明的有益效果为:本实施例提供的过孔结构采用单排过孔即可实现第二栅极引线和第一栅极引线的导通连接,从而可以减小第一栅极引线的宽度,进而可以提高显示装置的开口率,增加显示装置的显示效果。

Description

一种阵列基板、制作方法及显示装置
技术领域
本发明涉及到显示装置的技术领域,尤其涉及到一种阵列基板、制作方法及显示装置。
背景技术
在阵列基板的阵列基板上,至少有8~10层金属或绝缘层,正是这些金属层和绝缘层保证了阵列基板上的TFT功能正常运作,控制阵列基板按照既定的输入信号显示。为了能使同一层金属,或不同层金属联通,TFT-LCD的阵列基板上需要大量的过孔,有的过孔起到上下金属层导通的作用,有的过孔起到桥梁导通同一层金属的作用。因此在阵列基板的结构设计中,过孔的结构设计非常重要。提高过孔的连接效率,减少过孔的数量,不仅可以起到增加阵列基板开口率的作用,还可以节约阵列基板***的空间,对窄边框的实现也起到一定的作用。
现有技术中的阵列基板上的第一栅极引线和第二栅极引线连接方式如图1和图2所示,附图1示出了现有技术中的阵列基板中第二栅极引线与第一栅极引线之间的过孔,其中1代表第一栅极引线;2代表第一栅极引线保护层;3代表第二栅极引线;4代表绝缘层;5代表透明导电层;6-1代表第一栅极引线过孔;6-2代表第二栅极引线过孔。从附图2中可以发现第一栅极引线1和第二栅极引线3并不属于同一层,两者之间有第一栅极引线保护层2,而第二栅极引线3上面又有绝缘层。为了使第一栅极引线1和第二栅极引线3导通,传统的过孔设计是分别在第一栅极引线1上方和第二栅极引线3上方设计过孔,将第一栅极引线1金属和第二栅极引线3金属在各自的过孔中裸露出来,最后通过透明导电层5将第一栅极引线1过孔6-1和第二栅极引线3过孔6-2连接起来。本申请人发现,现有技术中采用两个过孔(6-1,6-2)连通第一栅极引线1和第二栅极引线3,造成第一栅极引线1的宽度较大,使得非像素区域的面积较大,进而影响到显示装置的开口率,降低了显示装置的显示效果。
发明内容
本发明提供了一种阵列基板制作方法及显示装置,用以提高显示装置的开口率,进而提高显示装置的显示效果。
本发明提供了一种阵列基板,该阵列基板包括:设置在阵列基板周边区域的第一栅极引线、第二栅极引线以及位于所述第一栅极引线和第二栅极引线之间的栅极绝缘层,还包括多个刻蚀至所述第一栅极引线上的过孔,其中,每个过孔至少部分穿过所述第二栅极引线,且每个过孔内设置有导通所述第一栅极引线和第二栅极引线的第一透明导电层。
在上述技术方案中,通过改变过孔的设置位置,使得在同一个过孔内设置的第一透明导电层能够将第一栅极引线和第二栅极引线导通,从而减少了过孔的横向个数,进而减小了第一栅极引线的宽度,从而提高了显示装置的开口率,进而提高了显示装置的显示效果。
优选的,所述过孔为圆形孔、多边形孔或异形孔。该过孔可以选择不同的形状。
优选的,所述多个过孔沿所述第一栅极引线的长度方向单排排列。进一步的减小了第一栅极引线的宽度,提高了显示装置的开口率,进而提高了显示装置的显示效果。
优选的,还包括设置于所述第二栅极引线上方的绝缘层,所述过孔穿过所述绝缘层。通过绝缘层保护第二栅极引线。
优选的,还包括设置于所述绝缘层和所述第二栅极引线之间的有机膜,所述有机膜上设置有与所述过孔轴线相同的通孔,且所述过孔的直径不大于所述通孔的直径。通过有机膜降低了第二栅极引线的负载,提高了显示装置的响应速度。
优选的,所述过孔的直径小于所述通孔的直径。改善了过孔内曝光的效果,便于后续第一透明导电层设置后连通第一栅极引线和第二栅极引线的效果。
本发明还提供了一种显示装置,该显示装置包括上述任一种所述的阵列基板。
在上述技术方案中,通过改变过孔的设置位置,使得在同一个过孔内设置的第一透明导电层能够将第一栅极引线和第二栅极引线导通,从而减少了过孔的横向个数,进而减小了第一栅极引线的宽度,从而提高了显示装置的开口率,进而提高了显示装置的显示效果。
本发明还提供了一种阵列基板的制作方法,该方法包括以下步骤:
在层叠的第二栅极引线和栅极绝缘层上刻蚀至少一个部分穿过第二栅极引线的过孔,该过孔刻蚀至第一栅极引线;
在每个过孔内形成连通第一栅极引线和第二栅极引线的第一透明导电层。
通过上述生产方法生产出的阵列基板,减少了过孔的横向个数,进而减小了第一栅极引线的宽度,从而提高了显示装置的开口率,进而提高了显示装置的显示效果。
优选的,在形成所述过孔之后且形成第一透明导电层之前,还包括:
在第二栅极引线上形成有机膜,并在所述有机膜上形成与所述过孔连通的通孔。
通过上述方法制作的阵列基板,通过有机膜降低了第二栅极引线的负载,提高了显示装置的响应速度。
优选的,在有机膜上形成通孔后并在所述过孔内形成第一透明导电层之前还包括:
在所述有机膜上形成第二透明导电层;
曝光掉位于通孔内及过孔内的第二透明导电层;
在有机膜上形成绝缘层;
刻蚀掉位于通孔和过孔内的绝缘层。
通过上述方法,使得带有机膜的阵列基板在制作时,过孔内的光刻胶可以充分曝光,避免残留物对后续工作造成的影响。
附图说明
图1为现有技术中的阵列基板的过孔的俯视图;
图2为图1中的A-A′处的剖视图;
图3为本发明实施例提供的阵列基板的过孔的俯视图;
图4为图3中的B-B′处的剖视图;
图5为本发明实施例提供的阵列基板的过孔的俯视图;
图6为图6中的C-C′处的剖视图;
图7为本发明实施例提供的阵列基板上的阶梯孔的俯视图;
图8为图7中的D-D′处的剖视图;
图9a~图9i为本发明实施例提供的阵列基板的制作流程图。
附图标记:
1- 第一栅极引线      2-第一栅极引线保护层  3-第二栅极引线
4-绝缘层               5-透明导电层        6-1-第一栅极引线过孔
6-2-第二栅极引线过孔   10-第一栅极引线     20-栅极绝缘层
30-第二栅极引线        40-绝缘层           51-第二透明导电层
52-第一透明导电层      60-过孔             70-有机膜
具体实施方式
为了提高显示装置的开口率,进而提高显示装置的显示效果,本发明实施例提供了一种导阵列基板、制作方法及显示装置。在本发明的技术方案中,通过在一个过孔内连通第一栅极引线和第二栅极引线,从而减小了第一栅极引线的宽度,进而提高了显示装置的开口率,提高了显示装置的显示效果。为使本发明的目的、技术方案和优点更加清楚,以下以非限制性的实施例为例对本发明作进一步详细说明。
如图3、图4、图5和图6所示,图3和图5分别示出了本实施例提供的阵列基板的过孔60不同设置位置的俯视图;图4示出了图3中B-B′处的剖视图;图6示出了图5中C-C′处的剖视图。
本发明实施例提供了一种阵列基板,该阵列基板包括:设置在阵列基板周边区域的第一栅极引线10、第二栅极引线30以及位于所述第一栅极引线10和第二栅极引线30之间的第一栅极引线10绝缘层40,还包括多个刻蚀至所述第一栅极引线10上的过孔60,其中,每个过孔60至少部分穿过所述第二栅极引线30,且每个过孔60内设置有导通所述第一栅极引线10和第二栅极引线30的第一透明导电层52。
在上述实施例中,通过在第二栅极引线30和第一栅极引线10之间层叠的位置刻蚀出过孔60,且过孔60至少有部分穿过第二栅极引线30,并刻蚀至第一栅极引线10,从而保证了在同一个过孔60内形成第一透明导电层52时,第一透明导电层52能够将第一栅极引线10和第二栅极引线30导电连通,与现有技术中采用的通过第一透明导电层52在不同的第一栅极引线10过孔60和第二栅极引线30过孔60中形成将第一栅极引线10和第二栅极引线30导通的结构相比,本实施例提供的过孔60结构采用单排过孔60即可实现第二栅极引线30和第一栅极引线10的导通连接,从而可以减小第一栅极引线10的宽度,进而可以提高显示装置的开口率,增加显示装置的显示效果。
其过孔60的设置位置可以选用不同的位置,具体的,如图3所示,图3示出了在俯视时,过孔60部分位于第一栅极引线10上时的结构,如图5所示,图5示出了,过孔60整个位于第一栅极引线10上的结构,上述两个不同位置设置的过孔60,均可以实现形成第一透明导电层52时,在同一个过孔60内实现第一栅极引线10和第二栅极引线30的导电连通。其中的过孔60形成的形状可以根据实际的情况而定,如:圆形孔、多边形孔、椭圆形孔、或者异形孔。其具体的形状可以根据生产需要而定。
为了进一步的提高显示装置的开口率,增加显示装置的显示效果,较佳的,多个过孔60沿所述第一栅极引线10的长度方向单排排列。从而最大限度的减小过孔60占用的横向面积,从而增大了显示装置的开口率,进而提高了整个显示装置的显示效果。
此外,为了保护第二栅极引线30,本实施例的阵列基板还包括设置于所述第二栅极引线30上方的绝缘层40,此时,在设置过孔60时,过孔60穿过绝缘层40,具体的,在形成绝缘层40后,刻蚀掉位于过孔60内的绝缘层40。
本实施例提供的阵列阵列基板在设置有两层透明导电层时,两层透明导电层分别为第一透明导电层52和第二透明导电层51,其中,第二透明导电层51为像素电极,在非像素区域应该刻蚀掉,第一透明导电层52为连通第一栅极引线10和第二栅极引线30的导电层,此外,该阵列基板还包括设置于所述绝缘层40和所述第二栅极引线30之间的有机膜70,有机膜70上设置有与过孔60轴线相同的通孔,且过孔60的直径不大于通孔的直径。通过有机膜70降低了第二栅极引线30和第二栅极引线30上方的公共电极之间的耦合电容,降低了第二栅极引线30的负载,提高了显示装置的响应速度。但是由于有机膜70一般比较厚(约2um左右),其膜厚约为绝缘层40的4~8倍。从而造成过孔60中容易聚集较厚的光刻胶,具体的,由于过孔60深度较大,在曝光时,通孔及过孔60的侧壁形成的阴影会遮挡住一部分光刻胶,导致光刻胶残留,影响后续工艺的正常进行。为了避免有机膜70过孔60中的其他膜层因光刻胶残留而无法刻蚀。较佳的,该过孔60的直径小于通孔的直径,从而形成一个阶梯孔,其中,通孔的直径根据过孔60的大小、深度以及通孔自身的深度而定,保证通孔的侧壁不会在曝光时影响到过孔60内的光刻胶。
具体的,其结构可以参考图7和图8;图7示出了具有有机膜70的阵列基板的过孔60的俯视图,图8示出了图7中D-D′处的剖视图。采用阶梯孔的结构,在刻蚀第二透明导电层51时,避免了通孔及过孔60的侧壁在曝光工艺中形成的阴影遮挡住光刻胶,从而提高了光刻胶的曝光效果,提高了第一透明导电层52形成时,导通第一栅极引线10和第二栅极引线30的效果。
在具体的生产过程中,阶梯孔的阶梯面的具***置直接影响到光刻胶的曝光效果,其阶梯面位置可以位于有机膜70上,即通孔为阶梯孔,部分有机膜70被刻蚀,或者位于第二栅极引线30的上表面,或者位于栅极绝缘层20的上表面(过孔为阶梯孔),或者其他的位置,其具***置根据阶梯孔的大小以及加工难易程度而定,较佳的,通孔为直径不变的直通孔。便于阶梯孔的刻蚀形成,同时,还增大了后续形成的第一透明导电层52与第二栅极引线30的接触面积,进而增大了第一栅极引线10和第二栅极引线30的导电连通效果。
本发明实施例还提供了一种显示装置,该显示装置包括上述任一种所述的阵列基板。
在上述实施例中,采用上述任一种阵列基板,使得显示装置可以具备较大的开口率,增大了显示装置的显示效果。
本发明实施例还提供了阵列基板的制作方法,该方法包括以下步骤:
在层叠的第二栅极引线30和第一栅极引线10绝缘层40上刻蚀至少一个部分穿过第二栅极引线30的过孔60,该过孔60刻蚀至第一栅极引线10;
在每个过孔60内形成连通第一栅极引线10和第二栅极引线30的第一透明导电层52。
通过上述方法可以形成的阵列基板减小了第一栅极引线10的宽度,进而提高了显示装置的开口率,提高了显示装置的显示效果。
下面以具体的实施例来对上述方法进行说明。
实施例1
步骤一、在衬底上形成第一栅极引线10;具体的,通过掩模板将第一栅极引线10金属以外的区域的光刻胶曝光显影,通过湿刻将第一栅极引线10金属以外的金属刻蚀掉,留下第一栅极引线10金属;
步骤二、在第一栅极引线10上形成第一栅极引线10绝缘层40;通过等离子体增强化学气相沉积法直接沉积而成;
步骤三、通过掩模板将第二栅极引线30金属以外的区域的光刻胶曝光显影,通过湿刻将第二栅极引线30金属以外的金属刻蚀掉,留下第二栅极引线30金属;
步骤四、通过等离子体增强化学气相沉积法在第一栅极引线10上沉积形成绝缘层40;
步骤五、通过掩模板将过孔60位置的光刻胶曝光显影,通过干刻将过孔60位置的绝缘层40和栅极绝缘层20刻蚀,此时,第一栅极引线10金属和第二栅极引线30金属裸露在同一个过孔60中;
步骤六、通过离子溅射,将第一透明导电层52衬底在整个阵列基板上,然后利用掩模板将过孔60以外的光刻胶曝光显影,通过湿刻将显影区域的第一透明导电层52刻蚀掉,留下过孔60内的第一透明导电层52。
通过上述方法可以形成的阵列基板减小了第一栅极引线10的宽度,进而提高了显示装置的开口率,提高了显示装置的显示效果。
实施例2
该阵列基板为具有两层透明导电层的阵列基板,其制作方法为:
步骤一、如图9a所示,在衬底上形成第一栅极引线10;具体的,通过掩模板将第一栅极引线10金属以外的区域的光刻胶曝光显影,通过湿刻将第一栅极引线10金属以外的金属刻蚀掉,留下第一栅极引线10金属;
步骤二、如图9b所示,在第一栅极引线10上形成栅极绝缘层20;通过等离子体增强化学气相沉积法直接沉积而成;
步骤三、如图9c所示,通过掩模板将第二栅极引线30金属以外的区域的光刻胶曝光显影,通过湿刻将第二栅极引线30金属以外的金属刻蚀掉,留下第二栅极引线30金属;
步骤四、继续参考图9c,通过掩模板将过孔60位置的光刻胶曝光显影,通过干刻将过孔60位置的绝缘层40和栅极绝缘层20刻蚀,此时,第一栅极引线10金属和第二栅极引线30金属裸露在同一个过孔60中;
步骤五、如图9d所示,采用Coating工艺将有机膜70涂覆在衬底上,先进行依次软性烘烤处理,之后对其曝光显影,形成有机膜70上的通孔,未被显影的部分留下形成有机膜70图案,最后对已经形成的有机膜70图案进行固化处理;
步骤六、如图9e所示,形成第二透明导电层51,第二透明导电层51在像素区一般为像素电极,在非像素区中的第二透明导电层51必须刻蚀掉,为后面形成导通第一栅极引线10和第二栅极引线30做准备。
步骤六、如图9f所示,该图为第二透明导电层51刻蚀之后的情形,可以发现阶梯状的过孔60内的第二透明导电层51已经被刻蚀完全。
步骤七、如图9g所示,采用等离子体增强化学气相沉积法技术直接在玻璃基板上沉积形成绝缘层40;
步骤八、如图9h所示,为过孔60的形成,采用掩膜版将有机膜70过孔60位置上的光刻胶显影曝光,然后干刻去除过孔60内的绝缘层40和第一栅极引线10保护层,让第二栅极引线30金属和第一栅极引线10金属裸露出来。
步骤九、如图9i所示,形成第一透明导电层52,第一透明导电层52在像素区一般为公共电极。在非像素区,此处的第一透明导电层52的功能是导通第一栅极引线10金属和第二栅极引线30金属,第一透明导电层52在同一个过孔60内连接第一栅极引线10金属和第二栅极引线30金属。
通过上述方法可以形成的阵列基板减小了第一栅极引线10的宽度,提高了显示装置的开口率,提高了显示装置的显示效果,同时,由于采用阶梯孔结构,避免了在形成第一透明导电层52时,前面的光刻胶残留,提高了第一透明导电层52导通第一栅极引线10和第二栅极引线30的效果。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板,其特征在于,包括:设置在阵列基板周边区域的第一栅极引线、第二栅极引线以及位于所述第一栅极引线和第二栅极引线之间的栅极绝缘层,还包括多个刻蚀至所述第一栅极引线上的过孔,其中,每个过孔至少部分穿过所述第二栅极引线,且每个过孔内设置有导通所述第一栅极引线和第二栅极引线的第一透明导电层。
2.如权利要求1所述的阵列基板,其特征在于,所述过孔为圆形孔、多边形孔或异形孔。
3.如权利要求2所述的阵列基板,其特征在于,所述多个过孔沿所述第一栅极引线的长度方向单排排列。
4.如权利要求1~3任一项所述的阵列基板,其特征在于,还包括设置于所述第二栅极引线上方的绝缘层,所述过孔穿过所述绝缘层。
5.如权利要求4所述的阵列基板,其特征在于,还包括设置于所述绝缘层和所述第二栅极引线之间的有机膜,所述有机膜上设置有与所述过孔轴线相同的通孔,且所述过孔的直径不大于所述通孔的直径。
6.如权利要求5所述的阵列基板,其特征在于,所述过孔的直径小于所述通孔的直径。
7.一种显示装置,其特征在于,包括如权利要求1~6任一项所述的阵列基板。
8.一种阵列基板的制作方法,其特征在于,包括以下步骤:
在层叠的第二栅极引线和栅极绝缘层上刻蚀至少一个部分穿过第二栅极引线的过孔,该过孔刻蚀至第一栅极引线;
在每个过孔内形成连通第一栅极引线和第二栅极引线的第一透明导电层。
9.如权利要求8所述的制作方法,其特征在于,在形成所述过孔之后且形成第一透明导电层之前,还包括:
在第二栅极引线上形成有机膜,并在所述有机膜上形成与所述过孔连通的通孔。
10.如权利要求9所述的制作方法,其特征在于,在有机膜上形成通孔后并在所述过孔内形成第一透明导电层之前还包括:
在所述有机膜上形成第二透明导电层;
曝光掉位于通孔内及过孔内的第二透明导电层;
在有机膜上形成绝缘层;
刻蚀掉位于通孔和过孔内的绝缘层。
CN201410120715.0A 2014-03-27 2014-03-27 一种阵列基板、制作方法及显示装置 Active CN103915450B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410120715.0A CN103915450B (zh) 2014-03-27 2014-03-27 一种阵列基板、制作方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410120715.0A CN103915450B (zh) 2014-03-27 2014-03-27 一种阵列基板、制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN103915450A true CN103915450A (zh) 2014-07-09
CN103915450B CN103915450B (zh) 2017-10-24

Family

ID=51041015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410120715.0A Active CN103915450B (zh) 2014-03-27 2014-03-27 一种阵列基板、制作方法及显示装置

Country Status (1)

Country Link
CN (1) CN103915450B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845692A (zh) * 2016-03-25 2016-08-10 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制造方法
WO2017140056A1 (zh) * 2016-02-17 2017-08-24 京东方科技集团股份有限公司 层堆叠结构、阵列基板和显示装置
WO2019056435A1 (zh) * 2017-09-19 2019-03-28 武汉华星光电技术有限公司 一种触摸屏开关、触摸屏及触摸屏开关的制作方法
CN110634390A (zh) * 2019-09-20 2019-12-31 武汉天马微电子有限公司 一种显示面板及显示装置
CN112015016A (zh) * 2020-09-07 2020-12-01 厦门天马微电子有限公司 阵列基板、阵列基板的制造方法及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040074770A (ko) * 2003-02-18 2004-08-26 삼성전자주식회사 몰리브덴 박막 패턴의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
CN101644866A (zh) * 2009-09-03 2010-02-10 上海广电光电子有限公司 薄膜晶体管阵列基板
CN102023427A (zh) * 2009-09-11 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和驱动方法
CN102033372A (zh) * 2009-09-24 2011-04-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造、检测和驱动方法
US20120019759A1 (en) * 2010-07-21 2012-01-26 Kazuyuki Sunohara Liquid crystal display device
TW201303430A (zh) * 2011-07-12 2013-01-16 Chimei Innolux Corp 影像顯示系統及其製造方法
CN103117283A (zh) * 2013-01-25 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040074770A (ko) * 2003-02-18 2004-08-26 삼성전자주식회사 몰리브덴 박막 패턴의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
CN101644866A (zh) * 2009-09-03 2010-02-10 上海广电光电子有限公司 薄膜晶体管阵列基板
CN102023427A (zh) * 2009-09-11 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造和驱动方法
CN102033372A (zh) * 2009-09-24 2011-04-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造、检测和驱动方法
US20120019759A1 (en) * 2010-07-21 2012-01-26 Kazuyuki Sunohara Liquid crystal display device
TW201303430A (zh) * 2011-07-12 2013-01-16 Chimei Innolux Corp 影像顯示系統及其製造方法
CN103117283A (zh) * 2013-01-25 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017140056A1 (zh) * 2016-02-17 2017-08-24 京东方科技集团股份有限公司 层堆叠结构、阵列基板和显示装置
CN105845692A (zh) * 2016-03-25 2016-08-10 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制造方法
WO2019056435A1 (zh) * 2017-09-19 2019-03-28 武汉华星光电技术有限公司 一种触摸屏开关、触摸屏及触摸屏开关的制作方法
CN110634390A (zh) * 2019-09-20 2019-12-31 武汉天马微电子有限公司 一种显示面板及显示装置
CN112015016A (zh) * 2020-09-07 2020-12-01 厦门天马微电子有限公司 阵列基板、阵列基板的制造方法及显示面板
CN112015016B (zh) * 2020-09-07 2022-11-22 厦门天马微电子有限公司 阵列基板、阵列基板的制造方法及显示面板

Also Published As

Publication number Publication date
CN103915450B (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
US9552120B2 (en) Touch screen panel and method for fabricating the same
US9519392B2 (en) Touch screen panel fabrication method and touch screen panel
CN103456740B (zh) 像素单元及其制造方法、阵列基板和显示装置
CN103915450A (zh) 一种阵列基板、制作方法及显示装置
WO2020113794A1 (zh) 显示面板及其制造方法
US8653378B2 (en) Structure of bridging electrode
CN103715138B (zh) 一种阵列基板及其制造方法、显示装置
CN103123911B (zh) 像素结构及其制作方法
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN108962955B (zh) Oled面板及其制作方法
WO2016155168A1 (zh) 触控面板的制作方法、触控面板及触控显示装置
CN104377207A (zh) 显示面板及制造该显示面板的方法
CN105655349B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN101488479B (zh) 薄膜晶体管阵列基板及其制造方法
CN109727912A (zh) 一种内嵌式触控阵列基板及其制造方法
CN105590897A (zh) 显示面板及其制作方法
CN108649036A (zh) 一种阵列基板及其制作方法
CN105355664A (zh) 氧化物薄膜晶体管及其制作方法
CN109411518B (zh) 一种有机发光二极管显示器及其制作方法
CN107910351A (zh) Tft基板的制作方法
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN203312295U (zh) 一种裸眼3d功能面板的信号基板及显示设备
CN107564854B (zh) Oled背板制作方法
US9679924B2 (en) Array substrate and manufacturing method thereof, display device
CN103383925A (zh) 显示设备、裸眼3d功能面板的信号基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant