KR20110131049A

KR20110131049A - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20110131049A
Application number: KR1020100050675A
Authority: KR
Inventors: 유재현; 전진구; 박준수; 이기용; 김형종
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-05-28
Filing date: 2010-05-28
Publication date: 2011-12-06
Also published as: KR101136396B1

Abstract

본 발명은 캐비티를 구비하는 인쇄회로기판의 제조방법 및 이에 따른 인쇄회로기판의 구조에 관한 것으로, 특히 제조방법은 기판의 표면에 캐비티회로패턴을 포함하는 내부회로층을 구비하는 베이스회로기판을 형성하는 1단계와 상기 캐비티회로패턴 상부에 레이저스토퍼층을 형성하는 2단계, 상기 베이스회로기판상에 적어도 1 이상의 외부회로층을 형성하는 3단계, 상기 레이저스토퍼층 상부의 외부회로층을 제거하여 캐비티영역을 형성하는 4단계를 포함하여 구성된다.
본 발명에 따르면, 회로기판 내에 캐비티(cavity)를 가지는 다층의 인쇄회로기판의 제조시, 캐비티회로패턴 상면에 레이저스토퍼층을 형성하여 레이저가공을 통해 신속하고 정밀한 캐비티의 형성을 구현할 수 있으며, 정밀한 캐비티의 깊이 관리가 가능하며, 캐비티 내부에 미리 형성된 회로에 영향을 미치지 않는 제조공정을 구현할 수 있는 효과가 있다.

Description

인쇄회로기판 및 그 제조방법{PCB within cavity and Fabricaring method of the same}

본 발명은 기판의 일영역에 캐비티(cavity)가 구현되는 인쇄회로기판의 제조공정 및 그에 따라 제조되는 인쇄회로기판의 구조에 대한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.

특히 최근에는 전자제품의 경박단소화를 위하여 시스템 집적화 기술이 요구되고 있으며 대응 기술로는 매립형 인쇄회로기판(Embedded PCB)와 캐비티형 인쇄회로기판(Cavity PCB)을 제조하는 기술이 주목받고 있다. 매립형 인쇄회로기판(Embedded PCB)은 표면에 실장되는 부품을 PCB 공정 중에서 완전히 매립하여 내장 부품 주위의 배선 설계 자유도가 높은 장점이 있는 반면에 내장 부품과 PCB 원자재의 호완성 및 불량 부품에 대한 재작업이 어렵고, 부품 검사 방법에 있어 제약이 발생하는 문제가 있다.

캐비티 인쇄회로기판(Cavity PCB)의 경우 부품이 완전히 내부에 매립이 되지 않고 Chip이 실장되는 방향 쪽으로 공간이 형성되는 캐비티(Cavity)에 실장 함으로 설계자유도가 낮아지는 단점은 있으나 매립형 인쇄회로기판(Embedded PCB)에서 발생하는 문제점인 부품 재작업, 부품 검사에 있어 매우 효율적인 기술적 장점이 있다.

그러나 캐비티 인쇄회로기판(Cavity PCB)의 경우는 LTCC(: Law Temperature co-fired ceramic) 기반의 몰드 공정(Mold Process)이 적용되는 기술에서 많이 적용되어 왔으나, 다중 적층(Layer-by-layer) 기술인 PCB에서는 그 적용 사례가 극히 적다. 그 이유로는 정확한 캐비티 영역의 가공이 어렵고, PCB Process 중에 발생하는 도금, 이미지(Image), 에칭(Etching) 등의 공정에서 캐비티(Cavity) 내부 회로를 손상하는 문제가 발생해, 형성하기가 매우 어렵기 때문이다.

도 1a 및 도 1b는 종래의 기술에 따른 캐비티 인쇄회로기판의 캐비티 형성공정을 개략적으로 나타낸 개념도이다.

도시된 것처럼, 다중의 절연층(1, 2, 3, 4, 5)가 적층된 구조에 각 절연체의 사이에 다수의 회로패턴(1a, 1b, 2a,3a,4a, 6)이 형성되어 있는 인쇄회로기판에 전자소자칩이 실장 될 위치인 캐비티(C)를 형성하는 공정은 매우 어려운 기술에 해당한다.

즉, 도 1a에 도시된 것처럼, 완제품 상태의 적층이 이루어진 인쇄회로기판에서 캐비티(C)의 위치를 밀링 비트(Milling Bit; M)를 이용하여 선택적으로 가공하는 방식이 많이 이용되는데, 이러한 방식은 가공 정밀도가 ±5㎛로 관리되어야 하지만, 현실적으로는 50~100㎛ 정도로 관리되는바, 현실적으로 가공하기가 매우 어려우며, 가공 정밀성의 차이가 매우 심하게 되는바, 양산화 시 제품 신뢰도에 치명적인 문제로 작용하여 양산화의 문제점으로 나타나고 있다.

또는, 도 1b 에 도시된 것처럼, 완제품의 상태에서 캐비티의 위치를 정밀하게 펀칭기(P)를 통해 정밀 펀칭(punching)함으로써 선택적으로 캐비티를 형성하는 방법이 적용될 수 있다. 그러나 이러한 방식은 C-stage의 기판을 펀칭날을 통해 펀칭하게 되므로, 캐비티 외벽의 손상이 필연적으로 발생하게 되며, 이러한 캐비티 외벽의 손상은 흡습으로 인한 CAF(Cathode Anode Filament) shot(프리프레그 내에 존재하는 글라스필라멘트가 펀칭으로 인해 벌어져서 PCB 내부의 비아들 사이에 전기적이 쇼트가 발생하는 현상), 디 라미레이션(Delamination), 캐비티 하부 면의 손상 문제가 발생하게 되며, 펀칭 지그(P)의 제작비용으로 인한 가격 상승 및 캐비티 디자인의 폭이 매우 협소해지는 문제로 이어지게 된다.

본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 회로기판 내에 캐비티(cavity)를 가지는 다층의 인쇄회로기판의 제조시, 캐비티회로패턴 상면에 레이저스토퍼층을 형성하여 레이저가공을 통해 신속하고 정밀한 캐비티의 형성을 구현할 수 있으며, 정밀한 캐비티의 깊이 관리가 가능하며, 캐비티 내부에 미리 형성된 회로에 영향을 미치지 않는 제조공정을 구현할 수 있는 제조공정 및 이에 따른 인쇄회로기판의 구조를 제공하는 데 있다.

상술한 과제를 해결하기 위한 수단으로서, 본 발명은 기판의 표면에 캐비티회로패턴을 포함하는 내부회로층을 구비하는 베이스회로기판을 형성하는 1단계; 상기 캐비티회로패턴 상부에 레이저스토퍼층을 형성하는 2단계; 상기 베이스회로기판상에 적어도 1 이상의 외부회로층을 형성하는 3단계; 상기 레이저스토퍼층 상부의 외부회로층을 제거하여 캐비티영역을 형성하는 4단계; 를 포함하는 캐비티를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있다.

이 경우, 상기 1단계는, a 1) 제1절연층의 양면에 전기적으로 도통 하는 내부회로층을 형성하는 단계; a 2) 상기 내부회로층 중 캐비티회로패턴에 적어도 1 이상의 솔더레지스트 패턴을 형성하는 단계; 를 포함하여 구성할 수 있다. 특히 상기 a 2) 단계는, 상기 캐비티회로패턴이 노출되도록 솔더레지스트 패턴을 형성하고, 상기 노출되는 캐비티회로패턴에 표면처리를 수행하는 단계로 구성할 수 있다. 이러한 표면처리는 상기 캐비티회로패턴의 노출면을 산화(Oxide) 처리하거나, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하는 공정으로 수행될 수 있다.

상술한 제조공정에서의 상기 2단계는, 상기 레이저스토퍼층은, 캐비티회로패턴의 폭 이상의 길이를 가지는 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 절연층으로 구성할 수 있다.

특히, 상기 3단계는, 상기 베이스회로기판상에 적어도 1 이상의 절연층과 금속회로패턴을 순차 형성하고, 내부회로패턴 및 다른 회로패턴과 전기적으로 도통 되는 비아홀을 형성하는 공정으로 구현되는 단계로 구성될 수 있다.

또한, 상기 4단계는, b 1) 캐비티회로패턴 상부의 절연층 및 금속층을 레이저드릴로 상기 레이저스토퍼층이 노출될 때까지 가공하는 단계; b 2) 가공된 절연층 및 금속층을 제거하여 캐비티영역을 형성하는 단계; b 3) 상기 레이저 스토퍼층을 제거하는 단계; 로 구성될 수 있다.

상술한 제조공정에 의해 제조되는 인쇄회로기판은 다음과 같은 구조를 가질 수 있다.

구체적으로는, 매립형 회로패턴과 전기적으로 연결되는 내부회로패턴을 포함하는 베이스회로기판; 상기 베이스회로기판의 표면에 캐비티회로패턴이 노출되는 캐비티영역; 상기 캐비티회로패턴 사이에 형성되는 솔더레지스트패턴; 상기 캐비티회로패턴 표면에 형성되는 표면처리층; 을 포함하되, 상기 캐비티영역을 구성하는 적어도 1 이상의 절연층의 측벽 면에 적어도 1 이상의 회로패턴이 노출되는 구조를 구비할 수 있다.

특히, 상술한 구조의 상기 캐비티영역의 하단 에지부의 표면에는 금속단턱부(T)가 노출되는 구조를 구비할 수 있으며, 상기 표면처리층은, 상기 캐비티회로패턴의 노출면을 산화(Oxide)처리하여 형성되거나, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층구조의 도금층으로 구현하는 것도 가능하다.

본 발명에 따르면, 회로기판 내에 캐비티(cavity)를 가지는 다층의 인쇄회로기판의 제조시, 캐비티회로패턴 상면에 레이저스토퍼층을 형성하여 레이저가공을 통해 신속하고 정밀한 캐비티의 형성을 구현할 수 있으며, 정밀한 캐비티의 깊이 관리가 가능하며, 캐비티 내부에 미리 형성된 회로에 영향을 미치지 않는 제조공정을 구현할 수 있는 효과가 있다.

특히, 캐비티 가공의 효율성을 위해 별도의 프리프레그를 선택하지 않고 범용적인 절연재를 활용할 수 있으며, 레이저스토퍼층을 이용하는바, 캐비티 회로패턴의 표면처리형태 및 캐비티 디자인 폭의 다양성을 확보할 수 있는 효과도 있다.

도 1a 및 도 1b는 종래기술에 따른 인쇄회로기판의 제조공정에 관한 개념도이다.
도 2a 내지 도 2d는 본 발명에 따른 캐비티를 구비한 인쇄회로기판의 제조공정의 순서도 및 공정도를 도시한 것이다.
도 3은 본 발명에 따른 인쇄회로기판의 구조를 도시한 단면 개념도이다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 발명은 캐비티를 구비한 인쇄회로기판의 제조공정에서 레이저스토퍼를 이용하여 다층 인쇄회로기판을 형성 후 캐비티영역을 가공하여 캐비티 가공의 자유도를 높이고, 캐비티 내의 회로의 보호를 꾀할 수 있는 제조공정을 제공하는 것을 요지로 한다.

도 2a 내지 도 2b는 본 발명에 따른 제조공정의 순서도 및 공정도를 도시한 것이다.

본 발명에 따른 제조공정은 크게, 기판의 표면에 캐비티회로패턴을 포함하는 내부회로층을 구비하는 베이스회로기판을 형성하는 1단계와 상기 캐비티회로패턴 상부에 레이저스토퍼층을 형성하는 2단계, 그리고 상기 베이스회로기판상에 적어도 1 이상의 외부회로층을 형성하는 3단계 및 상기 레이저스토퍼층 상부의 외부회로층을 제거하여 캐비티영역을 형성하는 4단계를 포함하여 이루어진다.

도시된 도면을 참조하여 각 단계의 구체적인 구현 예를 들어 설명하기로 한다.

1. 내부회로층(캐비티회로패턴)형성

상기 1단계는 도 2b에 도시된 것과 같이, 우선 절연재(120)의 양면에 금속층(110)이 형성된 동박복합체의 층간 전기적 도통을 위한 비아홀(H)을 가공하고(S 1단계), 다음으로, 상기 동박을 패터닝하여 내부회로패턴(111)을 구현한다(S 2단계). 이 경우 상기 내부회로패턴(111)은 추후 칩이 실장된 캐비티가 형성되는 캐비티영역(C)의 하부에 배치되는 캐비티회로패턴(112)을 포함한다. (절연층상에 캐비티회로패턴을 포함하는 내부회로층이 형성된 구조를 '베이스회로기판'이라 정의한다.)

이후, 상기 캐비티영역(C)에 솔더레지스트(PSR; 130)을 인쇄하고(S 3단계), 캐비티영역(C)의 솔더레지스트(130)을 노광하여 도시된 것과 같이 캐비티회로패턴(112)의 사이에 솔더레지스트패턴(131)이 형성된 구조로 형성할 수 있다(S 4단계). 아울러 상기 캐비티영역(C)은 캐비티회로패턴(112)의 외부, 즉 캐비티영역의 에지부에 노출되는 금속패턴인 레이저스토퍼 단턱부(T)를 회로가공시 형성할 수 있다. 상기 단턱부는 상기 캐비티영역(C)에 레이저스토퍼층이 적층되는 말단부가 되며, 이후 캐비티영역에서는 상기 단턱부의 일부가 노출되게 된다.

이후, 상기 캐비티회로패턴(112)의 표면을 산화 처리하여 표면처리층(113)을 형성하는 공정이 추가될 수 있다. 상기 표면처리층(113)은 산화 처리하여 형성하는 외에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하여 형성하는 것도 가능하다.

2. 레이저스토퍼층 형성

S 5단계에서는 캐비티영역(C)의 에지부에는 레이저스토퍼 단턱부(T)를 구비하고, S 6단계에서 상기 캐비티영역(C)에 접착력이 약한 내열성 레이저스토퍼층(140)을 형성한다.

상기 레이저스토퍼층(140)은 추후 레이저 드릴로 캐비티영역을 가공하는 경우, 레이저가 자동으로 정지하게 되는 스토퍼역할을 수행하게 되는 층으로, 상술한 바와 같이 접착력이 약한 내열성 재질로 형성될 수 있으며, 특히 바람직하게는 공정의 편의를 위해 테이프형태로 구성되어 탈부착이 용이하도록 함이 바람직하다. 이를 테면 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 절연층으로 형성할 수 있으며, 더욱 바람직하게는 상기 재질의 테이프소재로 형성하는 것이 바람직하다. 바람직한 일례를 들자면 PI(폴리이미드) 테이프를 부착하는 방식으로 레이저스토퍼층을 간단하게 형성할 수 있다.

3. 외부회로층 적층

상기 S 5단계 이후에는 베이스기판의 상부 또는 하부에 적어도 1 이상의 절연층(150)과 금속회로층(160)을 적층 하여 패터닝한 금속회로패턴을 순차 형성한다(S 7단계).

S 8단계에 도시된 도면 구조를 A라고 하고, 이후 공정에서는 A 기판상에 일반적인 절연층과 금속층의 적층 및 회로형성공정이 수행되게 된다. 즉, 내부회로패턴 및 다른 회로패턴과 전기적으로 도통 되는 비아홀(H 1, H 2)을 형성하는 일반적인 적층공정(Build up process)이 수행될 수 있다. 비아홀 등의 가공이 이루어진 기판을 A'라고 한다.

이후, A' 기판의 상부에 다수의 절연층과 금속회로층을 형성(식별부호 B)하고, 각 금속회로를 이용하여 회로패턴을 형성한 후, 비아홀 가공 및 표면처리 등의 공정을 완료한 이후 S 9단계와 같은 구조의 다층 인쇄회로기판이 형성된다.

4. 캐비티영역의 형성공정

도 2c 및 도 2d를 참조하여 이후 공정을 설명하면 다음과 같다.

다층 인쇄회로기판의 구조가 형성된 이후 공정으로 캐비티 가공공정이 수행되며, 캐비티의 가공은 레이저 드릴(L)을 이용하여 캐비티가 가공될 위치를 어라인하고, 상술한 레이저스토퍼 단턱부(T)의 대응방향으로 가공을 시작하게 되며, 이후 레이저스토퍼층(140)에 도달하는 경우 레이저가공이 자동적으로 정지하게 된다(S 10단계). 이후, 가공된 부분의 절연층과 금속층을 제거하고, 마지막으로 상기 레이저스토퍼층(140)을 제거하게 됨으로써, 캐비티가공이 완성되게 된다(S 11단계).

상술한 공정은 상기 레이저스토퍼층을 기준으로 하여 수행되는 레이저가공을 통해 신속하고 정밀한 캐비티의 형성을 구현할 수 있으며, 정밀한 캐비티의 깊이 관리가 가능하며, 캐비티 내부에 미리 형성된 회로에 영향을 미치지 않게 되며, 알카리 에칭 등 캐비티 가공의 특성에 따라 가공 효율성을 위해 별도의 프리프레그를 선택하지 않고 범용적인 일반 절연재를 활용할 수 있으며, 레이저스토퍼층을 이용하는바, 캐비티 회로패턴의 표면처리형태 및 캐비티 디자인 폭의 다양성을 확보할 수 있게 된다.

이하에서는 전술한 제조공정에 의해 제조되는 인쇄회로기판의 구조를 설명하기로 한다.

도 3을 참조하면, 이는 S 11단계의 레이저스토퍼층이 제거된 본 발명에 따른 인쇄회로기판의 구조를 도시한 것이다.

본 발명에 따른 인쇄회로기판은 매립형 회로패턴과 전기적으로 연결되는 내부회로층(111)을 포함하는 베이스회로기판을 구비한다. 상기 내부회로층(111)은 캐비티 영역 하부에 형성되는 캐비티회로패턴(112)를 포함하는 구조이다. 아울러, 상기 베이스회로기판의 표면에 상기 캐비티회로패턴(112)이 노출되는 캐비티영역(C)을 구비하며, 상기 캐비티영역(C)은 추후 전자소자칩이 실장 될 수 있는 공간을 제공하게 된다.

아울러, 상기 캐비티회로패턴(112) 사이에는 제조공정에서 설명한 바와 같은 솔더레지스트패턴(113)이 형성되어 회로패턴을 보호하며, 아울러 상기 캐비티회로패턴(112) 표면에는 표면처리층(113)이 더 형성될 수 있다. 특히, 본 발명에 따른 인쇄회로기판의 상기 캐비티영역(C)을 구성하는 적어도 1 이상의 절연층의 측벽 면에 적어도 1 이상의 회로패턴(P)이 노출되는 구조를 구비한다.

또한, 상기 인쇄회로기판은 상기 캐비티영역(C)의 하단 에지부의 표면에는 금속단턱부(T)가 노출되며, 상기 캐비티회로패턴에 형성되는 표면처리층(113)은 상기 캐비티회로패턴의 노출면을 산화(Oxide) 처리하여 형성되는 산화층이거나 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층구조의 도금층으로 구현될 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

110: 금속층
111: 내부회로패턴
112: 캐비티회로패턴
113: 표면처리층
120: 절연재
130: 솔더레지스트
131: 솔더레지스트 패턴
140: 레이저스토퍼층
150: 절연층
160: 금속회로층
C: 캐비티영역
A: 베이스회로기판의 적층구조
H, H 1, H 2: 도통홀(비아홀)
T: 레이저스토퍼 단턱부

Claims

기판의 표면에 캐비티회로패턴을 포함하는 내부회로층을 구비하는 베이스회로기판을 형성하는 1단계;
상기 캐비티회로패턴 상부에 레이저스토퍼층을 형성하는 2단계;
상기 베이스회로기판상에 적어도 1 이상의 외부회로층을 형성하는 3단계;
상기 레이저스토퍼층 상부의 외부회로층을 제거하여 캐비티영역을 형성하는 4단계;
를 포함하는 캐비티를 포함하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 1단계는,
a 1) 제1절연층의 양면에 전기적으로 도통 하는 내부회로층을 형성하는 단계;
a 2) 상기 내부회로층 중 캐비티회로패턴에 적어도 1 이상의 솔더레지스트 패턴을 형성하는 단계;
를 포함하여 구성되는 캐비티를 포함하는 인쇄회로기판의 제조방법.
청구항 2에 있어서,
상기 a 2) 단계는,
상기 캐비티회로패턴이 노출되도록 솔더레지스트 패턴을 형성하고,
상기 노출되는 캐비티회로패턴에 표면처리를 수행하는 단계로 구성되는 캐비티를 포함하는 인쇄회로기판의 제조방법.
청구항 3에 있어서,
상기 표면처리는,
상기 캐비티회로패턴의 노출면을 산화(Oxide) 처리하거나, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하는 공정으로 수행되는 캐비티를 포함하는 인쇄회로기판의 제조방법.
청구항 2에 있어서,
상기 2단계는,
상기 레이저스토퍼층은, 캐비티회로패턴의 폭 이상의 길이를 가지는 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 절연층으로 구성되는 인쇄회로기판의 제조방법.
청구항 5에 있어서,
상기 3단계는,
상기 베이스회로기판상에 적어도 1 이상의 절연층과 금속회로패턴을 순차 형성하고, 내부회로패턴 및 다른 회로패턴과 전기적으로 도통 되는 비아홀을 형성하는 공정으로 구현되는 단계인 캐비티를 포함하는 인쇄회로기판의 제조방법.
청구항 1 또는 5에 있어서,
상기 4단계는,
b 1) 캐비티회로패턴 상부의 절연층 및 금속층을 레이저드릴로 상기 레이저스토퍼층이 노출될 때까지 가공하는 단계;
b 2) 가공된 절연층 및 금속층을 제거하여 캐비티영역을 형성하는 단계;
b 3) 상기 레이저 스토퍼층을 제거하는 단계;
로 구성되는 캐비티를 포함하는 인쇄회로기판의 제조방법.
매립형 회로패턴과 전기적으로 연결되는 내부회로패턴을 포함하는 베이스회로기판;
상기 베이스회로기판의 표면에 캐비티회로패턴이 노출되는 캐비티영역;
상기 캐비티회로패턴 사이에 형성되는 솔더레지스트패턴; 을 포함하되,
상기 캐비티영역을 구성하는 적어도 1 이상의 절연층의 측벽 면에 적어도 1 이상의 회로패턴이 노출되는 인쇄회로기판.
청구항 8에 있어서,
상기 인쇄회로기판은,
상기 캐비티회로패턴 표면에 형성되는 표면처리층을 더 포함하는 인쇄회로기판.
청구항 8 또는 9에 있어서,
상기 캐비티영역의 하단 에지부의 표면에는 금속단턱부(T)가 노출되는 캐비티를 포함하는 인쇄회로기판.
청구항 9에 있어서,
상기 표면처리층은,
상기 캐비티회로패턴의 노출면을 산화(Oxide) 처리하여 형성되는 캐비티를 포함하는 인쇄회로기판.
청구항 9에 있어서,
상기 표면처리층은,
상기 캐비티회로패턴의 표면에는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층구조의 도금층인 캐비티를 포함하는 인쇄회로기판.