CN103856177A - 可变移相器、半导体集成电路和移相方法 - Google Patents

Abstract

一种可变移相器、半导体集成电路和移相方法。该可变移相器包括：传输线，响应于特定频率的输入信号从一对输出端口输出正交信号；合成器，包括与该对输出端口的第一端口连接的第一晶体管和与该对输出端口的第二端口连接的第二晶体管，当输入信号被输入时，提取以根据它们各自负载阻抗的相位从传输线的一对输出端口输出的信号，并使用第一和第二晶体管放大并合成该信号；以及相位控制器，通过控制合成器的第一和第二晶体管中每一个的放大操作来控制由合成器合成和输出的输出信号的相位。该可变移相器能够通过使用单个传输线使得相位所使用的可变相位范围是90°或更大，由此能够抑制器件表面积的增大。

Description

可变移相器、半导体集成电路和移相方法

技术领域

本文讨论的实施例涉及一种可变移相器、半导体集成电路和移相方法。

背景技术

用于改变信号相位的可变移相器例如在高频通信设备中使用。可变移相器也用于改变在高频通信中使用的相控阵列天线（phased array antenna）的相位。

例如，可变移相器的示例包括那些可变电容器与耦合传输线并联连接的可变移相器。在这样的可变移相器中，通过电压控制改变与传输线连接的容量，使得相位可以在100°或更大的范围内变化，然而，相移信号的振幅有大的变化。

存在一种方法作为实现从0°至360°的可变相位范围同时抑制振幅变化的方法，该方法使用正交发生器（quadrature generator）和向量合成器（vectorsynthesizer）。在该方法中，正交信号I（0°）、Q（90°）、I’（180°）和Q’（270°）由正交发生器产生并且由向量合成器合成。

存在一种方法作为另一种实现从0°至360°的可变相位范围同时抑制振幅的变化的方法，该方法使用用于输出离散正交信号的离散移相器和用于将输入信号的相位在0°至90°的范围内变化的反射式移相器。在这种方法中，采用分相器（phase divider）来将0°、90°、180°和270°的每个相位的信号输出至离散移相器。使用分相器的可变移相器将从分相器输出的相位之一的信号输入至反射式移相器，该反射式移相器将相位在0°至90°的范围内改变。由此，使用分相器的可变移相器具有0°至360°的可变相位范围。

然而，在正交发生器和离散移相器中，当在0°、90°、180°和270°的每个相位处产生信号时，例如，需要平衡-不平衡变换器（balun）来输出0°和180°的信号。此外，在正交发生器和离散移相器中，需要90°混合耦合器来输出针对每个从平衡-不平衡变换器输出的信号具有0°和90°的相位差的信号。平衡-不平衡变换器和混合耦合器占用了大部分的可变移相器器件表面积，因此阻碍了器件表面积的减小。

存在一种可变移相器，该可变移相器使用两个可变放大器装置，从而通过控制使得可变放大器装置的每一个的振幅特性彼此关联以抑制振幅变化。在这样的可变移相器中，具有由功分器（power divider）装置分配的90°相位差的信号被可变放大器装置放大，然后被功率合成（power combining）装置合成，使得输出信号的相位在0°至90°的范围内变化。

[相关专利文献]

日本特开公开号09-205301

日本特开公开号2003-304136

[相关非专利文献]

由P.Vadievelu等著的“Integrated CMOS mm-wave Phase Shifters forSingle Chip Portable Radar”,IMS2009,565-568页。

然而，为了将90°的相位差传递给由功率合成装置合成的信号，除了功分器装置之外，还需要在功率合成装置中使用90°混合耦合器等。结果是，在使用了两个振幅放大装置的可变移相器中，存在的问题是，需要使用两个90°混合耦合器等来在0°至90°的范围内改变相位，这阻碍了表面积的减小。

发明内容

因此，实施例一个方案的目的是当在90°或更大的可变范围内改变相位时实现器件表面积的减小。

根据实施例的一个方案，一种可变移相器，包括：传输线，响应于特定频率的输入信号而从一对输出端口输出正交信号；合成器，包括与所述一对输出端口的第一端口连接的第一晶体管和与所述一对输出端口的第二端口连接的第二晶体管，使得寄生电容变成所述传输线的负载阻抗，并且当所述输入信号被输入时，所述合成器提取以根据它们各自负载阻抗的相位从所述传输线的一对输出端口输出的信号，并使用所述第一晶体管和第二晶体管放大并合成所述信号；以及相位控制器，通过控制所述合成器的所述第一晶体管和所述第二晶体管中每一个的放大操作来控制由所述合成器合成并输出的输出信号的相位。

根据实施例的另一个方案，一种半导体集成电路，包括：可变移相器，包括：合成器，针对响应于特定频率的输入信号而从一对输出端口输出正交信号的传输线，包括与所述一对输出端口的第一端口连接的第一晶体管和与所述一对输出端口的第二端口连接的第二晶体管，使得寄生电容变成所述传输线的负载阻抗，并且当至所述传输线的输入信号被输入时，所述合成器提取以根据它们各自负载阻抗的相位从所述传输线的一对输出端口输出的信号，并使用所述第一晶体管和第二晶体管放大并合成所述信号；以及相位控制器，通过控制所述合成器的所述第一晶体管和第二晶体管中每一个的放大操作来控制由所述合成器合成并输出的输出信号的相位。

根据实施例的另一个方案，一种移相方法，包括：对于响应于特定频率的输入信号从一对输出端口输出正交信号的传输线，将第一晶体管与所述一对输出端口的第一端口连接，使得寄生电容变成所述传输线的负载阻抗；将第二晶体管（Mb）与所述一对输出端口的第二端口连接，使得寄生电容变成所述传输线的负载阻抗；以及当使用所述第一晶体管和所述第二晶体管放大并且合成当至所述传输线的输入信号被输入时以根据它们各自负载阻抗的相位从所述一对端口输出的信号时，通过控制所述第一晶体管和所述第二晶体管中每一个的放大操作来控制合成后的输出信号的相位。

根据本文公开的技术方案，能够通过使用单个传输线使得相位所使用的可变相位范围是90°或更大，由此能够抑制器件表面积的增大。

附图说明

图1是示出根据示例性实施例的可变移相器的示例的功能性框图；

图2是示出可变移相器的耦合传输线和向量合成器的示例的框图；

图3是示出用于混合耦合器的负载阻抗的框图；

图4是示出图3中示出的向量合成器的偏置状态（bias state）的示例的框图；

图5是示出通常使用的混合器的示例的功能性框图；

图6是示出相位控制器的示例的功能性框图；

图7是示出根据本示例性实施例的应用于模拟的偏置状态组合的表；

图8是示出本示例性实施例的模拟结果的曲线图，并且示出相对于频率振幅变化；

图9是示出本示例性实施例的模拟结果的曲线图，并且示出相对于频率的相位变化；

图10是示出偏压控制的示例的曲线图；以及

图11是示出可变移相器的向量合成器的另一示例的框图。

具体实施方式

接下来将参考附图详细解释关于本文公开的技术的示例性实施例的示例。图1示出根据本示例性实施例的可变移相器10。可变移相器10用作根据本文公开技术的可变移相器的示例。当特定频率F的输入信号Sin输入时，可变移相器10输出频率F的输出信号Sout。当执行该步骤时，可变移相器10控制输出信号Sout的相位θ。

根据本示例性实施例的可变移相器10可以被用作传输设备或高频通信***中的相位调制器的一部分，例如执行相位调制的高频发射器。可变移相器10可以在高频传输设备或者在诸如相控阵雷达之类的使用相控阵天线的高频传输***中使用。可变移相器10可以用作使用相控阵天线的高频传输设备或高频通信***中用于切换传输波波束方向的移相器或向量合成相位调制器的一部分。可变移相器10还可以用作用于在使用相控阵天线的高频通信***中执行相控阵天线调制的器件的一部分。

可变移相器10使用例如1.5GHz至100GHz的频率作为输入信号Sin的频率F。即，可变移相器10可以在采用诸如微波或毫米波（milliwaves）波长之类波长的电磁波的高频通信***中使用。注意，在可变移相器10中使用的频率F不限于在1.5GHz至100GHz的范围中，而是可以低于1.5GHz或高于100GHz。

如图1所示，可变移相器10包括耦合传输线12、向量合成器14和相位控制器16。在本示例性实施例中，耦合传输线12用作传输线的示例，向量合成器14用作合成器的示例，相位控制器16用作相位控制器的示例。

根据本示例性实施例的可变移相器10例如可以形成在半导体集成电路18上。作为另一种选择，可变移相器10例如可以形成为耦合传输线12连接到设置有向量合成器14和相位控制器16的半导体集成电路18。

如图1和图2所示，可变移相器10输入有输入至耦合传输线12的输入信号Sin。图2示出可变移相器10的耦合传输线12和向量合成器14的示例。

耦合传输线12包括与输入信号Sin的频率F对应的90°混合耦合器（以下称为混合器20）。混合器20设置有端口22A和端口22B作为输入端口，并且设置有24A和24B作为输出端口。此外，混合器20例如包括线26A和26B，线26A和26B各自均形成为相对于频率F的输入信号Sin的波长λ具有λ/4的线长L，并且形成为具有特定特性阻抗Zo（例如Zo=50Ω）。

在混合器20中，端口22A与线26A的一端连接，端口22B与线26A的另一端连接。此外，在混合器20中，端口24A与线26B的一端连接，并且端口24B与线26B的另一端连接。

在可变移相器10中，输入信号Sin被输入至混合器20的端口22A。在混合器20中，线26A和线26B相对于直流电处于非耦合状态，但是线26A和线26B相对于交流电处于耦合状态。在混合器20中，由于线26A、线26B相对于交流电处于耦合状态，因而，当通过端口22A将频率F的输入信号Sin输入至线26A时，在线26B中产生对应于输入信号Sin的信号。

如图5所示，在混合器20中通常使用分别匹配于特性阻抗Zo的与端口22A、22B连接的输入阻抗Zin和与端口24A、24B连接的输出阻抗。当这在混合器20中发生时，在线26B中产生反射波，并且在端口24B处出现的输出的相位被相对于在端口24A处出现的输出移动90°。即，当在混合器20中出现在端口24A处的输出是相对于输入至端口22A、22B的信号同相位（in-phase）的信号I时，在端口24B处出现的输出是其正交信号Q。

混合器20因此具有一般的功能，当与特性阻抗Zo匹配的输出阻抗Zout的负载与端口24A、24B连接时，使得相位彼此正交的信号I、Q出现在端口24A、24B处。注意，在本示例性实施例中，尽管解释的是使用混合器20的例子，然而耦合传输线12可以采用当负载匹配时输出相位彼此正交的信号I、Q的任何给定传输线。

如图1和图2所示，在可变移相器10中，混合器20的端口24A、24B中的每一个均与向量合成器14连接。可变移相器10因此将从混合器20的端口24A输出的信号（以下称为信号Si）和从混合器20的端口24B输出的信号（以下称为信号Sq）输入至向量合成器14。

此外，可变移相器10配置为混合器20的端口22B打开，使得响应于从端口22A输入的频率F的输入信号Sin而在端口22B侧的线26A的端部出现全反射。因而，在混合器20中，当输入信号Sin被发送至线26B时，实现了传输效率的提高。注意，可变移相器10可以例如通过将对应于混合器20的特性阻抗Zo的阻抗负载与混合器20的端口22B连接而被匹配。

可变移相器10的向量合成器14分别放大从混合器20输入的信号Si和信号Sq，将放大后的信号合成在一起，然后将该信号作为输出信号Sout输出。当这在混合器20发生中时，从端口24A输出的信号Si的相位θ1不同于从端口24B输出的信号Sq的相位θ2。可变移相器10的相位控制器16通过控制向量合成器14中具有相位θ1的信号Si和具有相位θ2的信号Sq的放大而移动输出信号Sout的相位θ。

如图2所示，设置给可变移相器10的向量合成器14包括晶体管Ma、Mb。向量合成器14包括晶体管Mc。在本示例性实施例中，晶体管Ma用作第一晶体管的示例，晶体管Mb用作第二晶体管的示例，晶体管Mc用作第三晶体管的示例。此外，在本示例性实施例中，晶体管Mc用作开关部件的示例并且用作静电电容元件的示例。

双极晶体管或场效应晶体管（FET）可以用作晶体管Ma、Mb和Mc。在本示例性实施例中，采用在半导体集成电路18上形成为FETs的负通道金属氧化物半导体晶体管（NMOS晶体管）作为晶体管Ma、Mb和Mc的示例。

晶体管Ma的栅极G通过直流（DC）截止电容器28A连接到混合器20的一个端口24A。晶体管Mb的栅极G通过DC截止电容器28B连接到混合器20的另一个端口24B。因此，在向量合成器14中，从合成器20输出的信号Si被输入至晶体管Ma的栅极G，并且从合成器20输出的信号Sq被输入至晶体管Mb的栅极G。

此外，在向量合成器14中，偏压Va通过偏压电阻器30A被输入至晶体管Ma的栅极G，并且偏压Vb通过偏压电阻器30B被输入至晶体管Mb的栅极G。结果是，在向量合成器14中，每个晶体管Ma、Mb形成源极接地放大电路，晶体管Ma、Mb根据偏压Va、Vb将信号Si、Sq放大并输出。当这样做时，电容器28A、28B防止由于输入至晶体管Ma、Mb的偏压Va、Vb导致的直流分量围绕混合器20流动并流入混合器20。

在向量合成器14中，晶体管Ma的漏极D与晶体管Mb的漏极D连接。此外，电源电压VDD通过具有特定电感的电感器32被提供至晶体管Ma、Mb中每一个的漏极D。

由此，在向量合成器14中，信号Si被晶体管Ma放大而信号Sq被晶体管Mb放大，然后放大后的信号被合成在一起并作为输出信号Sout被输出。当这种情况发生时，向量合成器14的输出阻抗由晶体管Ma、Mb的输出阻抗和电感器32的电感确定。因此，可变移相器10被配置为实现由于电感器32的阻抗导致的向量合成器14的阻抗与位于向量合成器14后级的功能性组件的阻抗之间的匹配。

晶体管Mc的源极S接地，并且晶体管Mc的漏极D与晶体管Mb的栅极G连接。晶体管Mc起到通过将特定电压值的栅电压Vg施加到栅极G被切换为开启（ON）的开关元件的作用。在向量合成器14中，通过将晶体管Mc切换为开启，在晶体管Mc的漏极D与源极S之间出现导通状态。此外，在向量合成器14中，通过中断栅电压Vg并且将晶体管Mc关断，在晶体管Mc的漏极D与源极S之间出现非导通状态。

在可变移相器10中，相位控制器16控制设置在向量合成器14中的晶体管Ma、Mb的偏压Va、Vb和晶体管Mc的栅电压Vg。

注意，根据本示例性实施例的向量合成器14例如使用容量彼此相等的静电电容元件作为电容器28A、28B。根据本示例性实施例的向量合成器14例如使用电阻值彼此相等的电阻元件作为偏压电阻30A、30B。然而，电容器28A、28B的容量和偏压电阻30A、30B的电阻值不限于本示例性实施例的配置。此外，根据本示例性实施例的向量合成器14不限于在晶体管Ma与端口24A之间设置电容器28A以及在晶体管Mb与端口24B之间设置电容器28B的构造。向量合成器14可以设置有电容器28A、28B中的一个或另一个或两个都设置来作为DC截止电容器。

晶体管Ma、Mb、Mc包括PN结。由于包括PN结，因而在诸如晶体管Ma、Mb、Mc之类的半导体元件中产生寄生电容。在晶体管Ma、Mb、Mc中，高频特性受寄生电容的影响，寄生电容越小，频率通信带（frequencycommunication band）越高。寄生电容根据晶体管的尺寸的不同而不同，当晶体管尺寸小时，寄生电容也小。

此外，在微波频带和毫米波频带中使用的晶体管Ma、Mb、Mc具有包含频率通信带中的微波和毫米波频率的频率特性。具有频率通信带中的高频特性的晶体管Ma、Mb、Mc比具有频率通信带中的低频特性的晶体管具有较小的寄生电容。结果是，在可变移相器10中，晶体管Ma、Mb、Mc具有与微波频带和毫米波频带的频率都匹配的小寄生电容。在可变移相器10中，晶体管Ma、Mb、Mc中每一个的尺寸均被设定为使得寄生电容是特定电容。

如图3和图4所示，栅极G与源极S之间的寄生电容（以下称为电容器34的电容Cgs）充当晶体管Ma、Mb、Mc的寄生电容。此外，栅极G与漏极D之间的寄生电容（以下称为电容器36的电容Cgd）也充当晶体管Ma、Mb、Mc的寄生电容。

根据本示例性实施例的晶体管Ma、Mb和晶体管Mc被形成为适用于处理位于微波频带和毫米波频带的频率F。结果是，晶体管Ma、Mb、Mc的电容Cgs、Cgd显著地小于在低频带中使用的晶体管的寄生电容。例如，晶体管Ma、Mb和晶体管Mc采用具有例如从数fF（飞法拉，10^-15法拉）至数十fF的电容器34的电容Cgs和电容器36的电容Cgd的晶体管。

在向量合成器14中，晶体管Ma、Mb的源极S接地，晶体管Ma的栅极G与混合器20的端口24A连接，在向量合成器14中，晶体管Mb的栅极G与混合器20的端口24B连接。

通过施加0v作为偏压Va、Vb实现晶体管Ma、Mb中漏极D与源极S之间的断开（disconnected）状态而停止放大操作。在晶体管Ma、Mb的断开状态中，电容器34的电容Cgs用作输入阻抗。即，例如图4所示，在晶体管Mb中，通过使得偏压Vb为0v来由电容器34的电容Cgs确定输入阻抗。

注意，图3示出特定偏压Va、Vb被施加于晶体管Ma、Mb（放大操作）并且晶体管Mc开启的状态。图4示出特定偏压Va被施加于晶体管Ma、晶体管Mb的偏压是0v（放大操作被停止）并且晶体管Mc关断的状态。下面解释关于采用电气特性彼此相同的晶体管Ma、Mb、Mc并且电容Cgs、Cgd也彼此相同的示例。包括电容Cgs、Cgd的电气特性优选地至少在晶体管Ma、Mb之间彼此相同，然而，晶体管Mc可以具有不同的电气特性而且可以具有与晶体管Ma、Mb的尺寸不同的晶体管尺寸。

晶体管Ma、Mb作为放大器在非饱和区域中在一范围内运行，其中偏压Va、Vb高于阈值Vt，但是低于阈值Vt与漏极电压Vd之间相差的电压（即差值Vd-Vt）。即，当偏压Va、Vb是Vt﹤Va，Vt﹤Vb并且当Va﹤Vd-Vt，Vb﹤Vd-Vt时，晶体管Ma、Mb作为放大器运行。

如图3所示，当晶体管Ma在作为放大器运行时，输入阻抗被对应于电容器34的电容Cgs、电容器36的电容Cgd以及偏压Va的放大比率A1改变。此外，当晶体管Mb作为放大器运行时，输入阻抗被对应于电容器34的电容Cgs、电容器36的电容Cgd以及偏压Vb的放大比率A2改变。即，当晶体管Ma、Mb在线性区域中运行时，输入阻抗根据偏压Va、Vb和电容Cgs、Cgd而变化。

如图2所示，在向量合成器14中，晶体管Ma的栅极G与混合器20的端口24A连接。晶体管Mb的栅极G与混合器20的端口24B连接。结果是，如图3和图4所示，在向量合成器14中，晶体管Ma的输入阻抗引起与混合器20的端口24A连接的负载阻抗Za。在向量合成器14中，晶体管Mb的输入阻抗包含在与混合器20的端口24B连接的负载阻抗Zb中。

晶体管Mc通过在Vg﹥Vd-Vt（饱和区域）与Vg=0v之间切换栅电压Vg而起到开关元件的作用。如图4所示，处于关闭状态（Vg=0v）的晶体管Mc的输出阻抗是电容Cgs、Cds的合成电容。此外，在晶体管Mc的漏极D与源极S之间存在有寄生电阻30R，并且当晶体管开启时，寄生电阻产生。

通常对于电容而言，电容用作基于频率的阻抗，随着频率降低阻抗变高，并且随着频率升高阻抗变低。此外，通常而言，由寄生电阻30R的电阻值Rds产生的阻抗小于由电容器34、36的电容Cgs、Cds产生的阻抗。因而，在晶体管Mc中，处于开启状态（Vg﹥Vd-Vt）下的输出阻抗可以被认为是寄生电阻30R的电阻值Rds。

如图2所示，在向量合成器14中，晶体管Mc的漏极D与混合器20的端口24B连接。结果是，如图3和图4所示，在向量合成器14中，晶体管Mc的输出阻抗包含在与混合器20的端口24B连接的负载阻抗Zb中。因此，在向量合成器14中，当晶体管Mc处于开启状态时的负载阻抗Zb大于当晶体管Mc处于关断状态时的负载阻抗Zb。

因而，在处于微波频带和毫米波频带中的频率F处使用的晶体管Ma、Mb、Mc中，电容Cgs、Cgd从数fF至数十fF。因而，当频率F低时，晶体管Ma、Mb的输入阻抗高。然而，晶体管Ma、Mb的输入阻抗相对于处于微波频带和毫米波频带中的频率F降低，当晶体管Mc处于开启状态时的输出阻抗是对应于电容Cgs、Cgd的阻抗。

在可变移相器10中，晶体管Ma、Mb、Mc的电容Cgs、Cgd和晶体管Mc的寄生电阻30R用作混合器20的负载阻抗。这时，在可变移相器10中，在频率F处，与混合器20的端口24A连接的负载阻抗Za和与端口24B连接的负载阻抗Zb被配置为低于混合器20的特性阻抗Zo。

通常，在频率F包含在通信频带中的晶体管中，当偏压Va=0v时，负载阻抗（输入阻抗）Za的大小（绝对值）满足Za=1/(2π·F·Cp)。其中，电容Cp是当输入阻抗被输入到标准尺寸的晶体管时产生的寄生电容，针对该标准尺寸的晶体管的频率F包含在通信频带中（例如当晶体管关断时，Cp=Cgs）。

这时，例如，当频率F=77GHZ并且电容Cp=100fF时，则负载阻抗Za是大约20Ω。此外，例如，当频率F=77GHZ并且电容Cp=50fF时，则负载阻抗Za是大约41Ω。此外，当负载阻抗Za=50Ω时，电容Cp是大约41fF。

由于负载阻抗Za、Zb小于特性阻抗Zo，因而混合器20具有大于90°的信号Si的相位θ1与信号Sq的相位θ2之间的相位差Δθ（绝对值）。此外，由于负载阻抗Za、Zb小于特性阻抗Zo，因而在混合器20中，信号Si、Sq的相位差Δθ的最大值为180°。注意，当负载阻抗Za、Zb接近特性阻抗Zo时，信号Si、Sq的相位差Δθ接近90°。

在本示例性实施例中，由于使晶体管Ma、Mb的晶体管尺寸小于用于处理频率F的信号的标准尺寸晶体管，因而晶体管Ma、Mb的寄生电容小于标准尺寸的晶体管的寄生电容。在本示例性实施例中，通过使晶体管Ma、Mb的尺寸较小而使寄生电容较小，使得负载阻抗Za、Zb小于混合器20的特性阻抗Zo。在本示例性实施例中，例如，晶体管Ma、Mb使用的晶体管尺寸使得电容Cgs相对于电容Cp满足Cgs﹤(Cp/5)。因而，在本示例性实施例中，信号Si、Sq的相位差Δθ接近180°。注意，晶体管Ma、Mb不限于Cgs﹤(Cp/5)，只要电容Cgs、Cgd小于电容Cp，任何晶体管都可以用作晶体管Ma、Mb。优选地，对于晶体管Mc使用比晶体管Ma、Mb甚至更小的尺寸，以抑制关断状态下的负载阻抗Zb。

如图2所示，在向量合成器14中，具有相位θ1的信号Si被晶体管Ma放大，具有相位θ2的信号Sq被晶体管Mb放大，并且每个放大后的信号被合成在一起。当执行该步骤时，在向量合成器14中，信号Si的相位θ1、信号Sq的相位θ2以及信号Si和信号Sq的比率根据偏压Va、Vb和晶体管Mc的开启/关断状态而变化。在可变移相器10中，输出信号Sout因此从向量合成器14以可变相位θ输出。

如图1所示，在可变移相器10中，与输出信号Sout的相位有关的相位指示信号Sθ被输入至相位控制器16。相位控制器16使用由相位指示信号Sθ指定的相位作为输出信号Sout的相位θ的目标值，并且输出对应于相位指示信号Sθ的偏压Va、Vb，并且根据相位指示信号Sθ使栅电压Vg开启/关断。

如图6所示，相位控制器16包括输出偏压Va的变压器38、输出偏压Vb的变压器40以及输出栅电压Vg的切换部42。相位控制器16还包括信号转换部44。在本示例性实施例中，变压器38、40用作电源部的示例，信号转换部44用作电压控制器的示例。

在变压器38、40中，从用于半导体集成电路18的电源电路46提供特定电压的直流电源。变压器38、40将从电源电路46提供的直流电压转换成多个预定梯度的电压值，然后分别将这些电压值中的一个电压值的直流电压作为偏压Va、Vb输出。注意，偏压Va、Vb的电压值以下被称作偏压Va、Vb。

变压器38、40从通过DC-DC转换产生的多个电压值之中输出由从信号转换部分44输出的电压值指示信号指示的电压值的偏压Va、Vb。

此外，切换部42例如输入由变压器40产生的特定电压值的直流电压。切换部42将从变压器40输入的直流电压作为栅电压Vg输出。切换部42通过基于从信号转换部44输出的指示信号执行栅电压Vg的输出开始或输出停止而进行该操作。注意，切换部42可以被配置为将从电源电路46输入的直流电压转换成特定电压，以作为栅电压Vg输出。

在可变移相器10中，基于用于指示输出信号Sout的相位θ的相位指示信号Sθ来控制输出信号Sout的相位θ。在可变移相器10中，相位指示信号Sθ被输入至信号转换部44。基于相位指示信号Sθ，信号转换部44控制从变压器38输出的偏压Va（电压值）、从变压器40输出的偏压Vb以及由切换部42进行的栅电压Vg的输出开始/输出停止。

在可变移相器10中，存在针对输出信号Sout的相位θ而设定的偏压Va、Vb和栅电压Vg的开启/关断（晶体管Mc的开启/关断状态）的预定组合。在信号转换部44中，例如，在存储器48中存储有相对于相位θ或相对于相位指示信号Sθ的偏压Va、Vb和栅电压Vg的开启/关断组合的表。通过输入相位指示信号Sθ，信号转换部分44因此基于相位指示信号Sθ控制偏压Va、Vb和栅电压Vg的开启/关断。

当输出信号Sout的相位θ根据偏压Va、Vb和栅电压Vg变化时，向量合成器14的输出信号Sout具有不稳定的相位θ，除非偏压Va、Vb是稳定的。在相位控制器16中，变压器38、40因此以预设的电压间隔（intervals）输出偏压Va、Vb。

此外，在向量合成器14中，以阶梯形式设定的偏压Va、Vb的电压间隔越小，则输出信号Sout的相位θ的变化间隔越小。信号转换部44因此对从变压器38、40输出的偏压Va、Vb执行时间控制。即，信号转换部44控制变压器38以交替输出电压V1、V2，从而输出预设电压V1、V2（V1﹤V2)之间的电压Vn（V1﹤Vn﹤V2)。此外，信号转换部44控制电压V1的输出时间t1和电压V2的输出时间t2。当执行该步骤时，输出时间t1、t2基于电压V1、V2、Vn被设定。注意，在本示例性实施例中，电压V1、V2、V3分别用作第一电压、第二电压和第三电压的示例。

下面解释关于在可变移相器10中输出信号Sout的相位θ的控制。在可变移相器10中，在耦合传输线12中使用混合器20，信号Si从混合器20的端口24A输出至向量合成器14，并且信号Sq从端口24B输出至向量合成器14。

可变移相器10的向量合成器14配置有晶体管Ma、Mb，信号Si被晶体管Ma放大并且信号Sq被晶体管Mb放大。向量合成器14合成已被晶体管Ma、Mb放大的信号并且将合成的信号作为输出信号Sout输出。

然而，在可变移相器10中，相对于混合器20的负载阻抗Za、Zb被合成器14的晶体管Ma、Mb的偏压Va、Vb和晶体管Mc的栅电压Vg改变。混合器20由此改变从端口24A输出的信号Si的相位θ1和从端口24B输出的信号Sq的相位θ2。

此外，在向量合成器14中，信号Si、Sq的比率由根据晶体管Ma、Mb的偏压Va、Vb改变的放大比率A1、A2而改变。因而，在可变移相器10中，输出信号Sout的相位θ在从信号Si的相位θ1至信号Sq的相位θ2的范围内改变。

然而，在可变移相器10中，在混合器20的负载侧没有匹配状态，负载阻抗Za、Zb低于混合器20的特性阻抗Zo。因而，有时混合器20的传输效率下降，并且输出信号Sout的振幅W将根据输出信号Sout的相位θ极大地改变。然而，可变移相器10通过由晶体管Ma、Mb改变信号Si、Sq的放大比率A1、A2而抑制输出信号Sout的振幅W变化。

因而，图7至图9示出采用可变移相器10进行的输出信号Sout的相位θ变化的模拟结果。图7示出在模拟中应用的晶体管Ma的偏压Va、晶体管Mb的偏压Vb以及晶体管Mc的开启/关断状态（偏置条件）的组合。在本示例性实施中，为实例1至实例9设置偏置条件，并且用针对每个实例的偏压Va、Vb和栅电压Vg执行模拟。注意，在图7中，晶体管Mc的开启/关断状态由栅电压Vg高（Hi，晶体管Mc开启）/低（晶体管Mc关断）表示。在该模拟中，晶体管Ma、Mb的阈值为Vt=0.4v、漏极电压Vd=0.8v，并且偏压Va、Vb被设定在0v至Vdv的范围中。

在可变移相器10中，除非晶体管Ma、Mb中的至少一个运行，否则不能获得输出信号Sout。此外，在可变移相器10中，能够通过将偏压Va、Vb设定为高而使输出信号Sout的振幅W较大。因而，作为本示例性实施例中的偏置条件，在实例1至实例8中，其中晶体管Mc开启，偏压Va、Vb中的至少一个被设定在0.8v，另一个在0v至0.8v之间被以阶梯形式设定。

图8示出在图7的实例1至实例9的每一个中相对于频率F的输出信号Sout的振幅W的变化。图9示出图7中的实例1至实例9的每一个中相对于频率F的输出信号Sout的相位θ的变化。

如图8所示，在频率F处输出信号Sout的振幅W在实例8中最大而在实例6中最小。在实例8中输出信号Sout的振幅W是-1.89dB，而在实例6中输出信号Sout的振幅W是-3.60dB，它们之间的差值是1.71dB。结果是，在可变移相器10中，输出信号Sout的振幅W变化能够被抑制在1.71dB范围之内。

然而，如图9所示，在晶体管Mc关闭的实例9中在频率F处输出信号Sout的相位θ是θ=172.45°。此外，当晶体管Mc开启时，在实例8中在频率F处输出信号Sout的相位θ是-1.14°，在实例1中是123.97°。

结果是，在可变移相器10中，当晶体管Mc开启时获得125°或125°以上的变化范围作为相位θ的变化范围。当包括晶体管Mc的关断状态时，可变移相器10获得了大约180°的变化范围作为相位θ的变化范围。

即，在可变移相器10中，当输出信号Sout以大约180°的相位输出时，通过将晶体管Mc切换为关断而降低了晶体管Mc的输出阻抗。在向量合成器14中，通过使晶体管Mc处于关断状态，晶体管Ma、Mb和晶体管Mc的寄生电容引起负载阻抗Za、Zb。

因而，通过从混合器20输出具有大约180°相位差Δθ的信号Si、Sq，向量合成器14能够通过使用从混合器20输出的信号Si、Sq有效地输出具有相位差Δθ的输出信号Sout。

然而，正常来说，为了从具有大约180°相位差Δθ的信号Si、Sq获得具有小于180°的相位θ的输出信号Sout，需要使用具有大的放大比率A1、A2的晶体管Ma、Mb。具有大的放大比率A1、A2的晶体管Ma、Mb是大尺寸的晶体管，从而导致寄生电容的增加。

然而，在可变移相器10中，将晶体管Mc设置给向量合成器14，采用晶体管Mc的漏极D与源极S之间的寄生电阻30R来稍微增大负载阻抗Zb。由于增大了负载阻抗Zb，因而，混合器20输出了具有窄于180°的相位差Δθ的信号Si、Sq。向量合成器14因此能够输出该输出信号Sout，该输出信号Sout的相位θ已采用小晶体管尺寸的晶体管Ma、Mb被有效地改变。

然而，实例1与实例2的不同之处在于，实例1中偏压Vb是0v，与其相比在实例2中偏压Vb是0.2V，低于阈值Vt。

在实例1中，振幅W是-2.85dB，相位θ是123.97°，而在实例2中，振幅W是-2.81dB，相位θ是122.12°。结果是，在可变移相器10中，可以采用低于晶体管Ma、Mb之一的阈值Vt的偏压Va、Vb而运行。

实例3与实例4的不同之处在于，实例3中偏压Vb是0.4V，而在实例4中偏压Vb是0.6v。实例6与实例7的不同之处在于，实例6中偏压Va是0.6v，而在实例7中偏压Va是0.4v。

在实例3中，振幅W是-3.61dB，相位θ是100.61°，而在实例4中，振幅W是-3.79dB，相位θ是62.58°。此外，在实例6中，振幅W是-3.89dB，相位θ是47.75°，在实例7中，振幅W是-3.10dB，相位θ是11.72°。

即，在可变移相器10中，当偏压Va=0.8v时，在0.4v至0.6v的范围内改变偏压Vb能够使输出信号Sout的相位θ在100°至62°的范围内变化。此外，在可变移相器10中，当偏压Vb=0.8v时，在0.4v至0.6v的范围内改变偏压Va能够使输出信号Sout的相位θ在11°至47°的范围内变化。

结果是，在可变移相器10中，通过使用电容Cgs、Cgd（电容Cgs、Cgd是晶体管Ma、Mb、Mc的寄生电容）和晶体管Mc的寄生电阻30R作为混合器20的负载阻抗Za、Zb，可以在0°至大约180°的范围内改变输出信号Sout的相位θ。

偏压Va、Vb的改变优选的是被连续地执行（以模拟方式），然而，当偏压Va、Vb不稳定时，输出信号Sout的相位θ也变得不稳定。即，偏压Va、Vb的误差引起输出信号Sout的相位θ误差。

因此，如图10所示，信号转换部44交替地输出电压V1、V2，从而输出已在变压器38、40中以阶梯方式被设定的电压V1与电压V2之间的电压Vn作为偏压Va、Vb。当该步骤被执行时，信号转换部44根据电压Vn为电压V1、V2设定电压V1的输出时间t1以及电压V2的输出时间t2。注意，为了稳定输出信号Sout的相位θ，优选地将用于改变电压V1、V2的周期（时间Δt是1个周期的值，Δt=t1+t2）设定得较短。例如，相对于时间Tsmp可以使用大约(Tsmp/100)﹤Δt﹤(Tsmp/10)的时间作为时间Δt来检测或测量相位θ。

在信号转换部44中，例如，当电压Vn=（V1+V2）/2时，电压V1的输出时间t1和电压V2的输出时间t2被设定为彼此相同（t1=t2）。此外，在信号转换部44中，为了升高Vn，在针对电压变化的一个周期值的时间Δt（Δt=t1+t2）范围内，使得电压V2的输出时间t2长于电压V1的输出时间t1。变压器38、40因此将电压Vn朝向电压V2升高。此外，在信号转换部44中，为了降低电压Vn，使得电压V1的输出时间t1长于电压V2的输出时间t2（t1﹥t2）。变压器38、40因此将电压Vn朝向电压V1降低。

可变移相器10由此获得了偏压Va、Vb的稳定性，从而能够使输出信号Sout的相位θ的控制精度得以提高。

在以上所解释的本示例性实施例中，已经解释了输出信号Sout的相位θ在0°至180°（0°≤θ≤180°）的范围内可变化的可变移相器10的示例，然而，相位θ也可以在0°≤θ≤360°的范围内变化。在这种情况下，例如可以通过设置一对可变移相器10并且输入信号Sin输入至可变移相器10中的一个而反相的输入信号-Sin输入至可变移相器10中的另一个来进行配置。

此外，在本示例性实施例中，采用晶体管Mc来改变混合器20的端口24B的负载阻抗Zb，然而，也可以进行配置，使得晶体管Mc与晶体管Ma的栅极G连接。此外，作为一种改变混合器20的负载的方法，可以设置两个晶体管Mc，每个晶体管Mc分别与晶体管Ma、Mb连接。即，当相位θ的变化范围是90°或更大时，晶体管Mc可以与晶体管Ma连接或者与晶体管Mb连接或者与晶体管Ma和Mb都连接。

此外，在本示例性实施例中，采用晶体管Mc来改变混合器20的端口24B的负载阻抗Zb，然而，用来改变负载阻抗Zb的配置不限于此。

图11示出使用开关50和电容器52代替晶体管Mc的可变移相器10A。开关50用作开关部件的示例，电容器52用作静电电容元件的示例。静电电容元件不限于电容器，可以使用诸如电阻器之类的阻抗元件作为静电电容元件。

在可变移相器10A的向量合成器14A中，开关50的一个接触点连接在混合器20的端口24B和晶体管Mb的栅极G之间。在向量合成器14A中，开关50的另一个接触点通过电容器52接地。基于输出信号Sout的相位θ的目标值，开关50例如基于从相位控制器16输入的操作信号Sc打开或闭合接触点。

因而，在向量合成器14A中，当开关50打开时，负载电阻Zb充当晶体管Mb的输入阻抗。混合器20因此输出具有大约180°的相位差Δθ的信号Si、Sq。

在向量合成器14A中，通过闭合开关50，电容器52的电容被添加至负载阻抗Zb，从而增大了负载阻抗Zb。混合器20因此输出相位差Δθ窄于180°的信号Si、Sq。

结果是，可变移相器10A使用单个混合器20来使得输出信号Sout的相位θ能够在0°至180°的范围内被输出。注意，电容器52的电容Cc是包括晶体管Mb的输入阻抗的负载阻抗Zb，优选的是电容不超过混合器20的特性阻抗Zo的小电容。此外，可以通过用于形成负载阻抗的诸如特定电阻值的电阻器之类的给定阻抗元件来进行配置。此外，传输门（transmission gate）可以用作开关50，由此能够省略电容器52。

根据本文公开的技术方案，能够通过使用单个传输线使得相位所使用的可变相位范围是90°或更大，由此能够抑制器件表面积的增大。

本文公开的技术不限于以上描述的示例性实施例，并且每个部件都可以以用来展示期望功能的任意方式来实施。如同单独的引用文献、专利申请和技术标准被具体、单独地通过引用被并入到本说明书中那样的程度，所有在本说明书中提及的引用文献、专利申请和技术标准通过引用的方式被并入在本说明书中。

Claims (18)

1.一种可变移相器，包括：

传输线，响应于特定频率的输入信号而从一对输出端口输出正交信号；

合成器，包括与所述一对输出端口的第一端口连接的第一晶体管和与所述一对输出端口的第二端口连接的第二晶体管，使得寄生电容变成所述传输线的负载阻抗，并且当所述输入信号被输入时，所述合成器提取以根据它们各自负载阻抗的相位从所述传输线的一对输出端口输出的信号，并使用所述第一晶体管和所述第二晶体管放大并合成所述信号；以及

相位控制器，通过控制所述合成器的所述第一晶体管和所述第二晶体管中每一个的放大操作来控制由所述合成器合成并输出的输出信号的相位。

2.如权利要求1所述的可变移相器，其中，

所述相位控制器基于所述输出信号的目标相位来控制分别施加至与所述一对输出端口连接的所述第一晶体管和所述第二晶体管中每一个的栅极的偏压。

3.如权利要求2所述的可变移相器，其中，

所述相位控制器包括：

电源部，输出以阶梯形式设定的电压；以及

电压控制器，控制所述电源部，以从所述以阶梯形式设定的电压之中输出基于所述目标相位而设定的电压作为偏压。

4.如权利要求3所述的可变移相器，其中，

当从所述以阶梯形式设定的电压中由所述电源部输出第一电压与第二电压之间的第三电压作为所述偏压时，所述相位控制器基于所述第一电压、第二电压和第三电压来控制所述第一电压的输出时间和所述第二电压的输出时间。

5.如权利要求2至4中任一权利要求所述的可变移相器，还包括：

静电电容元件，具有特定的静电电容，与所述一对输出端口的第一端口或第二端口连接，以配置所述负载阻抗；以及

开关部件，通过将所述静电电容元件与所述静电电容元件所连接的输出端口断开连接及相连而切换所述负载阻抗，其中，

所述相位控制器基于所述目标相位采用所述开关部件来进行控制以切换所述负载阻抗。

6.如权利要求5所述的可变移相器，其中，

所述开关部件是第三晶体管，所述静电电容元件的静电电容是所述第三晶体管的寄生电容。

7.如权利要求2至4中任一权利要求所述的可变移相器，还包括：

第三晶体管，与所述一对输出端口的第一端口或第二端口连接，并且所述第三晶体管的寄生电容通过所述第三晶体管的开启操作而被添加为所述负载阻抗，其中，

所述相位控制器基于所述目标相位来控制所述第三晶体管的切换操作。

8.一种半导体集成电路，包括：

可变移相器，包括：

合成器，针对响应于特定频率的输入信号而从一对输出端口输出正交信号的传输线，包括与所述一对输出端口的第一端口连接的第一晶体管和与所述一对输出端口的第二端口连接的第二晶体管，使得寄生电容变成所述传输线的负载阻抗，并且当至所述传输线的输入信号被输入时，所述合成器提取以根据它们各自负载阻抗的相位从所述传输线的一对输出端口输出的信号，并使用所述第一晶体管和第二晶体管放大并合成所述信号；以及

相位控制器，通过控制所述合成器的所述第一晶体管和所述第二晶体管中每一个的放大操作来控制由所述合成器合成并输出的输出信号的相位。

9.如权利要求8所述的半导体集成电路，还包括所述传输线。

10.如权利要求8或9所述的半导体集成电路，其中，

所述相位控制器包括：

电源部，输出以阶梯形式设定的电压；以及

电压控制器，控制所述电源部，以从所述以阶梯形式设定的电压之中将针对所述目标相位而设定的电压作为各偏压输出至所述第一晶体管和所述第二晶体管。

11.如权利要求10所述的半导体集成电路，还包括：

静电电容元件，具有特定的静电电容，与所述一对输出端口的第一端口或第二端口连接，以配置所述负载阻抗；以及

开关部件，通过将所述静电电容元件与所述静电电容元件所连接的输出端口断开连接及相连而切换所述负载阻抗，其中，

所述相位控制器基于所述目标相位采用所述开关部件来进行控制以切换所述负载阻抗。

12.如权利要求11所述的半导体集成电路，其中，

所述开关部件是第三晶体管，所述静电电容元件的静电电容是所述第三晶体管的寄生电容。

13.如权利要求10所述的半导体集成电路，还包括：

第三晶体管，与所述一对输出端口的第一端口或第二端口连接，并且所述第三晶体管的寄生电容通过所述第三晶体管的开启操作而被添加为所述负载阻抗，其中，

所述相位控制器基于所述目标相位来控制所述第三晶体管的切换操作。

14.一种移相方法，包括：

对于响应于特定频率的输入信号而从一对输出端口输出正交信号的传输线，将第一晶体管与所述一对输出端口的第一端口连接，使得寄生电容变成所述传输线的负载阻抗；

将第二晶体管（Mb）与所述一对输出端口的第二端口连接，使得寄生电容变成所述传输线的负载阻抗；以及

当使用所述第一晶体管和所述第二晶体管放大并且合成当至所述传输线的输入信号被输入时以根据它们各自负载阻抗的相位从所述一对端口输出的信号时，通过控制所述第一晶体管和所述第二晶体管中每一个的放大操作来控制合成后的输出信号的相位。

15.如权利要求14所述的移相方法，其中，

通过控制施加至与一对所述端口连接的所述第一晶体管和所述第二晶体管的栅极的各偏压来控制所述输出信号的相位和振幅。

16.如权利要求14或15所述的移相方法，还包括：

将具有特定静电电容的静电电容元件与所述一对输出端口的第一端口或第二端口连接；

连接开关部件，以将所述静电电容元件与所述静电电容元件所连接的输出端口断开连接及相连；以及

基于目标相位采用所述开关部件来切换所述负载阻抗。

17.如权利要求16所述的移相方法，其中，

第三晶体管被用作所述开关部件，使得寄生电容配置所述静电电容元件的静电电容。

18.如权利要求14或15所述的移相方法，还包括：

将第三晶体管与所述一对输出端口的第一端口或第二端口连接，使得寄生电容通过所述第三晶体管的开启操作而被添加为所述负载阻抗；以及

基于所述目标相位来控制所述第三晶体管的切换操作。

Images