CN103853037A - 高精度电子钟机芯及时基调节方法 - Google Patents
高精度电子钟机芯及时基调节方法 Download PDFInfo
- Publication number
- CN103853037A CN103853037A CN201310628561.1A CN201310628561A CN103853037A CN 103853037 A CN103853037 A CN 103853037A CN 201310628561 A CN201310628561 A CN 201310628561A CN 103853037 A CN103853037 A CN 103853037A
- Authority
- CN
- China
- Prior art keywords
- clock
- frequency
- inhibition
- time
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/027—Circuits for deriving low frequency timing pulses from pulses of higher frequency by combining pulse-trains of different frequencies, e.g. obtained from two independent oscillators or from a common oscillator by means of different frequency dividing ratios
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及高精度电子钟机芯及时基调节方法。用于通过抑制由时钟电路(8)提供的时钟脉冲调节时基(4)的方法,此调节方法包括以下步骤:选择抑制周期(P);确定每抑制周期(P)要抑制的第一数量N个时钟脉冲,以便在每个抑制周期上调节激活分频电路的时钟脉冲的数量,从而使所述时基的频率最接近参考单位频率;针对每个抑制周期(P)选择复数K个子周期(P1);在每个子周期(P1)上抑制第二数量N1个时钟脉冲,该第二数量N1对应于所述第一数量被子周期数量整除的结果(N1=INT[N/K]),以及除了上述步骤的抑制之外,还在每个抑制周期上抑制第三数量N2个时钟脉冲,该第三数量N2对应于所述整除的余数(N2=N模K)。
Description
技术领域
本发明涉及电子钟机芯(electronic clock movement)领域,尤其涉及接受精度测试以获取官方机构(在瑞士,COSC-瑞士官方精密计时器测试研究所)颁发的精密计时器证书的高精度电子钟机芯。更一般地说,本发明涉及包括石英振荡器的时基,通过抑制时钟脉冲而调节这些时基,并且尤其涉及用于调节此类时基的方法。
背景技术
电子钟机芯一般包括提供时间信号的时基和接收该时间信号的显示模块,该时间信号由定时脉冲形成。时基包括时钟电路和分频电路。时钟电路由石英振荡器构成,它将时钟信号提供给分频电路,其中该时钟信号具有确定的时钟频率。分频电路由一连串的分频器(通常是两个)构成,它输出在单位频率(unit frequency)上产生的定时脉冲所形成的时间信号。
由于不可能在工业生产操作中生产全部具有参考频率F0的振荡器(这些振荡器允许具有参考单位频率(尤其为1Hz)的定时脉冲)被获取,而提供生产具有频率F的石英振荡器,频率F分布在高于参考频率F0的特定频率范围内。如果考虑基本周期P0(尤其是指1分钟),则在参考频率上的时钟脉冲数量等于M0=P0·F0(F0是整数,接受P0也是整数个秒)。选择石英振荡器,使得它们在周期P0中产生的脉冲数量X0(实数)位于M0与M0+N0max之间(即,M0<X0<M0+N0max)。为了最佳地调节时基产生的时间信号,已知将抑制电路连接到该时基,该抑制电路将抑制信号作为输入提供给分频电路,该抑制信号使每抑制周期P0的N0个时钟脉冲受到抑制,从而在每个抑制周期P0中调节激活分频电路的时钟脉冲的数量。数量N0是正整数。针对每个时钟电路确定该数量,以便分频电路在周期P0中被激活X0-N0次,该次数被取整为整数M0(即,M0-1/2<X0-N0<=M0+1/2)。这样,所获取的钟机芯精度等于(1/2)/M0=1/2M0。
为了增大钟机芯的精度,可相对于P0通过因子Y增大抑制周期P,即,P=Y·P0,其中Y>1。在此周期P上,在参考频率上的时钟脉冲数量M等于Y·M0(即,M=Y·M0),而在由给定的石英振荡器产生的频率F上的时钟脉冲数量X等于Y·X0(即,X=Y·X0)。需要指出,在根据上述标准选择的石英振荡器实例中,在周期P上要抑制的最大时钟脉冲数量Nmax等于Y·N0max(即,Nmax=Y·N0max)。再次,针对每个振荡器通过以下数学方程式确定要抑制的时钟脉冲数量N:
M-1/2<X-N<=M+1/2。这样,通过抑制获取的精度等于(1/2)/M=(1/2)/(Y·M0)=(1/Y)·(1/2M0)。所以可以看出,当抑制周期被因子Y增大时,抑制周期上的精度也被增大该因子Y。需要指出,该精度对应于时基平均精度,其给出一段时间上的时基漂移。
但是,将抑制周期从P0增大到P会引起下面描述的问题,这是因为每抑制周期的N个时钟脉冲抑制以对应于抑制周期的时间间隔总体执行,因此时基提供的两个时间测量之间的最大绝对误差EAmax与Y成比例增大。而且,抑制周期的典型定义来源于此过程,因此,
EAmax(P)=Nmax/F=Y·N0max/F=Y·EAmax(P0)
在图2中针对8分钟(8min)的抑制周期P示出此过程。如果P0等于1分钟(1min),则最大绝对误差EAmax与抑制周期成比例,并且周期P内的该最大绝对误差比基本抑制周期P0的对应误差高八倍。瞬间绝对误差不会对钟机芯的运行产生任何问题并且它在长周期的情况下变得可忽略,但是在时基或包括该时基的钟机芯的精度测试期间会造成严重问题。因此,当通过增大抑制周期来增大精度时,该精度不能在短周期上被验证,因此,无法从认证机构(尤其是指瑞士的COSC)获取高精度计时器证书。这些测试例如在大约24小时的周期上执行,并且相对于抑制周期P以异步方式执行。换言之,测试周期没有被确定为等于抑制周期的倍数,因此可以在该测试周期上实际地测量最大绝对误差。产生的相对误差相对较高,因为测试周期相对较短。因此,认证机构无法正确地确认钟机芯的实际精度测量。
发明内容
本发明的目标是解决现有技术中的上述问题,即,通过确保电子钟机芯连续接受认证测试来允许增大电子钟机芯的精度,从而确认该钟机芯的高精度。
本发明涉及包括时基的电子钟机芯,该时基被设置为提供在单位频率上产生的定时脉冲所形成的时间信号,其中该时基包括:
-时钟电路,其提供具有确定的时钟频率的时钟脉冲;
-分频电路,其在第一输入端接收所述时钟脉冲并输出所述时间信号;
-抑制电路,其将抑制信号提供给所述分频电路的第二输入端,其中该抑制电路被设置为使得所述抑制信号导致每抑制周期P的第一数量N个时钟脉冲受到抑制,以便在每个抑制周期上调节激活所述分频电路的时钟脉冲的数量,从而使所述单位频率最接近参考单位频率。
根据工业实践,该电子钟机芯的时钟频率设置在高于参考频率的特定频率范围内,这允许在不存在抑制时,在分频电路的输出端获取参考单位频率。
根据本发明,每个抑制周期被分为复数K个子周期,并且为了抑制N个时钟脉冲,抑制电路被设置为在每个子周期上抑制第二数量个时钟脉冲,该第二数量对应于第一数量被子周期数量整除的结果INT[N/K],并且额外地在每个抑制周期上抑制第三数量个时钟脉冲,该第三数量对应于所述整除的余数(N模K)。
本发明还涉及用于调节时基的方法,此方法对应于在根据本发明的钟机芯中实现的算法。
由于本发明的特征,可以通过增大抑制周期P来增大钟机芯的精度,也可以减少绝对误差,以使其基本对应于通过因子K缩短的抑制周期中的绝对误差。
附图说明
将基于给出的附图借助非限制性实例详细地描述本发明:
图1示意性地示出根据本发明的电子钟机芯的功能框;
图2(已经描述)是给出现有技术的机芯在一段时间上的绝对时间误差的图,其中抑制周期为8分钟(8min);
图3是类似于图2的图形,该图形给出根据本发明的电子钟机芯在一段时间上的绝对时间误差,其中抑制周期也为8分钟(8min);以及
图4示出根据图3的抑制方法的变型。
具体实施方式
图1示意性地示出包括时基4的电子钟机芯2,时基4被设置为提供在单位频率F1上产生的时间脉冲所形成的时间信号S1。该时基包括:
-时钟电路8,其提供在确定的时钟频率F上产生的时钟脉冲所形成的时钟脉冲S2;
-分频电路10,其在第一输入端接收时钟信号S2的时钟脉冲并输出时间信号S1;
-抑制电路12,其将抑制信号S3提供给分频电路10的第二输入端。
为了使抑制电路1与时钟电路同步并且也为了管理抑制信号的定期传输,该抑制电路连接到分频电路10,该分频电路为抑制电路提供控制信号S4。
如上所述,时钟频率F设置在高于参考频率F0的特定频率范围内,这样在不存在抑制时,允许获取从分频电路输出的参考单位频率。该参考单位频率一般为1Hz(周期为1s)。
根据本发明,在根据本发明的钟机芯中执行的调节方法包括以下步骤:
-选择大于1分钟的抑制周期P;
-确定每抑制周期P要抑制的第一数量N个时钟脉冲,以便在每个抑制周期P上调节激活分频电路10的时钟脉冲的数量,从而使单位频率F1最接近上述参考单位频率;
-针对每个抑制周期P选择复数K个子周期P1;
-在每个子周期P1上抑制第二数量N1个时钟脉冲,第二数量N1对应于时钟脉冲的第一数量N被子周期数量K整除的结果(N1=INT[N/K]),以及
-除了上述步骤的抑制之外,还在每个抑制周期P上抑制第三数量N2个时钟脉冲,第三数量N2对应于时钟脉冲的第一数量N被子周期数量K整除的余数(N2=N模(modulo)K)。
这样,在每个抑制周期P上,第一数量N实际受到抑制以允许针对该抑制周期而获取最大精度。实际上,N=N1+N2。
图3示出根据本发明用于调节时基4的方法的优点。在现有技术中,通常提供等于1分钟的抑制周期P0(P0=1min)。也可使用较长的抑制周期P(例如,8分钟(8min))增大精度,正如图2所示的现有技术的变型那样。以通过在周期P上抑制时钟脉冲来调节时基而允许精确地获取参考单位频率的特定情况为例,瞬间绝对误差EAAA随着(N/P)/F给出的梯度而变化,其中N是每周期P要抑制的时钟脉冲数量,F是时钟频率。这样,在现有技术中,在周期P上的最大绝对误差EAAA(在周期开始到周期结束之间)等于N/F。在N=Nmax的情况下,获取在周期P上等于Nmax/F的最大绝对误差。在上述特定情况下,需要注意N=Y·N0,其中N0是在基本周期P0=P/Y上要抑制的脉冲数量。一般而言,Nmax=Y·N0max。
图3通过根据本发明的调节方法给出绝对误差EA,其中抑制周期P对应于图2中的现有技术情况的抑制周期。设定K=8,因此子周期P1=1min,周期P的任意两个时刻之间的最大绝对误差EAmax显著减小。最大绝对误差EAmax基本通过以下等式和不等式给出:
EAmax=(INT[N/K]+N模K)/F
EAmax<(INT[N/K]+K)/F
可以看到,在图3中,N模K被指示为N%K。例如,选择P1等于基本周期P0,但这只是特定情况,根本不作为限制。具体而言,可针对周期P=8分钟设定K=4和P1=2min,或者K=16和P1=30秒(30s)。
在上述特定实例中,EAmax=INT[N/K]=N0并且EAmax对应于一段时间上任意两个时刻之间的最大绝对误差。列举数值实例阐述一般情况,即P=8min,K=8以及N=245。这样,在现有技术的情况下(图2),最大绝对误差EAmaxAA=245/F。在本发明的情况下,子周期P1=1min,INT[N/K]=30并且N模K=5。这样,最大绝对误差EAmax=(30+5)/F=35/F。根据之前给出的不等式,EAmax<(INT[N/K]+K)/F=38/F。因此可以看出,在最差情况下,最大绝对误差至少被为6的因子减小。
在图3中,在周期P上整除的余数(N模K,示作N%K)校正在每个抑制周期P中的单个子周期P1(子周期编号5,13,...5+nK,...)内执行,而INT[N/K]时钟脉冲校正在每个子周期P1结束或开始时执行。图4更详细地示出根据本发明的调节方法的变型,其中在周期P上整除的余数N模K的校正与在子周期P1结束或开始时的INT[N/K]时钟脉冲校正一起执行。在图4的变型中,Δt1=(INT[N/K])/F并且Δt2=(N模K)/F。举出这样的实例:其中Δt2不为零并且大约等于Δt1的六分之一,正如以上给出的数值实例中那样。由于每个子周期P1上的校正Δt1相对不精确(因为N模K不为零),因此很明显在虚线限定的每个抑制周期P的过程中存在漂移。该漂移在抑制周期P结束时得到补偿,从而使时基的平均频率与在具有相同抑制周期P的现有技术实施例中获取的时基的平均频率完全相同。如上所述,最大绝对误差EAmax=Δt1+Δt2。
假定一般通过数字电路中的二进制寄存器执行此工作,则优选地选择K=2n,其中n是大于1的整数(n>1)。数量n具有由石英振荡器生产容差(production tolerance)给出的最大Nmax。N是以二进制形式在存储寄存器中记录的整数。例如,Nmax=1023。由于210=1024,因此存储寄存器包括10位。一般而言,应用2n<Nmax<2m,其中m根据定义在本发明的框架中大于n(m>n)。这样,针对时基调节方法的实现而必须被确定的待抑制脉冲的两个数量(即,INT[N/K]和N模K)易于被获取。实际上,一方面,INT[N/K]对应于通过采用存储寄存器的最前m-n个位而获取的二进制数,这相当于将存储寄存器中m-n个位的二进制数移到右边。另一方面,通过存储寄存器的最后n个位给出N模K。
Claims (8)
1.电子钟机芯(2),其包括时基(4),该时基被设置为提供在单位频率(F1)上产生的定时脉冲所形成的时间信号(S1),其中该时基包括:
-时钟电路(8),其提供具有确定的时钟频率(F)的时钟脉冲;
-分频电路(10),其在第一输入端接收所述时钟脉冲并输出所述时间信号;
-抑制电路(12),其将抑制信号(S3)提供给所述分频电路的第二输入端,其中该抑制电路被设置为使得所述抑制信号导致每抑制周期(P)的第一数量N个时钟脉冲受到抑制,以便在每个抑制周期上调节激活所述分频电路的时钟脉冲的数量,从而使所述单位频率最接近参考单位频率;
其中所述时钟频率设置在高于参考频率的特定频率范围内,这允许在不存在抑制时,在所述分频电路的输出端获取参考单位频率,
其特征在于,每个抑制周期被分为复数K个子周期(P1),并且为了抑制N个时钟脉冲,所述抑制电路被设置为在每个子周期上抑制第二数量N1个时钟脉冲,该第二数量N1对应于所述第一数量被子周期数量整除的结果(N1=INT[N/K]),并且额外地在每个抑制周期上抑制第三数量N2个时钟脉冲,该第三数量N2等于所述整除的余数(N2=N模K)。
2.根据权利要求1的电子钟机芯,其特征在于,子周期数量K等于2的整数幂,即K=2n,其中n是大于0的整数(n>0),并且数量K小于每抑制周期(P)要抑制的最大时钟脉冲数量。
3.根据权利要求1或2的电子钟机芯,其特征在于,所述整数n大于2(n>2)。
4.根据权利要求1或2的电子钟机芯,其特征在于,所述抑制周期(P)大于或等于8分钟(P>=8min)。
5.用于调节时基(4)的方法,该时基被设置为提供在单位频率(F1)上产生的定时脉冲所形成的时间信号(S1),其中该时基包括:
-时钟电路(8),其提供具有确定的时钟频率(F)的时钟脉冲;
-分频电路(10),其在第一输入端接收所述时钟脉冲并输出所述时间信号;
-抑制电路(12),其将抑制信号(S3)提供给所述分频电路的第二输入端,
其中所述时钟频率设置在高于参考频率的特定频率范围内,这允许在不存在抑制时,在所述分频电路的输出端获取参考单位频率,
此调节方法包括以下步骤:
-选择大于1分钟的抑制周期(P);
-确定每抑制周期(P)要抑制的第一数量N个时钟脉冲,以便在每个抑制周期上调节激活所述分频电路的时钟脉冲的数量,从而使所述单位频率最接近参考单位频率;
-针对每个抑制周期(P)选择复数K个子周期(P1);
-在每个子周期(P1)上抑制第二数量N1个时钟脉冲,该第二数量N1对应于所述第一数量被子周期数量整除的结果(N1=INT[N/K]),以及
-除了上述步骤的抑制之外,还在每个抑制周期(P)上抑制第三数量N2个时钟脉冲,该第三数量N2对应于所述整除的余数(N2=N模K)。
6.根据权利要求5的调节方法,其特征在于,子周期数量K等于2的整数幂,即K=2n,其中n是大于0的整数(n>0),并且数量K小于每抑制周期(P)要抑制的最大时钟脉冲数量。
7.根据权利要求5或6的调节方法,其特征在于,所述整数n大于2(n>2)。
8.根据权利要求5或6的调节方法,其特征在于,所述抑制周期(P)大于或等于8分钟(P>=8min)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12195077.8 | 2012-11-30 | ||
EP12195077 | 2012-11-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103853037A true CN103853037A (zh) | 2014-06-11 |
Family
ID=47605306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310628561.1A Pending CN103853037A (zh) | 2012-11-30 | 2013-11-29 | 高精度电子钟机芯及时基调节方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140152355A1 (zh) |
EP (1) | EP2738629A1 (zh) |
JP (1) | JP2014109576A (zh) |
CN (1) | CN103853037A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2916193B1 (fr) * | 2014-03-06 | 2016-07-27 | EM Microelectronic-Marin SA | Base de temps comprenant un oscillateur, un circuit diviseur de fréquence et un circuit d'inhibition d'impulsions de cadencement |
EP3168695B1 (fr) * | 2015-11-13 | 2021-03-10 | ETA SA Manufacture Horlogère Suisse | Procédé de test de la marche d'une montre à quartz |
EP3379347B1 (fr) * | 2017-03-20 | 2020-01-01 | ETA SA Manufacture Horlogère Suisse | Procédé de réglage de la fréquence de marche d'une montre électronique |
EP3627243B1 (fr) * | 2018-09-20 | 2021-05-12 | ETA SA Manufacture Horlogère Suisse | Procede de reglage de la frequence moyenne d'une base de temps incorporee dans une montre electronique |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4068462A (en) * | 1976-05-17 | 1978-01-17 | Fairchild Camera And Instrument Corporation | Frequency adjustment circuit |
JPS62501046A (ja) * | 1984-12-12 | 1987-04-23 | テレフオンアクチ−ボラゲツト エル エム エリクソン | 分周器 |
JPH08262164A (ja) * | 1995-03-23 | 1996-10-11 | Amano Corp | 電子時計に於ける発振誤差の自動補正装置 |
CN1320822A (zh) * | 2000-03-31 | 2001-11-07 | 名古屋大学校长 | 频率变化测定装置 |
CN1608346A (zh) * | 2001-08-29 | 2005-04-20 | 皇家飞利浦电子股份有限公司 | 改进后的具有减小的抖动的分频器和基于它的发射器 |
US20090180358A1 (en) * | 2008-01-10 | 2009-07-16 | Oki Semiconductor Co., Ltd. | Frequency corrector and clocking apparatus using the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE789976A (fr) * | 1971-10-15 | 1973-02-01 | Centre Electron Horloger | Garde-temps |
CH610473B5 (en) * | 1972-08-24 | 1979-04-30 | Dynacore Sa | Generator of isochronous reference periods which can be used for measuring time and can be readjusted, and use of this generator |
CH585426B5 (zh) * | 1973-02-27 | 1977-02-28 | Ebauches Sa | |
JPS6024433B2 (ja) * | 1975-08-01 | 1985-06-12 | シチズン時計株式会社 | 時計用回路 |
US4055945A (en) * | 1975-12-15 | 1977-11-01 | Timex Corporation | Frequency adjustment means for an electronic timepiece |
JPS5291471A (en) * | 1976-01-28 | 1977-08-01 | Toshiba Corp | Clock pulse generator |
GB2002157A (en) * | 1977-08-04 | 1979-02-14 | Fairchild Camera Instr Co | Frequency adjustment circuit |
US4199726A (en) * | 1977-09-23 | 1980-04-22 | Bukosky Allen A | Digitally tunable integrated circuit pulse generator and tuning system |
US4290130A (en) * | 1979-12-21 | 1981-09-15 | Timex Corporation | Digital frequency trimmed electronic timepiece |
US4408897A (en) * | 1982-09-22 | 1983-10-11 | Ebauches Electroniques S.A. | Electronic timepiece having a digital frequency correction circuit |
JP4587620B2 (ja) * | 2001-09-10 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | クロック制御方法と分周回路及びpll回路 |
-
2013
- 2013-11-07 EP EP13191860.9A patent/EP2738629A1/fr not_active Withdrawn
- 2013-11-14 US US14/079,969 patent/US20140152355A1/en not_active Abandoned
- 2013-11-29 CN CN201310628561.1A patent/CN103853037A/zh active Pending
- 2013-11-29 JP JP2013247116A patent/JP2014109576A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4068462A (en) * | 1976-05-17 | 1978-01-17 | Fairchild Camera And Instrument Corporation | Frequency adjustment circuit |
JPS62501046A (ja) * | 1984-12-12 | 1987-04-23 | テレフオンアクチ−ボラゲツト エル エム エリクソン | 分周器 |
JPH08262164A (ja) * | 1995-03-23 | 1996-10-11 | Amano Corp | 電子時計に於ける発振誤差の自動補正装置 |
CN1320822A (zh) * | 2000-03-31 | 2001-11-07 | 名古屋大学校长 | 频率变化测定装置 |
CN1608346A (zh) * | 2001-08-29 | 2005-04-20 | 皇家飞利浦电子股份有限公司 | 改进后的具有减小的抖动的分频器和基于它的发射器 |
US20090180358A1 (en) * | 2008-01-10 | 2009-07-16 | Oki Semiconductor Co., Ltd. | Frequency corrector and clocking apparatus using the same |
Also Published As
Publication number | Publication date |
---|---|
US20140152355A1 (en) | 2014-06-05 |
JP2014109576A (ja) | 2014-06-12 |
EP2738629A1 (fr) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103853037A (zh) | 高精度电子钟机芯及时基调节方法 | |
US6674277B1 (en) | Frequency measurement circuit | |
US9887701B1 (en) | Frequency offset correction precision of real-time clocks | |
CN101663817B (zh) | 用于时基的温度补偿的方法 | |
US11296860B2 (en) | Phase-aligning multiple synthesizers | |
US6084930A (en) | Triggered clock signal generator | |
JP2013024858A (ja) | 周波数校正方法及びそのシステム | |
CN104297716A (zh) | 一种智能电表rtc校准方法 | |
CN102141771B (zh) | 一种频率校正方法和装置 | |
CN103138749A (zh) | 改进的频率校正方法和装置 | |
CN106470025B (zh) | Pwm信号生成器和具有其的开关电源装置 | |
CN114814358A (zh) | 一种频率测量***及方法 | |
JP5936716B2 (ja) | 信号処理装置 | |
JP5914718B2 (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
TW201303532A (zh) | 時間量測方法及系統 | |
CN103354448A (zh) | 基于fpga的高分辨率时间间隔产生*** | |
WO2010151408A1 (en) | Calibrating multiplying-delay-locked-loops (mdlls) | |
CN104635193B (zh) | 一种电表用的soc芯片实时时钟高精度补偿方法 | |
US8896359B1 (en) | Temperature compensated timing signal generator | |
CN110421247A (zh) | 一种用于薄脆材料的超快激光等距离打点加工方法 | |
DE19510038C1 (de) | Anordnung zum Autokalibrieren der Taktverteilung bei synchronen digitalen Schaltungen | |
JP6244681B2 (ja) | 積算型時系列データの欠損補償方法 | |
JP2013024857A (ja) | 速度測定方法及びそのシステム | |
CN104779936A (zh) | 由plc输出定位脉冲的方法 | |
RU2365963C2 (ru) | Устройство автоматического управления нагружением при программных испытаниях механических конструкций на усталостную прочность |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140611 |
|
WD01 | Invention patent application deemed withdrawn after publication |