CN103839586B - 非易失性存储器擦除电压的调整方法 - Google Patents

Abstract

本发明揭示了一种非易失性存储器擦除电压的调整方法，其中，所述非易失性存储器的芯片具有阵列的存储单元，所述非易失性存储器擦除电压的调整方法包括：对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整。在本发明提供的非易失性存储器擦除电压的调整方法中，通过对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整，可以使得所述非易失性存储器的沟道中的电子饱和，参考电流稳定，确保调整的准确性。

Description

非易失性存储器擦除电压的调整方法

技术领域

本发明涉及半导体器件的数据处理技术领域，特别是涉及一种非易失性存储器擦除电压的调整方法。

背景技术

一般而言，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器件(nonvolatile memory)，易失性存储器在电源中断时易于丢失数据，而非易失性存储器件在电源关闭后仍可及时保存存储器内部信息，而且非易失性存储器件具有成本低、密度大等特点，使得非易失性存储器件广泛应用于各个领域，包括嵌入式***，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表，同时还包括语音、图像、数据存储类产品，如数码相机、数码录音机等。非易失性存储器件包含有与非(NAND)及或非(NOR)型闪存(FlashMemory)类型。

非易失性存储器由阵列的存储单元构成，在闪存器件中，典型的存储单元包含存取晶体管以及储存元件，如浮动栅极等。闪存器件中的数据在衬底与浮动栅极之间的薄绝缘膜分别通过电荷的累积或耗尽被编程或擦除。通过在该晶体管施加足够的电位差以导致过量的电子累积在浮动栅极而产生该存储单元的编程。该浮动栅极上过量的电子的累积提高了栅极上的电荷和晶体管的临界电压。所升高的该晶体管临界电压显著的超过在读取周期所施加的电压，据此该晶体管在读取周期中不会开启。因此，编程后的存储单元不会载运电流，且表示为逻辑值“0”。通过在每一存数单元中的晶体管施加电位差以使每一个晶体管中的浮动栅极的过量电离离开该膜的过程来产生该数据的擦除。因此，该晶体管的临界电压低于施加在该晶体管上用于读取该数据的电势。在擦除后的状态中，电流不会流过该晶体管。当施加读取电势时，该电流会流过该存储单元的晶体管，且表示为存储在该存储单元的逻辑值“1”。

在目前的针对非易失性存储器的设计中，数据是以被称为扇区(sector)的存储单元的形式被擦除的，对扇区内的存储单元同时进行擦除，将芯片(chip)内的一个或几个扇区内的存储单元的数据进行擦除。在进行擦除操作时(即擦除模式中)，一般是将超过常规工作电压的高电压(10V～15V，例如由电荷泵产生高电压)施加到存储器中所选的存储单元的字线上，并且将0电压施加到所选的存储单元的位线和源极及衬底。然后，福勒-诺德汉(Fowler-Nordheim，FN)隧穿效应使得已经存储在浮置栅极中的电子在隧道氧化层两端之间的电压作用下移动到半导体衬底，从而改变单元的阈值电压。

上述这种数据擦除方法是以扇区为单位来进行的，然而，以扇区为单位对非易失性存储器擦除电压调整，不容易使沟道中的电子达到饱和状态，从而使沟道中的电流浮动变化。如图1所示，图1为现有技术中擦除次数与参考电流的关系曲线图，在图1中，横坐标表示擦除次数，单位为次，纵坐标表示参考电流(即沟道电流)，单位为安培(A)。IO0-IO7表示为8个存储单元。对该8个存储单元进行擦除电压的调整，然后在进行擦除操作。如图1所示，对该8个存储单元进行250次擦除操作后，参考电流仍不稳定，还在浮动，则说明沟道中的电子不饱和。

发明内容

本发明的目的在于，提供一种非易失性存储器擦除电压的调整方法，能使得沟道中的电子饱和，提高调整的准确性。

为解决上述技术问题，本发明提供一种所述非易失性存储器的芯片具有阵列的存储单元，所述非易失性存储器擦除电压的调整方法包括：对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整。

进一步的，所述非易失性存储器的芯片包括寄存器，所述寄存器具有若干档位，所述非易失性存储器擦除电压的调整方法包括：

第一步：使所述非易失性存储器的芯片进入测试模式；

第二步：选择所述寄存器的其中一个档位；

第三步：使所述非易失性存储器的芯片进入擦除模式；

第四步：检测当前档位下的所述非易失性存储器的档位擦除电压；

第五步：重复所述第二步至第四步，直到记录到所有档位下所对应的所述非易失性存储器的档位擦除电压；

第六步：选择与一目标电压的数值最接近的档位擦除电压，并查找出与所述档位擦除电压对应的档位，在所述寄存器输入与所述档位擦除电压对应的档位，将所述非易失性存储器的芯片的擦除电压进行调整。

进一步的，所述寄存器具有16个档位。

进一步的，所述使所述非易失性存储器的芯片进入擦除模式的步骤包括：

将第一电压施加到所述使所述非易失性存储器的芯片的所有字线上，并且将0电压施加到所述非易失性存储器的芯片的所有位线、所有源极以及衬底上。

进一步的，所述第一电压为5V～30V。

进一步的，所述非易失性存储器为快闪。

进一步的，所述快闪的特征尺寸为90nm。

与现有技术相比，本发明提供的非易失性存储器擦除电压的调整方法具有以下优点：

在本发明提供的非易失性存储器擦除电压的调整方法中，对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整，与现有技术相比，通过对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整，可以使得所述非易失性存储器的沟道中的电子饱和，参考电流稳定，确保调整的准确性。

附图说明

图1为现有技术中擦除次数与参考电流的关系曲线图；

图2为本发明一实施例中非易失性存储器擦除电压的调整方法的流程图；

图3为本发明一实施例中擦除次数与参考电流的关系曲线图。

具体实施方式

下面将结合示意图对本发明的非易失性存储器擦除电压的调整方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种非易失性存储器擦除电压的调整方法，其中，所述非易失性存储器的芯片具有阵列的存储单元，所述非易失性存储器擦除电压的调整方法包括：对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整，可以使得所述非易失性存储器的沟道中的电子饱和，参考电流稳定，确保调整的准确性。

进一步的，所述非易失性存储器擦除电压的调整方法包括：

步骤S11：使所述非易失性存储器的芯片进入测试模式；

步骤S12：选择所述寄存器的其中一个档位；

步骤S13：使所述非易失性存储器的芯片进入擦除模式；

步骤S14：检测当前档位下的所述非易失性存储器的档位擦除电压；

步骤S15：重复所述步骤S12至步骤S14，直到记录到所有档位下所对应的所述非易失性存储器的档位擦除电压；

步骤S16：选择与一目标电压的数值最接近的档位擦除电压，并查找出与所述档位擦除电压对应的档位，在所述寄存器输入与所述档位擦除电压对应的档位，将所述非易失性存储器的芯片的擦除电压进行调整。

以下请参考图2，具体说明本发明的非易失性存储器擦除电压的调整方法。在本实施例中，所述非易失性存储器为快闪，所述快闪的特征尺寸为90nm，但是，所述非易失性存储器并不限于为快闪，还可以为其它非易失性存储器，如可变电阻式存储器、电可改写只读存储器、电可擦可编程只读存储器等等。并且，所述非易失性存储器的特征尺寸还可以为130nm、45nm、28nm等。所述非易失性存储器的芯片具有阵列的存储单元，所述非易失性存储器的芯片还包括寄存器，所述寄存器具有若干档位，在本实施例中，所述寄存器具有16个档位，分别为：0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111。但是，所述寄存器并不限于具有16个档位，还可以具有8个档位或32个档位等，亦在本发明的思想范围之内。

首先，进行步骤S11，使所述非易失性存储器的芯片进入测试模式，如图2所示。

然后，进行步骤S12，选择所述寄存器的其中一个档位，例如，选择0000档，在所述寄存器中输入0000档，从而进行选择。

接着，进行步骤S13，使所述非易失性存储器的芯片进入擦除模式。将第一电压V1施加到所述非易失性存储器的芯片的所有字线(Word Line，简称WL)上，并且将0电压施加到所述非易失性存储器的芯片的所有位线(Bit Line，简称BL)、所有源极以及衬底上，其中，所述第一电压V1可以为5V～30V，优选的，所述第一电压V1为10V、15V、20V、25V，等等。例如，将所述非易失性存储器的芯片内的全部字线WL设定为Vss(例如为0V)，将所述非易失性存储器的芯片内的全部的双阱(P型阱以及N型阱)设定为Vee(即第一电压，例如，20V左右的高电位)。这时，所述非易失性存储器的芯片内的所述存储单元，因为控制栅(字线)是Vss，双阱(沟道)是Vee，所以在栅氧化膜上施加高电压。因此，在所述非易失性存储器的芯片内的所述存储单元中，由于FN隧道现象，浮动栅中的电子移动到双阱(沟道)。因此，在所述非易失性存储器的芯片内的所述存储单元中，其阈值电压降低，变为“1”状态(进行擦除)。

随后，进行步骤S14，检测当前档位(0000档)下的所述非易失性存储器的档位擦除电压，即此时所述存储单元的字线电压，例如，0000档下的字线电压为7.98V。

接着，进行步骤S15，重复所述步骤S12至步骤S14，直到记录到所有档位下所对应的所述非易失性存储器的档位擦除电压。如表1所示，为本实施例中所有档位下所对应的所述非易失性存储器的档位擦除电压，将16个档位的档所述位擦除电压都记录下来。

表1所有档位下所对应的所述非易失性存储器的档位擦除电压

档位	档位擦除电压(v)
		0000	7.98
0′001	6.3
		0010	6.54
0011	6.78
		0100	7.02
0101	7.26
		0110	7.5
0111	7.74
		1000	8.22
1001	8.46
		1010	8.7
1011	8.94
		1100	9.18
1101	9.42
		1110	9.66
1111	9.9

最后，进行步骤S16，选择与一目标电压的数值最接近的档位擦除电压，并查找出与所述档位擦除电压对应的档位，在所述寄存器输入与所述档位擦除电压对应的档位，将所述非易失性存储器的芯片的擦除电压进行调整。例如，在本实施例中，所述目标电压为8V，即需要将所有所述存储单元的擦除电压调整为8V，则在表1中查找，与8V最接近的所述档位擦除电压为8.94V，8.94V对应的档位为1011，则在所述寄存器中输入1011，将所述非易失性存储器的芯片的擦除电压调整为近8V。

对所述非易失性存储器的芯片的参考电流进行测试，如图3所示，图3为现有技术中擦除次数与参考电流的关系曲线图，在图3中，横坐标表示擦除次数，单位为次，纵坐标表示参考电流(即沟道电流)，单位为安培(A)。IO0-IO7表示为8个存储单元。对该8个存储单元进行擦除电压的调整，然后在进行擦除操作。如图3所示，对该8个存储单元进行擦除操作后，参考电流稳定，不存在浮动，则说明沟道中的电子进过步骤S11-步骤S16的调整已经达到饱和。

本发明的非易失性存储器擦除电压的调整方法并不限于步骤S11-步骤S16，只要是对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整，既可以使得所述非易失性存储器的沟道中的电子饱和，参考电流稳定，确保调整的准确性，亦在本发明的思想范围之内。

综上所述，本发明提供一种非易失性存储器擦除电压的调整方法，对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整。与现有技术相比，本发明具有以下优点：

在本发明提供的非易失性存储器擦除电压的调整方法中，通过对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整，可以使得所述非易失性存储器的沟道中的电子饱和，参考电流稳定，确保调整的准确性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种非易失性存储器擦除电压的调整方法，所述非易失性存储器的芯片具有阵列的存储单元，所述非易失性存储器擦除电压的调整方法包括：对所述非易失性存储器的芯片内所有的所述存储单元同时进行擦除电压调整；

其中，所述非易失性存储器的芯片包括寄存器，所述寄存器具有若干档位，所述非易失性存储器擦除电压的调整方法包括：

第一步：使所述非易失性存储器的芯片进入测试模式；

第二步：选择所述寄存器的其中一个档位；

第三步：使所述非易失性存储器的芯片进入擦除模式；

第四步：检测当前档位下的所述非易失性存储器的档位擦除电压；

第五步：重复所述第二步至第四步，直到记录到所有档位下所对应的所述非易失性存储器的档位擦除电压；

第六步：选择与一目标电压的数值最接近的档位擦除电压，并查找出与所述档位擦除电压对应的档位，在所述寄存器输入与所述档位擦除电压对应的档位，将所述非易失性存储器的芯片的擦除电压进行调整；

所述使所述非易失性存储器的芯片进入擦除模式的步骤包括：

将第一电压施加到所述非易失性存储器的芯片的所有字线上，并且将0电压施加到所述非易失性存储器的芯片的所有位线、所有源极以及衬底上。

2.如权利要求1所述的非易失性存储器擦除电压的调整方法，其特征在于，所述寄存器具有16个档位。

3.如权利要求1所述的非易失性存储器擦除电压的调整方法，其特征在于，所述第一电压为5V～30V。

4.如权利要求1所述的非易失性存储器擦除电压的调整方法，其特征在于，所述非易失性存储器为快闪。

5.如权利要求4所述的非易失性存储器擦除电压的调整方法，其特征在于，所述快闪的特征尺寸为90nm。