CN103811499B - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN103811499B
CN103811499B CN201310426516.8A CN201310426516A CN103811499B CN 103811499 B CN103811499 B CN 103811499B CN 201310426516 A CN201310426516 A CN 201310426516A CN 103811499 B CN103811499 B CN 103811499B
Authority
CN
China
Prior art keywords
passivation layer
layer
contact hole
hydrogen
etching speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310426516.8A
Other languages
English (en)
Other versions
CN103811499A (zh
Inventor
朴智荣
丁有光
金湘甲
李俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103811499A publication Critical patent/CN103811499A/zh
Application granted granted Critical
Publication of CN103811499B publication Critical patent/CN103811499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了薄膜晶体管阵列面板及其制造方法。该薄膜晶体管阵列面板包括：基板；栅线，每条栅线包括栅极垫；栅绝缘层；数据线和漏电极，每条数据线包括连接到源电极的数据垫；第一钝化层，设置在数据线和漏电极上；第一电场产生电极；第二钝化层，设置在第一电场产生电极上；以及第二电场产生电极。栅绝缘层、第一钝化层和第二钝化层包括暴露部分栅极垫的第一接触孔，第一钝化层和第二钝化层包括暴露部分数据垫的第二接触孔，第一接触孔和第二接触孔中的至少一个具有正锥形结构，该正锥形结构在上侧具有比下侧更宽的区域。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明的示范实施方式涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器包括其上形成电场产生电极(诸如像素电极和公共电极)的两个显示面板以及插置在这两个显示面板之间的液晶层。液晶显示器通过施加电压到电场产生电极而在液晶层中产生电场，通过产生的电场确定液晶层的液晶分子的方向，以及控制入射光的偏振以显示图像。
在液晶显示器中，用于在液晶层中产生电场的两个电场产生电极可以形成在薄膜晶体管阵列面板上。
当两个电场产生电极形成在薄膜晶体管阵列面板上时，多个绝缘层可以设置在薄膜晶体管和电场产生电极之间。多个绝缘层当中的至少一个层可以是有机绝缘层。当用于电连接薄膜晶体管和电场产生电极的接触孔形成在多个绝缘层中时，接触孔的宽度会被蚀刻每个绝缘层的工艺增大。当接触孔的宽度增大时，使用该薄膜晶体管阵列面板的液晶显示器的开口率会降低。
当接触孔的横截面具有在多个绝缘层中形成接触孔时由蚀刻绝缘层引起的倒置锥形结构(reverse taper structure)时，形成在绝缘层上的电场产生电极会在接触孔内断开。
发明内容
本发明的示范实施方式提供了一种薄膜晶体管阵列面板(其中两个电场产生电极形成在薄膜晶体管阵列面板上，并防止接触孔的宽度增大)及其制造方法。
本发明的示范实施方式提供一种薄膜晶体管阵列面板(其中接触孔的横截面形成为具有正锥形结构，并防止电场产生电极在接触孔内部断开)及其制造方法。
本发明的示范实施方式提供一种薄膜晶体管阵列面板，包括：基板；多条栅线，设置在基板上并包括栅极垫；栅绝缘层，设置在多条栅线上；多条数据线和漏电极，设置在栅绝缘层上，每条数据线包括源电极和数据垫；第一钝化层，设置在多条数据线和漏电极上；第一电场产生电极，设置在第一钝化层上；第二钝化层，设置在第一电场产生电极上；以及第二电场产生电极，设置在第二钝化层上。第一钝化层和第二钝化层可以是无机材料，栅绝缘层、第一钝化层和第二钝化层可以具有暴露栅极垫的一部分的第一接触孔。第一钝化层和第二钝化层可以具有暴露数据垫的一部分的第二接触孔。第一接触孔和第二接触孔中的一个或多个可以具有正锥形结构，在该正锥形结构中，截面区域从下侧到上侧变宽。
栅绝缘层、第一钝化层和第二钝化层中的至少一个可以包括下层和设置在下层上的上层，上层的接触孔的截面区域可以比下层的接触孔的截面区域大。
第一钝化层可以是单层。
第二钝化层可以是包括下层和设置在下层上的上层的双层。
第一钝化层的蚀刻速度可以与第二钝化层的下层的蚀刻速度相同或比第二钝化层的下层的蚀刻速度慢，第二钝化层的下层的蚀刻速度可以比第二钝化层的上层的蚀刻速度慢。
栅绝缘层的蚀刻速度可以比第一钝化层的蚀刻速度慢。
第一钝化层的氮和氢的结合浓度(combination concentration)与硅和氢的结合浓度的比率可以几乎等于或小于第二钝化层的下层的氮和氢的结合浓度与硅和氢的结合浓度的比率，并且第二钝化层的下层的氮和氢的结合浓度与硅和氢的结合浓度的比率可以小于第二钝化层的上层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
薄膜晶体管阵列面板还可以包括：有机层，设置在第一钝化层和第一电场产生电极之间。有机层可以不设置在与栅极垫和数据垫相应的区域。
第一钝化层和第二钝化层可以包括暴露一部分漏电极的漏电极接触孔，第二电场产生电极可以通过漏电极接触孔与漏电极连接，漏电极接触孔可以具有正锥形结构，在该结构中从下侧到上侧截面区域变宽。
有机层可以具有围绕漏电极接触孔的开口。
本发明的示范实施方式提供一种薄膜晶体管阵列面板，包括：基板；多条栅线，设置在基板上并包括栅极垫；栅绝缘层，设置在多条栅线上；多条数据线和漏电极，设置在栅绝缘层上，每条数据线包括源电极和数据垫；第一钝化层，设置在多条数据线和漏电极上；第一电场产生电极，设置在第一钝化层上；第二钝化层，设置在第一电场产生电极上；以及第二电场产生电极，设置在第二钝化层上。第一钝化层和第二钝化层可以为无机材料，在第一钝化层内的氮和氢的结合浓度与硅和氢的结合浓度的比率可以小于在第二钝化层内的氮和氢的结合浓度与硅和氢的结合浓度的比率。
第二钝化层可以是包括下层和设置在下层上的上层的双层，第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率可以几乎等于或小于第二钝化层的下层的氮和氢的结合浓度与硅和氢的结合浓度的比率，并且第二钝化层的下层的氮和氢的结合浓度与硅和氢的结合浓度的比率可以小于第二钝化层的上层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
本发明的示范实施方式提供一种制造薄膜晶体管阵列面板的方法，包括：在基板上形成包括栅极垫的多条栅线；在多条栅线上形成栅绝缘层；在栅绝缘层上形成半导体；在半导体上形成多条数据线和漏电极，该数据线包括源电极和数据垫；在多条数据线和漏电极上形成第一钝化层；在第一钝化层上形成第一电场产生电极；在第一电场产生电极上形成第二钝化层；以及在第二钝化层上形成第二电场产生电极。第一钝化层的蚀刻速度可以比第二钝化层的蚀刻速度慢。
形成第二钝化层可以包括：在第一钝化层上形成第一层；以及在第一层上形成第二层。第二层的蚀刻速度可以比第一层的蚀刻速度快。
在形成第一层中，第一层可以形成为具有几乎等于第一钝化层的蚀刻速度或比第一钝化层的蚀刻速度快的蚀刻速度。
在形成栅绝缘层中，栅绝缘层可以形成为具有比第一钝化层的蚀刻速度慢的蚀刻速度。
制造薄膜晶体管阵列面板的方法还可以包括通过蚀刻第二钝化层和第三钝化层形成接触孔，在形成接触孔中，接触孔可以形成为具有正锥形结构，在该正锥形结构中从下侧到上侧截面区域变宽。
制造薄膜晶体管阵列面板的方法还可以包括在第一钝化层和第二钝化层之间形成有机绝缘层，在形成有机绝缘层中，有机绝缘层可以不形成在接触孔周围。
制造薄膜晶体管阵列面板的方法还可以包括：在第一钝化层和第二钝化层之间形成有机绝缘层，有机绝缘层可以不形成在与栅极垫和数据垫相应的区域。
制造薄膜晶体管阵列面板的方法还可以包括：在栅绝缘层、第一钝化层和第二钝化层中形成暴露栅极垫的一部分的第一接触孔。
在形成第一接触孔中，第一接触孔可以形成为具有正锥形结构，在该结构中从下侧到上侧截面区域变宽。
制造薄膜晶体管阵列面板的方法还可以包括：在第一钝化层和第二钝化层中形成暴露数据垫的一部分的第二接触孔。
在形成第二接触孔中，第二接触孔可以形成为具有正锥形结构，在该结构中从下侧到上侧截面区域变宽。
第一钝化层可以在比第二钝化层的温度高的温度形成。
形成第二钝化层可以包括：在第一钝化层上形成第一层；以及在第一层上形成第二层。第一层可以在比第二层的温度高的温度形成。
栅绝缘层可以在与第一钝化层的温度几乎相同或比第一钝化层的温度高的温度形成。
在制造薄膜晶体管阵列面板的方法中，第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率可以形成为与第二钝化层的第一层的氮和氢的结合浓度与硅和氢的结合浓度的比率几乎相同，或小于第二钝化层的第一层的氮和氢的结合浓度与硅和氢的结合浓度的比率，并且第二钝化层的第一层的氮和氢的结合浓度与硅和氢的结合浓度的比率可以形成为小于第二钝化层的第二层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
本发明的示范实施方式提供一种薄膜晶体管阵列面板，包括：基板；多条栅线，设置在基板上，其中每条栅线包括栅极垫；栅绝缘层，设置在多条栅线上；多条数据线和漏电极，设置在栅绝缘层上，其中每条数据线包括连接到源电极的数据垫；第一钝化层，设置在多条数据线和漏电极上；第一电场产生电极，设置在第一钝化层上；第二钝化层，设置在第一电场产生电极上；以及第二电场产生电极，设置在第二钝化层上。栅绝缘层、第一钝化层和第二钝化层包括暴露一部分栅极垫的第一接触孔，第一钝化层和第二钝化层包括暴露一部分数据垫的第二接触孔，第一接触孔和第二接触孔中的至少一个具有正锥形结构，该正锥形结构在上侧具有比下侧更宽的区域。
本发明的示范实施方式提供一种薄膜晶体管阵列面板，包括：基板；多条栅线，设置在基板上，其中每条栅线包括栅极垫；栅绝缘层，设置在多条栅线上；多条数据线和漏电极，设置在栅绝缘层上，其中每条数据线包括连接到源电极的数据垫；第一钝化层，设置在多条数据线和漏电极上；第一电场产生电极，设置在第一钝化层上；第二钝化层，设置在第一电场产生电极上；以及第二电场产生电极，设置在第二钝化层上。第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率小于第二钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
本发明的示范实施方式提供一种制造薄膜晶体管阵列面板的方法，包括：在基板上形成多条栅线，其中每条栅线包括栅极垫；在多条栅线上形成栅绝缘层；在栅绝缘层上形成半导体；在半导体上形成多条数据线和漏电极，其中每条数据线包括连接到源电极的数据垫；在多条数据线和漏电极上形成第一钝化层；在第一钝化层上形成第一电场产生电极；在第一电场产生电极上形成第二钝化层；以及在第二钝化层上形成第二电场产生电极。第一钝化层的蚀刻速度比第二钝化层的蚀刻速度慢。
本发明的示范实施方式提供一种制造薄膜晶体管阵列面板的方法，包括：在基板上形成多条栅线，其中每条栅线包括栅极垫；在多条栅线上形成栅绝缘层；在栅绝缘层上形成半导体；在半导体上形成多条数据线和漏电极，其中每条数据线包括连接到源电极的数据垫；在多条数据线和漏电极上形成第一钝化层；在第一钝化层上形成第一电场产生电极；在第一电场产生电极上形成第二钝化层；在第二钝化层上形成第二电场产生电极；在栅绝缘层、第一钝化层、和第二钝化层中形成第一接触孔，其中第一接触孔暴露栅极垫的一部分；以及在第一钝化层和第二钝化层中形成第二接触孔，其中第二接触孔暴露数据垫的一部分。第一接触孔和第二接触孔中的至少一个具有正锥形结构，该正锥形结构在上侧具有比下侧更宽的区域。
根据本发明示范实施方式的薄膜晶体管阵列面板可以形成为具有从栅绝缘层到第一钝化层、到第二钝化层的下层、以及到第二钝化层的上层的增大的干蚀刻速度，其中接触孔形成在第一钝化层、第二钝化层的下层和第二钝化层的上层中。因而，其中形成接触孔的绝缘层的厚度可以不大，并可以防止接触孔的宽度增大。
根据本发明的示范实施方式的薄膜晶体管阵列面板可以形成为使得接触孔的截面区域具有正锥形结构。
附图说明
通过参照附图详细描述本发明的示范实施方式，本发明的以上和其他的特征将变得更明显，附图中∶
图1是根据本发明示范实施方式的薄膜晶体管阵列面板的布局图。
图2是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线II-II’截取的截面图。
图3是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线III-III’截取的截面图。
图4是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线IV-IV’截取的截面图。
图5是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线V-V’截取的截面图。
图6是示出根据本发明示范实施方式的薄膜晶体管阵列面板的一部分的截面图。
图7至图30是截面图，示出根据本发明示范实施方式的制造薄膜晶体管阵列面板的方法。
图31是示出根据本发明实验示例的钝化层的蚀刻速度的图形。
图32A、32B和图33A、33B示出根据本发明的实验示例的接触孔的横截面。
具体实施方式
在下文将参照附图更充分地描述本发明的示范实施方式。在附图中相似的附图标记始终指代相似的元件。
在附图中，为了清晰，层、膜、面板、区域等的厚度可以被夸大。将理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”时，它可以直接在另一元件上或者也可以存在居间元件。
参照图1至图6，将描述根据本发明示范实施方式的薄膜晶体管阵列面板。
图1是根据本发明示范实施方式的薄膜晶体管阵列面板的布局图。图2是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线II-II’截取的截面图。图3是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线III-III’截取的截面图。图4是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线IV-IV’截取的截面图。图5是示出根据本发明示范实施方式的图1的薄膜晶体管阵列面板沿线V-V截取的截面图。图6是示出根据本发明示范实施方式的薄膜晶体管阵列面板的一部分的截面图。
参照图1至图6，多条栅线121形成在绝缘基板110上。
每条栅线121包括栅极垫129和向上突出的多个栅电极124，其中栅极垫129具有比栅线121宽的区域并用于将多个栅电极124与另一层或外部驱动电路连接。产生栅极信号的栅极驱动电路可以安装在附接到基板110的柔性印刷电路膜上。替换地，栅极驱动电路可以直接安装在基板110上。
栅线121可以为例如单层或多层。多层可以包括例如两个或更多导电层。
栅绝缘层140可以形成在栅线121上。栅绝缘层140可以由无机绝缘材料(诸如，例如硅氮化物(SiNx)或硅氧化物(SiOx))制成。
多个半导体151可以形成在栅绝缘层140上。每个半导体151包括朝向栅电极124延伸的突起154。每个半导体151可以为例如非晶硅、多晶硅、氧化物半导体等。多个半导体151可以包括相同类型或不同类型的半导体。根据本发明的示范实施方式，半导体151可以仅设置在栅电极124上。
每个半导体151可以包括设置在数据垫179下面的端部159，如图5所示。
多个欧姆接触构件161、163、165和169可以形成在半导体151上。欧姆接触构件163和165形成基于栅电极124的一对，并设置在半导体151的突起154上。欧姆接触构件169可以设置在数据垫179下面，如图5所示。
欧姆接触构件161、163、165和169可以由诸如例如n+氢化非晶硅(其中以高密度掺入n型杂质诸如磷)的材料形成。欧姆接触构件161、163、165和169也可以由硅化物形成。在示范实施例中，欧姆接触构件161、163、165和169可以被省略。例如，当半导体151为氧化物半导体时，可以省略欧姆接触构件161、163、165和169。
包括多条数据线171和多个漏电极175的数据导体可以形成在欧姆接触构件161、163、165和169上。
数据线171传输数据信号并基本上在垂直方向上延伸，与栅线121交叉。每条数据线171包括具有宽区域的数据垫179，用于将朝向栅电极124延伸的多个源电极173与另一层或外部驱动电路连接。产生数据信号的数据驱动电路可以安装在附接到基板110的柔性印刷电路膜上。替换地，数据驱动电路可以直接安装在基板110上。
如图1所示，数据线171在不同的部分弯曲，并相对于栅线121的延伸方向具有倾斜角。数据线171相对于栅线121的延伸方向的倾斜角可以为例如约45度或更大。替换地，在示范实施例中，数据线171可以基本上是直的。
漏电极175可以包括面对源电极173的杆状端部和具有较宽区域的另一端部。
数据导体171和175可以为例如单层或多层。多层可以包括例如两个或更多导电层。
栅电极124、源电极173和漏电极175与半导体151的突起154一起形成用作开关元件的薄膜晶体管。在示范实施例中，除了半导体151的其上设置薄膜晶体管的突起154之外，半导体151可以形成为与数据线171、漏电极175以及在其下面的欧姆接触构件161和165基本上相同的平面形状。
第一钝化层180x可以形成在数据线171、漏电极175和半导体151的暴露突起154上。第一钝化层180x可以由无机绝缘材料制成，诸如，例如硅氮化物(SiNx)或硅氧化物(SiOx)。
在制造期间，第一钝化层180x可以在比栅绝缘层140低的温度形成。此外，第一钝化层180x的蚀刻速度可以比栅绝缘层140的蚀刻速度快。
有机绝缘层80设置在第一钝化层180x的一部分上。有机绝缘层80的表面可以是大体平坦的。
有机绝缘层80可以包括第一开口185a，如图3所示。
有机绝缘层80可以从与栅极垫129和数据垫179相应的区域去除。因此，有机绝缘层80可以不设置在其中形成第一接触孔181和第二接触孔182的区域中，该第一接触孔181暴露栅极垫129，第二接触孔182暴露数据垫179。
此外，形成有机绝缘层80的第一开口185a从而暴露其中形成第三接触孔185b的区域。第三接触孔185b物理地连接和电连接漏电极175和像素电极191。因此，有机绝缘层80不设置在其中形成第三接触孔185b的区域中。
因此，有机绝缘层80不设置在其中形成接触孔181、182和185b的区域中，使得接触孔可以不形成在具有大厚度的有机绝缘层80中。因而，在制造期间，通过减小其中形成接触孔181、182和185b的绝缘层的厚度可以减少蚀刻时间，并可以防止接触孔181、182和185b变宽。
在示范实施例中，有机绝缘层80可以是滤色器，薄膜晶体管阵列面板还可以包括设置在有机绝缘层80上的至少一个附加层。例如，薄膜晶体管阵列面板还可以包括设置在滤色器上的盖层。盖层可以防止滤色器的颜料流入到液晶层中。盖层可以由绝缘材料(诸如，例如硅氮化物(SiNx))形成。
第一电场产生电极131可以形成在有机绝缘层80上。第一电场产生电极131可以由透明导电材料形成，诸如，例如铟锡氧化物(ITO)或铟锌氧化物(IZO)。在示范实施例中，第一电场产生电极131可以具有板形。
如图6所示，第一电场产生电极131通过多个第四接触孔186a和多个第五接触孔186b与公共电压线125连接，该公共电压线125设置在显示区周围的***区域。第一电场产生电极131通过第四接触孔186a和第五接触孔186b接收公共电压。
第一电场产生电极131可以包括形成在与漏电极175相应的区域中的第二开口138。
第二钝化层180y形成在第一电场产生电极131以及第一钝化层180x的一部分上。第二钝化层180y可以由无机绝缘材料(诸如，例如硅氮化物SiNx或硅氧化物SiOx)形成。第二钝化层180y可以包括第一层180yp和设置在第一层180yp上的第二层180yq。第二层180yq的蚀刻速度可以比第一层180yp的蚀刻速度快。第一层180yp可以在与第一钝化层180x大致相同的温度或比第一钝化层180x低的温度形成。此外，在第二钝化层180y内的氮的比率可以高于在第一钝化层180x内的氮的比率。例如，当第一钝化层180x和第二钝化层180y包括硅氮化物时，在第二钝化层180y内的氮和氢的结合[N-H]的数目与硅和氢的结合[Si-H]的数目的比率(例如，[N-H]/[Si-H]的值)可以大于在第一钝化层180x内的氮和氢的结合[N-H]的数目与硅和氢的结合[Si-H]的数目的比率(例如，[N-H]/[Si-H]的值)。在第一钝化层180x和第二钝化层180y内的[N-H]/[Si-H]的值可以利用FT-IR分光仪获得。此外，在第一层180yp内的[N-H]/[Si-H]的值(即，氮和氢的结合[N-H]的数目与硅和氢的结合[Si-H]的数目的比率)可以与第一钝化层180x的[N-H]/[Si-H]的值大致相同或大于第一钝化层180x的[N-H]/[Si-H]的值，并且在第二层180yq内的[N-H]/[Si-H]的值可以大于第一层180yp的[N-H]/[Si-H]的值。
第二电场产生电极191可以形成在第二钝化层180y上。第二电场产生电极191可以由透明导电材料(诸如，例如ITO或IZO)形成。
第二电场产生电极191可以包括基本上彼此平行地延伸且彼此间隔开的多个分支电极193以及连接分支电极193的上端和下端的上和下水平部分192。分支电极193可以沿着数据线171弯曲，如图1所示。替换地，在示范实施例中，数据线171和分支电极193可以基本上直线地延伸。
暴露部分栅极垫129的第一接触孔181形成在第一钝化层180x、第二钝化层180y和栅绝缘层140中。第一接触孔181的数目可以为至少一个，第一接触孔181的平面形状可以是多边形，诸如例如四边形、圆形或椭圆形。第一连接构件81形成在第一接触孔181处。第一连接构件81与第二电场产生电极191一起形成在相同的层上。
如上所述，有机绝缘层80不设置在其中设置栅极垫129的区域中。因此，暴露栅极垫129的第一接触孔181没有形成在有机绝缘层80中，而是形成在栅绝缘层140、第一钝化层180x和第二钝化层180y中，与有机绝缘层80的厚度相比，栅绝缘层140、第一钝化层180x和第二钝化层180y具有相对薄的厚度。因此，在制造期间，当形成第一接触孔181时可以减少蚀刻时间，并可以防止由于增加的蚀刻时间导致的第一接触孔181的截面区域变宽。
如上所述，在制造期间，栅绝缘层140可以在比第一钝化层180x高的温度形成，并可以具有比第一钝化层180x的蚀刻速度慢的蚀刻速度。此外，第二钝化层180y的第一层180yp可以在与第一钝化层180x的温度几乎相同或比第一钝化层180x的温度低的温度形成，并可以具有与第一钝化层180x的蚀刻速度几乎相同或比第一钝化层180x的蚀刻速度快的蚀刻速度。此外，第二钝化层180y的第二层180yq可以在比第二钝化层180y的第一层180yp的温度低的温度形成，并可以具有比第一层180yp的蚀刻速度快的蚀刻速度。
也就是，从栅绝缘层140到第一钝化层180x、到第二钝化层180y的第一层180yp、到第二钝化层180y的第二层180yq，蚀刻速度可以增大。例如，其中形成第一接触孔181的栅绝缘层140、第一钝化层180x、第二钝化层180y的第一层180yp和第二钝化层180y的第二层180yq在上侧附近具有增大的蚀刻速度。因此，第一接触孔181形成为具有正锥形结构。例如，当第一接触孔181具有正锥形结构时，第一接触孔181的截面区域从第一接触孔181的接触栅极垫129的下侧到第一接触孔181的上侧变宽，如图4所示。
此外，第一钝化层180x的[N-H]/[Si-H]的值、第二钝化层180y的第一层180yp的[N-H]/[Si-H]值以及第二钝化层180y的第二层180yq的[N-H]/[Si-H]的值朝向上侧增大。
暴露部分数据垫179的第二接触孔182形成在第一钝化层180x和第二钝化层180y中。第二接触孔182的数目可以为至少一个，第二接触孔182的平面形状可以为多边形诸如例如四边形、或者圆形或椭圆形。第二连接件82形成在第二接触孔182处。第二连接件82可以与第二电场产生电极191一起形成在相同的层上，如图5所示。
此外，暴露部分漏电极175的第三接触孔185b形成在第一钝化层180x和第二钝化层180y中。第三接触孔185b形成在由有机绝缘层80的第一开口185a和第一电场产生电极131的第二开口138围绕的区域里面。
如上所述，有机绝缘层80不设置在其中设置数据垫179的区域中。因此，暴露数据垫179的第二接触孔182不形成在有机绝缘层80中，而是形成在第一钝化层180x和第二钝化层180y中，与有机绝缘层80的厚度相比，第一钝化层180x和第二钝化层180y具有相对薄的厚度。因此，在制造期间，当形成第二接触孔182时可以减少蚀刻时间。因而，可以防止由于增加的蚀刻时间而导致第二接触孔182的截面区域变宽。
类似地，暴露漏电极175的第三接触孔185b形成在由有机绝缘层80的第一开口185a围绕的区域中。因此，暴露漏电极175的第三接触孔185b不形成在有机绝缘层80中，而是形成在第一钝化层180x和第二钝化层180y中，与有机绝缘层80的厚度相比，第一钝化层180x和第二钝化层180y具有相对薄的厚度。因此，在制造期间，当形成第三接触孔185b时蚀刻时间可以减少。因而，可以防止由于增加的蚀刻时间而导致第三接触孔185b的截面区域变宽。
如上所述，第二钝化层180y的第一层180yp可以在与第一钝化层180x的温度几乎相同或比第一钝化层180x的温度低的温度形成，并可以具有与第一钝化层180x的蚀刻速度几乎相同或比第一钝化层180x的蚀刻速度快的蚀刻速度。此外，第二钝化层180y的第二层180yq可以在与第二钝化层180y的第一层180yp的温度几乎相同或比第二钝化层180y的第一层180yp的温度低的温度形成，并可以具有比第二层180yq的蚀刻速度快的蚀刻速度。此外，第一钝化层180x可以形成为单层，该单层具有与第二钝化层180y的第一层180yp的蚀刻速度几乎相同或比第二钝化层180y的第一层180yp的蚀刻速度慢的蚀刻速度。
也就是，从第一钝化层180x到第二钝化层180y的第一层180yp、到第二钝化层180y的第二层180yq，蚀刻速度可以增大。例如，其中形成第二接触孔182和第三接触孔185b的第一钝化层180x、第一层180yp和第二层180yq在上侧附近具有增大的蚀刻速度。因此，第二接触孔182形成为具有正锥形结构。例如，第二接触孔182的截面区域从第二接触孔182的接触数据垫179的下侧到第二接触孔182的上侧变宽，如图5所示。类似地，第三接触孔185b形成为具有正锥形结构。例如，第三接触孔185b的截面区域从第三接触孔185b的接触漏电极175的下侧到第三接触孔185b的上侧变宽，如图3所示。
如上所述，在示范实施方式中，其中形成接触孔181、182和185b的多个绝缘层形成为使得蚀刻速度从下层到上层增大，导致接触孔181、182和185b形成为具有正锥形结构。因此，可以防止连接件81和82(形成为覆盖接触孔181、182和185b或第二电场产生电极191)在接触孔181、182和185b内部断开。当接触孔181、182和185b形成为倒置锥形结构时，连接件81和82或第二电场产生电极191可能仅形成在接触孔181、182和185b的具有窄的截面区域的侧壁的上部，而不能形成在接触孔181、182和185b的具有较宽的截面区域的侧壁的下部。因而，当形成倒置锥形结构时，形成为覆盖接触孔181、182和185b或第二电场产生电极191的连接件81和82会在接触孔181、182和185b里面断开。
此外，第一钝化层180x可以形成为单层，该单层具有与第二钝化层180y的第一层180yp的蚀刻速度几乎相同或比第二钝化层180y的第一层180yp的蚀刻速度慢的蚀刻速度。因而，可以防止接触孔的在第一钝化层180x和第二钝化层180y之间的截面区域增大。当第一钝化层180x由上层和下层(该下层具有比上层慢的蚀刻速度)形成(类似于第二钝化层180y)时，第一钝化层180x的上层会在蚀刻第一钝化层180x的下层期间被过度蚀刻。因而，接触孔的形成在第一钝化层180x的上层中的截面区域会变得比接触孔的形成在第二钝化层180y的第一层180yp中的截面区域更宽。在这种情况下，形成为覆盖接触孔的导电层会断开，并且设置在第一钝化层180x和第二钝化层180y之间的第一电场产生电极131会被暴露。
根据示范实施方式，第一钝化层180x可以形成为单层，该单层具有与第二钝化层180y的第一层180yp的蚀刻速度几乎相同或比第二钝化层180y的第一层180yp的蚀刻速度慢的蚀刻速度。因而，可以防止导电层断开，并可以防止第一电场产生电极131被暴露。
参照图6，公共电压线125形成在绝缘基板110上。公共电压线125设置在显示区DA周围的***区域RA中，多个像素设置在显示区DA。公共电压线125传输预定电压诸如公共电压Vcom，并可以设置在***区域RA的至少一部分中。有机绝缘层80不设置在***区域RA中。
第一电场产生电极131的形成在***区域中的端部132通过形成在第二钝化层180y中的第四接触孔186a暴露，公共电压线125通过形成在栅绝缘层140、第一钝化层180x和第二钝化层180y中的第五接触孔186b暴露。第三连接件86形成在第一电场产生电极131的通过第四接触孔186a暴露的端部132、第五接触孔186b以及部分公共电压线125上。因此，第一场产生电极131通过第四接触孔186a和第五接触孔186b与设置在显示区周围的***区域中的公共电压线125连接以接收公共电压。
如上所述，第一电场产生电极131通过第四接触孔186a和第五接触孔186b连接到公共电压线125以接收公共电压，并且第二电场产生电极191通过第三接触孔185b与漏电极175连接以接收数据电压。
接收公共电压的第一电场产生电极131和接收数据电压的第二电场产生电极191在液晶层中产生电场。
在示范实施方式中，具有板形的第一电场产生电极131设置在第二钝化层180y下面，具有分支部分的第二电场产生电极191设置在第二钝化层180y上。在示范实施方式中，具有分支部分的第二电场产生电极191可以设置在第二钝化层180y下面，具有板形的第一电场产生电极131可以设置在第二钝化层180y上。此外，第一电场产生电极131和第二电场产生电极191中的任一个可以包括分支电极，另一个电极可以具有板形。此外，第一电场产生电极131和第二电场产生电极191中的任一个可以接收公共电压，另一个电极可以接收数据电压。
上述特性可以应用到任何薄膜晶体管阵列面板，其中两个电场产生电极诸如公共电极和像素电极都形成在薄膜晶体管阵列面板上。
将参照图7至图30描述根据本发明示范实施方式的制造薄膜晶体管阵列面板的方法。图7至图30是示出根据本发明示范实施方式的制造薄膜晶体管阵列面板的方法的截面图。
如图7至图10所示，包括栅电极124和栅极垫129的栅线121形成在绝缘基板110上。在这种情况下，可以同时形成设置在***区域的公共电压线。然后，栅绝缘层140堆叠在栅线121和公共电压线上，半导体151被堆叠，并且形成欧姆接触构件的层被形成。形成包括数据线171、源电极173、数据垫179和漏电极175的数据导体。欧姆接触构件161、163、165和169通过利用数据导体作为掩模来蚀刻形成欧姆接触构件的层而完成，半导体151的突起154的一部分被暴露。栅绝缘层140可以由无机绝缘材料形成，诸如例如硅氮化物(SiNx)或硅氧化物(SiOx)。
参照图11至图14，第一钝化层180x堆叠在数据导体171和175上。第一钝化层180x可以由无机绝缘材料形成，诸如，例如硅氮化物(SiNx)或硅氧化物(SiOx)。第一钝化层180x可以在比栅绝缘层140的温度低的温度形成。此外，第一钝化层180x的蚀刻速度可以比栅绝缘层140的蚀刻速度快。
参照图15至图18，具有第一开口185a的有机绝缘层80形成在第一钝化层180x的一部分上，该第一开口185a形成在与漏电极175相应的位置。有机绝缘层80可以包括有机材料，有机绝缘层80的表面可以为大体平坦的。有机绝缘层80不设置在与栅极垫129和数据垫179相应的区域中。有机绝缘层80可以是滤色器。当有机绝缘层80是滤色器时，盖层可以进一步形成在有机绝缘层80上。
参照图19至图22，具有第二开口138的第一电场产生电极131形成在有机绝缘层80上，该第二开口138形成在对应于漏电极175的位置。
参照图23至图26，第二钝化层180y(包括第一层180yp和设置在第一层180yp上的第二层180yq)形成在第一电场产生电极131和部分第一钝化层180x上。第一层180yp可以在比第二层180yq的温度高的温度形成。第二层180yq的蚀刻速度可以比第一层180yp的蚀刻速度快。第一层180yp可在与第一钝化层180x的温度几乎相同或比第一钝化层180x的温度低的温度形成。第一层180yp的蚀刻速度可以比第一钝化层180x的蚀刻速度快。此外，第一钝化层180x可以形成为单层，具有与第一层180yp的蚀刻速度几乎相同或比第一层180yp的蚀刻速度慢的蚀刻速度。如上所述，通过将第一钝化层180x形成为具有与第一层180yp几乎相同或比第一层180yp慢的蚀刻速度的单层，可以防止接触孔的在第一钝化层180x和第二钝化层180y之间的截面区域变宽。当第一钝化层180x由上层和下层(该下层具有比上层慢的蚀刻速度形成(类似于第二钝化层180y)时，第一钝化层180x的上层在蚀刻第一钝化层180x的下层期间会被过度蚀刻。结果，接触孔的形成在第一钝化层180x的上层中的截面区域会变得比接触孔的形成在第二钝化层180y的第一层180yp中的截面区域更宽。在此情况下，形成为覆盖接触孔的导电层会断开，并且设置在第一钝化层180x和第二钝化层180y之间的第一电场产生电极131会被暴露。
根据示范实施方式，第一钝化层180x可以形成为单层，该单层具有与第二钝化层180y的第一层180yp的蚀刻速度几乎相同或比第二钝化层180y的第一层180yp的蚀刻速度慢的蚀刻速度。因而，可以防止导电层断开，并且可以防止第一电场产生电极131被暴露。
此外，在第二钝化层180y内的氮的比例可以形成得高于在第一钝化层180x内的氮的比例。例如，当第一钝化层180x和第二钝化层180y包括硅氮化物时，在第二钝化层180y内的氮和氢的结合[N-H]的数目与硅和氢的结合[Si-H]的数目的比率(例如，[N-H]/[Si-H]的值)可以大于在第一钝化层180x内的氮和氢的结合的数目与硅和氢的结合[Si-H]的数目的比率(例如，[N-H]/[Si-H]的值)。此外，在第二钝化层180y的第一层180yp内的[N-H]/[Si-H]的值(例如，氮和氢的结合[N-H]的数目与硅和氢的结合[Si-H]的数目的比率)可以形成为使得其与第一钝化层180x的[N-H]/[Si-H]的值大致相同或比第一钝化层180x的[N-H]/[Si-H]的值大。此外，在第二钝化层180y的第二层180yq内的[N-H]/[Si-H]的值可以形成为使得其比第二钝化层180y的第一层180yp的[N-H]/[Si-H]的值大。
如图27至图30所示，通过顺序地蚀刻第二钝化层180y的第二层180yq、第二钝化层180y的第一层180yp、第一钝化层180x和栅绝缘层140，形成暴露部分栅极垫129的第一接触孔181、暴露部分数据垫179的第二接触孔182、以及暴露部分漏电极175的第三接触孔185b。在这种情况下，如图6所示，暴露第一电场产生电极131的形成在***区域RA中的端部132的第四接触孔186a可以形成在第二钝化层180y中，暴露部分公共电压线125的第五接触孔186b可以形成在第一钝化层180x和第二钝化层180y中。
如上所述，在根据示范实施方式的制造期间，栅绝缘层140可以在比第一钝化层180x的温度高的温度形成，并可以形成为具有比第一钝化层180x的蚀刻速度慢的蚀刻速度。此外，第二钝化层180y的第一层180yp可以在与第一钝化层180x的温度几乎相同或比第一钝化层180x的温度低的温度形成，并可以形成为具有与第一钝化层180x的蚀刻速度几乎相同或比第一钝化层180x的蚀刻速度快的蚀刻速度。此外，第二钝化层180y的第二层180yq可以在与第二钝化层180y的第一层180yp的温度几乎相同或比第二钝化层180y的第一层180yp的温度低的温度形成，并可以形成为具有比第二钝化层180y的第一层180yp蚀刻速度高的蚀刻速度。
也就是，从栅绝缘层140到第一钝化层180x、到第二钝化层180y的第一层180yp、以及到第二钝化层180y的第二层180yq，蚀刻速度增大。因此，第一接触孔181、第二接触孔182、第三接触孔185b、第四接触孔186a和第五接触孔186b可以形成为具有正锥形结构，其中第一接触孔181、第二接触孔182、第三接触孔185b、第四接触孔186a和第五接触孔186b的截面区域从下侧到上侧变宽。
此外，在示范实施方式中，第一钝化层180x可以形成为单层，该单层具有与第二钝化层180y的第一层180yp的蚀刻速度几乎相同或比第二钝化层180y的第一层180yp的蚀刻速度慢的蚀刻速度。如上所述，因而，可以防止接触孔的在第一钝化层180x和第二钝化层180y之间的截面区域增大。当第一钝化层180x由上层和下层(该下层具有比上层慢的蚀刻速度)形成(类似于第二钝化层180y)时，第一钝化层180x的上层在蚀刻第一钝化层180x的下层期间会被过度蚀刻。结果，接触孔的形成在第一钝化层180x的上层中的截面区域会变得比接触孔的形成在第二钝化层180y的第一层180yp中的截面区域更宽。在这种情况下，形成为覆盖接触孔的导电层会断开，设置在第一钝化层180x和第二钝化层180y之间的第一电场产生电极131会被暴露。根据示范实施方式，第一钝化层180x可以形成为单层，该单层具有与第二钝化层180y的第一层180yp几乎相同或比第二钝化层180y的第一层180yp慢的蚀刻速度。因而，可以防止导电层断开，并可以防止第一电场产生电极131被暴露。
此外，有机绝缘层80可以不形成在其中形成第一接触孔181、第二接触孔182、第三接触孔185b、第四接触孔186a和第五接触孔186b的区域中。因此，第一接触孔181、第二接触孔182、第三接触孔185b、第四接触孔186a和第五接触孔186b形成在栅绝缘层140、第一钝化层180x和第二钝化层180y中，与其中不形成接触孔的有机绝缘层80相比，栅绝缘层140、第一钝化层180x和第二钝化层180y具有相对薄的厚度。因此，当形成第一接触孔181、第二接触孔182、第三接触孔185b、第四接触孔186a和第五接触孔186b时，可以减少蚀刻时间。因而，可以防止由于增加的蚀刻时间而导致接触孔的截面区域变宽。
此外，第一钝化层180x可以形成为单层，该单层具有与第二钝化层180y的第一层180yp几乎相同或比第二钝化层180y的第一层180yp慢的蚀刻速度。因而，可以防止接触孔的在第一钝化层180x和第二钝化层180y之间的截面区域增大。
如图1至图6所示，在示范实施方式中，第二电场产生电极191、第一连接件81和第二连接件82形成在第二钝化层180y上。
第一连接件81覆盖通过第一接触孔181暴露的栅极垫129，第二连接件82覆盖通过第二接触孔182暴露的数据垫179。
第二场产生电极191覆盖通过第三接触孔185b暴露的漏电极175，并与漏电极175物理连接且电连接。
第三连接件86覆盖第一电场产生电极131的通过第四接触孔186a暴露的端部132和通过第五接触孔186b暴露的公共电压线125，并电连接第一电场产生电极131和公共电压线125。
将参照表1描述本发明的实验示例。在实验示例中，第一钝化层180x在比第二钝化层180y高的温度形成，并形成为单层，该单层具有与第二钝化层180y的第一层180yp的蚀刻速度几乎相同或比第二钝化层180y的第一层180yp的蚀刻速度慢的蚀刻速度。此外，第二钝化层180y的第二层180yq形成为具有比第二钝化层180y的第一层180yp的蚀刻速度高的蚀刻速度。
下面的表1示出用于形成第一钝化层180x的第一层的膜形成条件、用于形成第二钝化层180y的第一层180yp的第二层的膜形成条件、用于形成第二钝化层180y的第二层180yq的第三层的膜形成条件、以及当各个层在相同条件下被干法蚀刻时的蚀刻速度。
[表1]
参照表1，通过调节用于形成第一钝化层180x的第一层的膜形成条件、用于形成第二钝化层180y的第一层180yp的第二层的膜形成条件、以及用于形成第二钝化层180y的第二层180yq的第三层的膜形成条件，使得从用于形成第一钝化层180x的第一层到用于形成第二钝化层180y的第一层180yp的第二层、到用于形成第二钝化层180y的第二层180yq的第三层，蚀刻速度增大。
将参照图31至图33B描述本发明的实验示例。图31是示出根据本发明实验示例的钝化层的蚀刻速度的图形。图32A和32B和图33A和33B示出根据本发明实验示例的接触孔的横截面。
在参照图31至图33B描述的实验示例中，第一钝化层180x形成为包括下层和上层的双层，该下层具有比上层慢的蚀刻速度(例如，见第二钝化层180y)，并且各个层的蚀刻速度被测量。测量的蚀刻速度在图31中示出。
图32A、32B和图33A、33B示出所形成的接触孔的横截面。图32A和33A涉及第一情形(情形A)下的形成，图32B和33B涉及第二情形(情形B)下的形成。在情形A中，第一钝化层180x形成为包括下层和上层的双层，该下层具有比上层慢的蚀刻速度(例如，见第二钝化层180y)。在情形B中，第一钝化层180x形成为单层，该单层具有比第二钝化层180y的第一层180yp慢的蚀刻速度。图32A和32B示出暴露栅导体的接触孔，图33A和33B示出暴露数据导体的接触孔。
参照图31，当每个钝化层包括具有快蚀刻速度的下层和具有慢蚀刻速度的上层(例如，第一钝化层180x形成为包括具有低蚀刻速度的下层和具有高蚀刻速度的上层的双层，类似于第二钝化层180y)时，第一钝化层180x的下层x1的蚀刻速度比第一钝化层180x的上层x2的蚀刻速度慢。此外，第二钝化层180y的下层y1的蚀刻速度比第二钝化层180y的上层y2的蚀刻速度慢。此外，第一钝化层180x的上层x2的蚀刻速度比第二钝化层180y的下层y1的蚀刻速度快。
因此，在图31中，能够看到，从其中形成接触孔的第一钝化层180x和第二钝化层180y的下部到上部，蚀刻速度不是逐渐增大。因此，第一钝化层180x的上层x2会被过蚀刻，因为具有快蚀刻速度的第一钝化层180x的上层x2存在于第一钝化层180x的下层x1和第二钝化层180y的下层y1之间。
参照图32A和33A，在第一钝化层180x形成为包括具有慢蚀刻速度的下层和具有相对较快的蚀刻速度的上层的双层(例如，见第二钝化层180y)的情形A中，接触孔的截面区域被过蚀刻变宽的部分由图32A和33A中示出的部分A指示。
然而，参照图32B和33B，在第一钝化层180x形成为单层(其具有比第二钝化层180y的第一层180yp慢的蚀刻速度)的情形B中，所形成的接触孔具有正锥形结构，在该结构中截面区域从下侧到上侧变宽。
如上所述，根据本发明示范实施方式，通过将第一钝化层180x形成为单层，该单层具有与第二钝化层180y的第一层180yp几乎相同或比第二钝化层180y的第一层180yp慢的蚀刻速度，可以防止接触孔的在第一钝化层180x和第二钝化层180y之间的截面区域增大。
根据本发明示范实施方式，彼此交叠的两个电场产生电极中的任一个可以具有板形，另一个电场产生电极可以具有分支部分，然而包括两个电场产生电极的示范实施方式不限于此。
虽然已经参照本发明的示范实施方式具体示出和描述了本发明，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种变化，而不脱离本发明的精神和范围，本发明的范围由权利要求书限定。

Claims (28)

1.一种薄膜晶体管阵列面板，包括：
基板；
多条栅线，设置在所述基板上，其中每条栅线包括栅极垫；
栅绝缘层，设置在所述多条栅线上；
多条数据线和漏电极，设置在所述栅绝缘层上，其中每条数据线包括连接到源电极的数据垫；
第一钝化层，设置在所述多条数据线和所述漏电极上；
第一电场产生电极，设置在所述第一钝化层上；
第二钝化层，设置在所述第一电场产生电极上；以及
第二电场产生电极，设置在所述第二钝化层上，
其中所述第一钝化层和所述第二钝化层为无机材料，所述栅绝缘层、所述第一钝化层和所述第二钝化层包括暴露部分所述栅极垫的第一接触孔，所述第一钝化层和所述第二钝化层包括暴露部分所述数据垫的第二接触孔，所述第一接触孔和所述第二接触孔中的至少一个具有正锥形结构，该正锥形结构在上侧具有比下侧更宽的区域。
2.如权利要求1所述的薄膜晶体管阵列面板，其中：
所述栅绝缘层、所述第一钝化层和所述第二钝化层中的至少一个包括下层和设置在所述下层上的上层，以及
在所述上层中的接触孔的区域比在所述下层中的接触孔的区域大，其中所述接触孔是所述第一接触孔、所述第二接触孔或第三接触孔。
3.如权利要求2所述的薄膜晶体管阵列面板，其中：
所述第一钝化层是单层。
4.如权利要求3所述的薄膜晶体管阵列面板，其中：
所述第二钝化层是包括所述下层和所述上层的双层。
5.如权利要求4所述的薄膜晶体管阵列面板，其中：
所述第一钝化层的蚀刻速度与所述第二钝化层的所述下层的蚀刻速度相同或比所述第二钝化层的所述下层的蚀刻速度慢，所述第二钝化层的所述下层的蚀刻速度比所述第二钝化层的所述上层的蚀刻速度慢。
6.如权利要求5所述的薄膜晶体管阵列面板，其中：
所述栅绝缘层的蚀刻速度比所述第一钝化层的蚀刻速度慢。
7.如权利要求4所述的薄膜晶体管阵列面板，其中：
所述第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率等于或小于所述第二钝化层的所述下层的氮和氢的结合浓度与硅和氢的结合浓度的比率，以及
所述第二钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率小于所述第二钝化层的所述上层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
8.如权利要求2所述的薄膜晶体管阵列面板，还包括：
有机层，设置在所述第一钝化层和所述第一电场产生电极之间，其中
所述有机层不设置在与所述栅极垫和所述数据垫相应的区域中。
9.如权利要求1所述的薄膜晶体管阵列面板，其中：
所述第一钝化层和所述第二钝化层包括暴露部分所述漏电极的漏电极接触孔，
所述第二电场产生电极通过所述漏电极接触孔与所述漏电极连接，以及
所述漏电极接触孔具有正锥形结构，该正锥形结构在上侧具有比下侧更宽的区域。
10.如权利要求9所述的薄膜晶体管阵列面板，其中：
所述栅绝缘层、所述第一钝化层和所述第二钝化层中的至少一个包括下层和设置在所述下层上的上层，以及
在所述上层中的接触孔的区域比在所述下层中的所述接触孔的区域大，其中所述接触孔是所述第一接触孔、所述第二接触孔或第三接触孔。
11.如权利要求10所述的薄膜晶体管阵列面板，其中：
所述第一钝化层是单层。
12.如权利要求11所述的薄膜晶体管阵列面板，其中：
所述第二钝化层是包括所述下层和所述上层的双层。
13.如权利要求12所述的薄膜晶体管阵列面板，其中：
所述第一钝化层的蚀刻速度等于所述第二钝化层的所述下层的蚀刻速度或比所述第二钝化层的所述下层的蚀刻速度慢，所述第二钝化层的所述下层的蚀刻速度比所述第二钝化层的所述上层的蚀刻速度慢。
14.如权利要求13所述的薄膜晶体管阵列面板，其中：
所述栅绝缘层的蚀刻速度比所述第一钝化层的蚀刻速度慢。
15.如权利要求13所述的薄膜晶体管阵列面板，其中：
所述第一钝化层的氮和氢的结合浓度与硅和氢的组合浓度的比率等于或小于所述第二钝化层的所述下层的氮和氢的结合浓度与硅和氢的结合浓度的比率，以及
所述第二钝化层的所述下层的氮和氢的结合浓度与硅和氢的结合浓度的比率小于所述第二钝化层的所述上层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
16.如权利要求9所述的薄膜晶体管阵列面板，还包括：
有机层，设置在所述第一钝化层和所述第一电场产生电极之间，其中
所述有机层包括围绕所述漏电极接触孔的开口。
17.如权利要求1所述的薄膜晶体管阵列面板，其中：
所述第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率小于所述第二钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
18.如权利要求17所述的薄膜晶体管阵列面板，其中：
所述第一钝化层是单层，以及
所述第二钝化层是包括下层和设置在所述下层上的上层的双层。
19.如权利要求18所述的薄膜晶体管阵列面板，其中：
所述第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率等于或小于所述第二钝化层的所述下层的氮和氢的结合浓度与硅和氢的结合浓度的比率，并且
所述第二钝化层的所述下层的氮和氢的结合浓度与硅和氢的结合浓度的比率小于所述第二钝化层的所述上层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
20.一种制造薄膜晶体管阵列面板的方法，包括：
在基板上形成多条栅线，其中每条栅线包括栅极垫；
在所述多条栅线上形成栅绝缘层；
在所述栅绝缘层上形成半导体；
在所述半导体上形成多条数据线和漏电极，其中每条数据线包括连接到源电极的数据垫；
在所述多条数据线和所述漏电极上形成第一钝化层；
在所述第一钝化层上形成第一电场产生电极；
在所述第一电场产生电极上形成第二钝化层；
在所述第二钝化层上形成第二电场产生电极，
在所述栅绝缘层、所述第一钝化层和所述第二钝化层中形成暴露部分所述栅极垫的第一接触孔；以及
在所述第一钝化层和所述第二钝化层中形成暴露部分所述数据垫的第二接触孔，
其中所述第一钝化层的蚀刻速度比所述第二钝化层的蚀刻速度慢，
其中所述第一接触孔和所述第二接触孔中的至少一个具有正锥形结构，该正锥形结构在上侧具有比下侧更宽的区域。
21.如权利要求20所述的方法，其中形成所述第二钝化层包括：
在所述第一钝化层上形成所述第二钝化层的第一层；以及
在所述第一层上形成所述第二钝化层的第二层，其中
所述第二层的蚀刻速度比所述第一层的蚀刻速度快。
22.如权利要求21所述的方法，其中所述第一层的蚀刻速度等于所述第一钝化层的蚀刻速度或比所述第一钝化层的蚀刻速度快。
23.如权利要求20所述的方法，其中所述栅绝缘层的蚀刻速度比所述第一钝化层的蚀刻速度慢。
24.如权利要求20所述的方法，还包括：
通过蚀刻所述第二钝化层形成接触孔，其中所述接触孔形成为具有正锥形结构，该正锥形结构在上侧具有比下侧更宽的区域。
25.如权利要求24所述的方法，还包括：
在所述第一钝化层和所述第二钝化层之间形成有机绝缘层，其中所述有机绝缘层不形成在所述接触孔周围。
26.如权利要求20所述的方法，还包括：
在所述第一钝化层和所述第二钝化层之间形成有机绝缘层，其中所述有机绝缘层不形成在与所述栅极垫和所述数据垫相应的区域中。
27.如权利要求20所述的方法，其中所述第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率小于所述第二钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
28.如权利要求27所述的方法，其中形成所述第二钝化层包括：
在所述第一钝化层上形成所述第二钝化层的第一层；以及
在所述第一层上形成所述第二钝化层的第二层，其中
所述第一钝化层的氮和氢的结合浓度与硅和氢的结合浓度的比率等于或小于所述第二钝化层的所述第一层的氮和氢的结合浓度与硅和氢的结合浓度的比率，
所述第二钝化层的所述第一层的氮和氢的结合浓度与硅和氢的结合浓度的比率小于所述第二钝化层的所述第二层的氮和氢的结合浓度与硅和氢的结合浓度的比率。
CN201310426516.8A 2012-11-01 2013-09-18 薄膜晶体管阵列面板及其制造方法 Active CN103811499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0123209 2012-11-01
KR1020120123209A KR102017204B1 (ko) 2012-11-01 2012-11-01 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN103811499A CN103811499A (zh) 2014-05-21
CN103811499B true CN103811499B (zh) 2018-05-22

Family

ID=50546200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310426516.8A Active CN103811499B (zh) 2012-11-01 2013-09-18 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (2) US8853703B2 (zh)
JP (1) JP6382496B2 (zh)
KR (1) KR102017204B1 (zh)
CN (1) CN103811499B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545733B (zh) * 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
KR102228900B1 (ko) 2014-07-25 2021-03-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104393020B (zh) 2014-11-21 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102279884B1 (ko) 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102303605B1 (ko) 2015-01-09 2021-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN104766869B (zh) * 2015-04-07 2018-01-26 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
JP2017003708A (ja) * 2015-06-08 2017-01-05 株式会社 オルタステクノロジー 液晶表示装置
TWI599834B (zh) 2015-07-31 2017-09-21 友達光電股份有限公司 畫素結構及其製造方法
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102670830B1 (ko) * 2016-10-31 2024-05-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
CN108227257B (zh) * 2018-02-06 2021-01-26 京东方科技集团股份有限公司 一种减薄装置及减薄方法
US11101294B2 (en) * 2018-10-19 2021-08-24 Sharp Kabushiki Kaisha Array substrate and display device

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654159B1 (ko) * 2000-02-10 2006-12-05 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법
KR100469345B1 (ko) 2001-11-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR100849771B1 (ko) 2002-05-30 2008-07-31 샤프 가부시키가이샤 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
KR100940909B1 (ko) * 2003-06-10 2010-02-08 엘지디스플레이 주식회사 반사투과형 액정표시장치
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070000893A (ko) 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP5234301B2 (ja) 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
KR20070084851A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 반투과형 액정 표시 장치 및 이를 위한 표시판
US7746444B2 (en) 2006-06-26 2010-06-29 Lg Display Co., Ltd. Array substrate, liquid crystal display device having the same, and manufacturing method thereof
KR101295192B1 (ko) * 2006-06-29 2013-08-09 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR20080026957A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101293561B1 (ko) * 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080053644A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 액정 표시 장치
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2009103769A (ja) * 2007-10-22 2009-05-14 Hitachi Displays Ltd 表示装置
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101461123B1 (ko) 2008-05-08 2014-11-14 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101522615B1 (ko) * 2008-11-05 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101492106B1 (ko) * 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101260841B1 (ko) 2008-12-23 2013-05-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101592015B1 (ko) * 2009-03-05 2016-02-05 삼성디스플레이 주식회사 액정 표시 장치
JP5352333B2 (ja) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5280988B2 (ja) * 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
KR20110053034A (ko) 2009-11-13 2011-05-19 엘지디스플레이 주식회사 Ｃｏｔ형 액정표시장치 및 그의 제조방법
KR101694151B1 (ko) 2009-12-11 2017-01-10 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101311874B1 (ko) * 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101666368B1 (ko) 2010-05-20 2016-10-25 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
KR101148557B1 (ko) 2010-06-24 2012-05-25 하이디스 테크놀로지 주식회사 디스플레이 장치용 기판의 제조방법
US8547513B2 (en) * 2010-08-10 2013-10-01 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR101284714B1 (ko) 2010-09-20 2013-07-17 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US20120127148A1 (en) * 2010-11-24 2012-05-24 Seong-Jun Lee Display substrate, display panel and display device
KR20120081666A (ko) * 2010-12-31 2012-07-20 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치 제조용 노광 마스크
KR20120080885A (ko) * 2011-01-10 2012-07-18 삼성모바일디스플레이주식회사 액정 표시 장치
KR101787598B1 (ko) * 2011-02-07 2017-10-19 삼성디스플레이 주식회사 액정 표시 장치
KR20120124012A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
KR20130011856A (ko) 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2014093521A (ja) 2014-05-19
US20140117361A1 (en) 2014-05-01
KR20140056862A (ko) 2014-05-12
US8853703B2 (en) 2014-10-07
US9640566B2 (en) 2017-05-02
KR102017204B1 (ko) 2019-09-03
CN103811499A (zh) 2014-05-21
JP6382496B2 (ja) 2018-08-29
US20150072484A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
CN103811499B (zh) 薄膜晶体管阵列面板及其制造方法
CN107993983B (zh) 柔性显示器
CN107978627B (zh) 具有微盖层的显示装置及其制造方法
CN103852942B (zh) 液晶显示器
TWI282019B (en) Liquid crystal display device and manufacturing method thereof
CN104865726B (zh) 一种阵列基板、显示面板、显示装置以及制备方法
CN109244105A (zh) 柔性有机发光显示装置及其制造方法
CN102593126B (zh) 面板及其制法
CN108319087A (zh) 液晶显示器
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN100437306C (zh) Tft阵列电路板及其制造方法
CN104122713B (zh) 一种液晶显示器阵列基板的制造方法
CN108321159A (zh) 一种阵列基板及其制备方法、显示装置
CN104835420B (zh) 显示装置及其制造方法
CN107463287A (zh) 显示装置
US9443983B2 (en) Pixel unit, array substrate and manufacturing method thereof, and display device
CN104716147B (zh) 一种tft阵列基板及其制备方法、显示装置
CN106298809B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN102347274A (zh) 制造薄膜晶体管阵列面板的方法及减少杂质缺陷的方法
CN107452767A (zh) 显示装置
CN105572927A (zh) 阵列基板及液晶显示面板
US9429804B2 (en) Display device and manufacturing method thereof
CN102890374A (zh) 显示装置
CN101236976A (zh) 有源元件阵列基板、光电装置及其制造方法
CN108333845A (zh) 阵列基板、显示面板以及阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant