CN103795395B - 一种用于防抖动时隙同步的模电装置 - Google Patents

Abstract

本发明提供一种用于防抖动时隙同步的模电装置，包括：耦合电路、检测电路、整形电路、滞回比较电路和压控衰减器；耦合电路，用于从射频通路上耦合射频信号到所述检测电路；检测电路，用于将射频信号转换为电压时域信号发送给整形电路；整形电路，用于将电压时域信号转换为三角波电压时域信号发送给滞回比较电路；滞回比较电路，用于比较三角波电压时域信号高于设定门限值时，输出比较结果给压控衰减器，控制压控衰减器进行衰减工作。本发明实施例提供的该模电装置完全通过硬件电路来实现了防抖动时隙信号的同步，由于硬件电路本身比数字方式的实时性就高，因此，本发明提供的模电装置不仅能够防抖动，而且反应速度快，实时性高。

Description

一种用于防抖动时隙同步的模电装置

技术领域

本发明涉及时隙同步技术领域，特别涉及一种用于防抖动时隙同步的模电装置。

背景技术

现有技术中，为了保证模数转换器ADC良好的接收效果和第一帧不丢失，要求在保证接收功率较低的信号时有一定的信噪比，而在接收功率较强的信号时，又不能产生太大的失真信号。因此，要求ADC输入信号的功率不超过-20dBm。但是为了接收信号强度指示器(RSSI，ReceivedSignalStrengthIndicator)容易计算，所以电调衰减器控制只有两档，即超过设置的门限打开衰减器，否则关掉衰减器。

目前，现有技术中都是通过数字方式实现同步时域信号，例如基于FPGA的同步模块。耦合需要同步的信号，经过ADC转换后送入FPGA，FPGA进行数据的采集、数据优化、数据解调等处理之后再进行时隙同步。

但是，数字方式进行时隙同步的缺点是：防抖动性较差；并且反应比较慢，需要进行软件计算判断后再动作，实时性较差。实时性差的直接结果就是会使ADC丢失数据。因此，需要提供一种防抖动时隙同步的装置，实时性比较高，防止数据的丢失。

发明内容

本发明要解决的技术问题是提供一种用于防抖动时隙同步的模电装置，能够较快地进行时隙同步，防止数据的丢失。

本发明实施例提供一种防抖动时隙同步的模电装置，包括：耦合电路、检测电路、整形电路、滞回比较电路和压控衰减器；

所述耦合电路，用于从射频通路上耦合射频信号到所述检测电路；

所述检测电路，用于将所述射频信号转换为电压时域信号发送给所述整形电路；

所述整形电路，用于将所述电压时域信号转换为三角波电压时域信号发送给所述滞回比较电路；

所述滞回比较电路，用于比较所述三角波电压时域信号高于设定门限值时，输出比较结果给所述压控衰减器，控制压控衰减器进行衰减工作。

优选地，还包括：滤波电路；

所述滤波电路连接在所述检测电路的输出端；

所述滤波电路，用于将所述检测电路输出的电压时域信号进行滤波后发送给所述整形电路。

优选地，所述滤波电路为RC滤波电路，包括：第十一电阻和第十一电容；

所述第十一电阻的一端连接所述检测电路的输出端，所述第十一电阻的另一端接地；

所述第十一电容的一端连接所述检测电路的输出端，所述第十一电容的另一端接地。

优选地，所述整形电路包括：第一电容、第二电容、第一电阻、第二电阻和运算放大器；

所述第一电容的第一端连接所述检测电路的输出端，所述第一电容的第二端连接第二电容的第一端，第二电容的第二端连接所述运算放大器的正相输入端；

所述第一电阻的一端连接所述运算放大器的正相输入端，所述第一电阻的另一端接地；

所述第二电阻的一端连接所述运算放大器的反相输入端，所述第二电阻的另一端连接所述第一电容的第二端；

所述运算放大器的输出端连接运算放大器的反相输入端。

优选地，所述整形电路还包括：第三电容和第四电容；

所述第三电容的一端连接所述运算放大器的工作电源端，所述第三电容的另一端接地；

所述第四电容的一端连接所述运算放大器的工作电源端，所述第四电容的另一端接地。

优选地，所述滞回比较电路包括：第三电阻、第四电阻、第五电阻和滞回比较器；

所述第四电阻的一端连接所述整形电路的输出端，所述第四电阻的另一端连接所述滞回比较器的正相输入端；

所述滞回比较器的正相输入端通过所述第五电阻接地；

所述滞回比较器的输出端通过所述第三电阻连接所述滞回比较器的正相输入端；

所述滞回比较器的反相输入端通过可调电阻连接滞回比较器的工作电源端。

优选地，所述滞回比较电路还包括：第五电容和第六电容；

所述第五电容的一端连接所述滞回比较器的工作电源端，所述第五电容的另一端接地；

所述第六电容的一端连接所述滞回比较器的工作电源端，所述第六电容的另一端接地。

优选地，所述设定门限值包括低门限值和高门限值；

所述低门限值为0.05V，所述高门限值为0.85V。

优选地，所述第三电阻为60千欧姆；

所述第四电阻为15千欧姆；

所述第五电阻为90千欧姆。

优选地，所述耦合电路包括耦合电容；

所述耦合电容的一端连接所述射频通路，所述耦合电容的另一端连接所述检测电路的输入端。

与现有技术相比，本发明具有以下优点：

本实施例提供的用于防抖动时隙同步的模电装置，通过耦合电路从射频通路上耦合射频信号，将耦合的射频信号转换为电压时域信号进行处理，为了防止抖动引起的错误，将电压时域信号又转换为了三角波电压时域信号，通过滞回比较电路将三角波电压时域信号与设定门限值进行比较，从而控制压控衰减器是否工作。本发明实施例提供的该模电装置完全通过硬件电路来实现了防抖动时隙信号的同步，由于硬件电路本身比数字方式的实时性就高，因此，本发明提供的模电装置不仅能够防抖动，而且反应速度快，实时性高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的用于防抖动时隙同步的模电装置实施例一示意图；

图2是本发明提供的用于防抖动时隙同步的模电装置实施例二示意图；

图3是本发明提供的滤波电路示意图；

图4是本发明提供的整形电路示意图；

图5是本发明提供的滞回比较电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

实施例一：

参见图1，该图为本发明提供的用于防抖动时隙同步的模电装置实施例一示意图。

需要说明的是，本发明实施例提供的防抖动时隙同步的模电装置适用于ADC之前，即，模电装置输出的信号输入给ADC。

本实施例提供一种防抖动时隙同步的模电装置，包括：耦合电路100、检测电路200、整形电路300、滞回比较电路400和压控衰减器500；

需要说明的是，无线通信中的射频信号为时隙信号。

所述耦合电路100，用于从射频通路上耦合射频信号到所述检测电路200；

需要说明的是，本实施例中的耦合电路100可以由耦合电容来实现。

所述耦合电容的一端连接所述射频通路，所述耦合电容的另一端连接所述检测电路200的输入端。

需要说明的是，所述射频信号输入到压控衰减器500。压控衰减器500的作用是为了将射频信号进行衰减后进行输出，例如，压控衰减器500输入端的射频信号的功率为0dB，而压控衰减器500输出后的射频信号的功率为-10dB。

所述检测电路200，用于将所述射频信号转换为电压时域信号发送给所述整形电路300；

由于射频信号为功率信号，因此，需要检测电路200将功率信号转换为电压时域信号。

所述整形电路300，用于将所述电压时域信号转换为三角波电压时域信号发送给所述滞回比较电路400；

由于检测电路200输出的电压时域信号在设定门限值容易产生抖动，并且电压时域信号随着互补累计分布函数(CCDF，ComplementaryCumulativeDistributionFunction)不同产生的抖动范围也不同。为了消除抖动产生的误差，本发明中将检测电路200输出的电压时域信号通过整形电路300转换为三角波电压时域信号。

所述整形回路300输出的三角波电压时域信号可以为滞回比较电路400提供最高点和最低点，并且最高点和最低点之间的时间间隔与电压时域信号的一个周期时间是一样的。

具体地，所述整形回路300可以通过微分电路来实现三角波电压时域信号的输出，时隙波形出现瞬间上升沿高点被微分成三角波的高点，时隙波形瞬间下降沿被微分成三角波的低点。

所述滞回比较电路400，用于将所述三角波电压时域信号与设定门限值进行比较，输出比较结果给所述压控衰减器500，以控制压控衰减器500是否工作。

需要说明的是，本发明中利用滞回比较电路400来将三角波电压时域信号与设定门限值进行比较，而没有应用一般普通的比较器，是为了防止比较器太高的灵敏度，因为比较器灵敏度太高容易造成错误输出以及多重触发压控衰减器。

该滞回比较电路400的作用是将输入端接收的三角波电压时域信号与设定门限值进行比较，根据比较结构来决定是否输出电压时域信号。例如，当三角波电压时域信号高于设定门限值时，滞回比较电路400输出高电平信号给压控衰减器500，压控衰减器500打开进行工作，将压控衰减器500输入端的射频信号进行衰减后输出。当三角波电压时域信号低于设定门限值时，滞回比较电路400输出低电平信号给压控衰减器500，压控衰减器500不打开，即不进行衰减工作，此时压控衰减器500将射频信号的原信号输出，而不进行衰减，例如，压控衰减器500输入端的射频信号为0dB，则输出的射频信号仍然为0dB。

所述压控衰减器500的作用是为了将射频信号进行衰减和时域同步。

本实施例提供的用于防抖动时隙同步的模电装置，通过耦合电路从射频通路上耦合射频信号，将耦合的射频信号转换为电压时域信号进行处理，为了防止抖动引起的错误，将电压时域信号又转换为了三角波电压时域信号，通过滞回比较电路将三角波电压时域信号与设定门限值进行比较，从而控制压控衰减器是否工作。本发明实施例提供的该模电装置完全通过硬件电路来实现了防抖动时隙信号的同步，由于硬件电路本身比数字方式的实时性就高，因此，本发明提供的模电装置不仅能够防抖动，而且反应速度快，实时性高。

实施例二：

参见图2，该图为本发明提供的用于防抖动时隙同步的模电装置实施例二示意图。

需要说明的是，本实施例提供的模电装置与实施例相比，区别是增加了滤波电路600。

所述滤波电路600连接在所述检测电路200的输出端；

所述滤波电路600，用于将所述检测电路200输出的电压时域信号进行滤波后发送给所述整形电路300。

由于时隙信号的电压抖动除了电源以及信号的CCDF影响以外，检测电路输出的纹波也是影响电压抖动的一个关键因素，因此，需要检测电路输出的电压时域信号的纹波越小越好，因此，本实施例中设置了滤波电路600，通过滤波电路600将纹波滤除以后再输出给整形电路300。

实施例三：

参见图3，该图为本发明提供的滤波电路示意图。

需要说明的是，本发明实施例提供的滤波电路为RC滤波电路600，包括：第十一电阻R11和第十一电容C11；

所述第十一电阻R11的一端连接所述检测电路200的输出端，所述第十一电阻R11的另一端接地；

所述第十一电容C11的一端连接所述检测电路200的输出端，所述第十一电容C11的另一端接地。

实施例四：

参见图4，该图为本发明提供的整形电路示意图。

本实施例提供的防抖动时隙同步的模电装置，所述整形电路包括：第一电容C1、第二电容C2、第一电阻R1、第二电阻R2和运算放大器U1；

所述第一电容C1的第一端连接所述检测电路的输出端(即图4中的Vin)，所述第一电容C1的第二端连接第二电容C2的第一端，第二电容C2的第二端连接所述运算放大器U1的正相输入端；

所述第一电阻R1的一端连接所述运算放大器U1的正相输入端，所述第一电阻R1的另一端接地；

所述第二电阻R2的一端连接所述运算放大器U1的反相输入端，所述第二电阻R2的另一端连接所述第一电容C1的第二端；

所述运算放大器U1的输出端连接运算放大器U1的反相输入端。

下面以Tetra信号帧长度为56.7ms(即信号帧的周期为56.7ms)，则信号帧的频率为17.63668Hz，电路Q值为0.707为例来介绍整形电路中的各个参数的取值。

F＝1/0.0567*0.707＝12.47102(Hz)；F为归一化之后的信号帧频率；

选择C1和C2的取值均为0.4uf；

需要说明的是，C1和C2的容值可以根据需要来选择，本实施例中仅是以0.4uF为例来进行计算。

则运行放大器的输入阻抗Ro的计算方法如下：

Ro＝1/(2πC1*F)＝1/[2*3.141593*0.4(E-6)*12.471]≈31904.96＝31.91(千欧姆)；

需要说明的是，E-6表示为10^-6；0.4uf*E＝0.0000004pf。

R1＝2Q*Ro＝2*0.707*31.91＝45.11(千欧姆)；

R2＝Ro/2Q＝31.91/(2*0.707)＝22.56(千欧姆)；

可以看出，整形电路中的C1、C2、R1和R2组合成微分电路以及去除叠加的高频谐波的电路。

需要说明的是，本实施例提供的整形电路还包括：第三电容C3和第四电容C4；C3和C4的作用是为了给运算放大器U1的工作电源进行滤波。

所述第三电容C3的一端连接所述运算放大器U1的工作电源端，所述第三电容C3的另一端接地；

所述第四电容C4的一端连接所述运算放大器U1的工作电源端，所述第四电容C4的另一端接地。

为了消除抖动产生的误差，本发明中将检测电路输出的电压时域信号通过整形电路转换为三角波电压时域信号。

实施例五：

参见图5，该图为本发明提供的滞回比较电路示意图。

本实施例提供的防抖动时隙同步的模电装置，所述滞回比较电路包括：第三电阻R3、第四电阻R4、第五电阻R5和滞回比较器U2；

所述第四电阻R4的一端连接所述整形电路的输出端(即图5中的Vin)，所述第四电阻R4的另一端连接所述滞回比较器U2的正相输入端(即IN+)；

所述滞回比较器U2的正相输入端通过所述第五电阻R5接地；

所述滞回比较器U2的输出端(即OUT)通过所述第三电阻R3连接所述滞回比较器U2的正相输入端；

所述滞回比较器U2的反相输入端(即IN-)通过可调电阻RP连接滞回比较器U2的工作电源端，图5中滞回比较器U2的工作电源电压为+3V。

本实施例中的滞回比较器U2可以采用MAX985作为主芯片。

需要说明的是，滞回比较电路中的设定门限值包括低门限值和高门限值。例如，0dB对应电压1V时，可以设定滞回比较器的高门限值0.85V低门限值0.05V，这个选值可以根据具体的信号来选择，不必限定，因为滞回比较器的工作原理是本领域公知的。例如，高门限值可以选择0.8V，低门限值可以选择0.1V。只要保证低门限比高门限值小，并且高门限值小于需要的功率值对应的电压即可(例如0dB对应的是1V，高门限值小于1V即可)。实际应用中，

主芯片的工作电源可以选择+3V，Vref(参考电压)＝0.6V、VL(低门限值)＝0.05、VH(高门限值)＝0.85，关键电阻配置如下：

输入滞回比较器U2的正负极的偏置Bias电流小于10nA，没有经过电阻的电流是10nA，经过以后假设扩大100倍，则经过R3的电流Ir3至少为1uA，以减少Bias电流引起的误差。

R3＝Vref/Ir3＝0.6/1(E-6)＝600(千欧姆)；

R3＝(Vcc-Vref)/Ir3＝(3.2-0.6)/1(E-6)＝2600000＝2600(千欧姆)；

以上是两种计算R3的方式，分别是VCC到Vref之间的电压算出的R3，一个是Vref到地之间的电压算出的R3。

R3取以上两种计算方式中的最小值，即选择R3＝600(千欧姆)。

R4＝R3*[(VH-VL)/Vcc]＝600*((0.85-0.05)/3.2)＝150(千欧姆)。

R5＝1/((VH/(Vref*R1))-1/R1-1/R3)＝1/((0.85/(0.6*150))-1/150-1/600)＝900(千欧姆)。

由于计算出来的R3、R4和R5取值太大，因此，统一缩小10倍，最后电阻配置为：R4＝15(千欧姆)；R5＝90(千欧姆)；R3＝60(千欧姆)。

本实施例中，是以具体举例的电压和电流为例来计算R3、R4和R5的，可以理解的是，本领域技术人员可以根据实际需要设计其他的数值。本实施例中是以电阻统一缩小10倍为例的，可以理解的是，也可以统一缩小100倍，例如最后电阻配置为：R4＝1.5(千欧姆)；R5＝9(千欧姆)；R3＝6(千欧姆)。

另外，本实施例提供的滞回比较电路还包括：第五电容C5和第六电容C6；

所述第五电容C5的一端连接所述滞回比较器U2的工作电源端，所述第五电容C5的另一端接地；

所述第六电容C6的一端连接所述滞回比较器U2的工作电源端，所述第六电容C6的另一端接地。

需要说明的是，C5和C6的作用是为滞回比较器的工作电源进行滤波。

综上所述，本发明以上实施例提供的防抖动时隙同步的模电装置，完全通过硬件来实现时隙信号的防抖同步，比现有技术中用数字方式实现的实时性要高很多，并且构造简单，价格也比数字方式低很多。如果现有技术中用FPGA、ADC、时钟发生器等集成芯片，价格很高。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种防抖动时隙同步的模电装置，其特征在于，包括：耦合电路、检测电路、整形电路、滞回比较电路和压控衰减器；

所述耦合电路，用于从射频通路上耦合射频信号到所述检测电路；

所述检测电路，用于将所述射频信号转换为电压时域信号发送给所述整形电路；

所述整形电路，用于将所述电压时域信号转换为三角波电压时域信号发送给所述滞回比较电路；

所述滞回比较电路，用于比较所述三角波电压时域信号高于设定门限值时，输出比较结果给所述压控衰减器，控制压控衰减器进行衰减工作。

2.根据权利要求1所述的防抖动时隙同步的模电装置，其特征在于，还包括：滤波电路；

所述滤波电路连接在所述检测电路的输出端；

所述滤波电路，用于将所述检测电路输出的电压时域信号进行滤波后发送给所述整形电路。

3.根据权利要求2所述的防抖动时隙同步的模电装置，其特征在于，所述滤波电路为RC滤波电路，包括：第十一电阻和第十一电容；

所述第十一电阻的一端连接所述检测电路的输出端，所述第十一电阻的另一端接地；

所述第十一电容的一端连接所述检测电路的输出端，所述第十一电容的另一端接地。

4.根据权利要求1所述的防抖动时隙同步的模电装置，其特征在于，所述整形电路包括：第一电容、第二电容、第一电阻、第二电阻和运算放大器；

所述第一电容的第一端连接所述检测电路的输出端，所述第一电容的第二端连接第二电容的第一端，第二电容的第二端连接所述运算放大器的正相输入端；

所述第一电阻的一端连接所述运算放大器的正相输入端，所述第一电阻的另一端接地；

所述第二电阻的一端连接所述运算放大器的反相输入端，所述第二电阻的另一端连接所述第一电容的第二端；

所述运算放大器的输出端连接运算放大器的反相输入端。

5.根据权利要求4所述的防抖动时隙同步的模电装置，其特征在于，所述整形电路还包括：第三电容和第四电容；

所述第三电容的一端连接所述运算放大器的工作电源端，所述第三电容的另一端接地；

所述第四电容的一端连接所述运算放大器的工作电源端，所述第四电容的另一端接地。

6.根据权利要求1所述的防抖动时隙同步的模电装置，其特征在于，所述滞回比较电路包括：第三电阻、第四电阻、第五电阻和滞回比较器；

所述第四电阻的一端连接所述整形电路的输出端，所述第四电阻的另一端连接所述滞回比较器的正相输入端；

所述滞回比较器的正相输入端通过所述第五电阻接地；

所述滞回比较器的输出端通过所述第三电阻连接所述滞回比较器的正相输入端；

所述滞回比较器的反相输入端通过可调电阻连接滞回比较器的工作电源端。

7.根据权利要求6所述的防抖动时隙同步的模电装置，其特征在于，所述滞回比较电路还包括：第五电容和第六电容；

所述第五电容的一端连接所述滞回比较器的工作电源端，所述第五电容的另一端接地；

所述第六电容的一端连接所述滞回比较器的工作电源端，所述第六电容的另一端接地。

8.根据权利要求6所述的防抖动时隙同步的模电装置，其特征在于，所述设定门限值包括低门限值和高门限值；

所述低门限值为0.05V，所述高门限值为0.85V。

9.根据权利要求6所述的防抖动时隙同步的模电装置，其特征在于，所述第三电阻为60千欧姆；

所述第四电阻为15千欧姆；

所述第五电阻为90千欧姆。

10.根据权利要求1所述的防抖动时隙同步的模电装置，其特征在于，所述耦合电路包括耦合电容；

所述耦合电容的一端连接所述射频通路，所述耦合电容的另一端连接所述检测电路的输入端。