CN103733345A - 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置 - Google Patents

薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置 Download PDF

Info

Publication number
CN103733345A
CN103733345A CN201280038731.4A CN201280038731A CN103733345A CN 103733345 A CN103733345 A CN 103733345A CN 201280038731 A CN201280038731 A CN 201280038731A CN 103733345 A CN103733345 A CN 103733345A
Authority
CN
China
Prior art keywords
region
thin
film
film transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280038731.4A
Other languages
English (en)
Other versions
CN103733345B (zh
Inventor
小野雅司
高田真宏
田中淳
铃木真之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN103733345A publication Critical patent/CN103733345A/zh
Application granted granted Critical
Publication of CN103733345B publication Critical patent/CN103733345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一种薄膜晶体管，晶体管具有：栅极电极；与栅极电极相接触的栅极绝缘膜；氧化物半导体层，包含第1区域和第2区域，且经由栅极绝缘膜而与栅极电极对向配置，第1区域以In(a)Ga(b)Zn(c)O(d)(0<a≤37/60，3a/7-3/14≤b≤91a/74-17/40，其中b>0，0<c≤3/5，a+b+c＝1，d>0)表示，第2区域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，且与第1区域相比位于相对于栅极电极较远的位置；源极电极和漏极电极，彼此分离配置，经由氧化物半导体层可以导通。

Description

薄膜晶体管及其制造方法、显示装置、图像传感器、X射线传感器以及X射线数字摄影装置
技术领域
本发明涉及一种薄膜晶体管及其制造方法、显示装置、图像传感器、X射线传感器以及X射线数字摄影装置。
背景技术
近年来，在活性层(沟道层)中使用In-Ga-Zn-O系(以下称作IGZO)的氧化物半导体薄膜的薄膜晶体管的研究开发很活跃。氧化物半导体薄膜可以低温成膜，并且显示出较非晶硅高的迁移率，而且对可见光透明，因此可以在塑料板或膜等基板上形成可挠式薄膜晶体管。
这里，表1中显示各种晶体管特性的场效迁移率或工艺温度等的比较结果。
【表1】
Figure BDA0000464265370000011
如表1所示，虽然活性层为多晶硅的薄膜晶体管可以得到100cm2/Vs左右的迁移率，但工艺温度非常高，达到450℃以上，因此只能在耐热性高的基板上形成，不适合廉价、大面积、可挠化。此外，活性层为非晶硅的薄膜晶体管可以在300。℃左右的较低温度下形成，因此与多晶硅相比基板的选择性广，但顶多也只能得到1cm2/Vs左右的迁移率，不适合高精细的显示器用途。另一方面，从低温成膜的观点考虑，活性层为有机物的薄膜晶体管可以在100。℃以下形成，因此期待着在使用了耐热性低的塑料膜基板等的可挠性显示器用途等中应用，但在迁移率方面只得到了与非晶硅相同程度的结果。
例如，日本专利特开2010-21555号公报中揭示了一种薄膜晶体管，其中作为活性层，在距栅极电极(gate electrode)近的一侧配置包含氧化銦鋅(IZO)、氧化銦锡(ITO)、氧化镓锌(GZO)、或氧化铝锌(AZO)的氧化物的高迁移率层、而在距栅极电极远的一侧配置含Zn的氧化物层。
日本专利特开2009-170905号公报中揭示了一种显示基板，所述显示基板至少在栅极配线上包含：第1半导体图案，其中包含非晶硅；以及第2半导体图案，其中包含Ga、In、Zn、Sn、Co、T和Mg中的至少一种元素和氧元素0。
日本专利特开2010-161339号公报中揭示了一种场效晶体管，所述场效晶体管至少具备半导体层和栅极电极，所述栅极电极经由栅极绝缘层设于所述半导体层上，其中所述半导体层包括：第1非晶质氧化物半导体层，其中包括选自Zn或In的至少一种元素；以及第2非晶质氧化物半导体层，其中包括选自Ge或Si的至少一种元素和选自Zn或In的至少一种元素。
此外，在K.小池(K.Koike)等人，《应用物理学快报(Applied PhysicsLetters)》，87(2005)112106中，揭示了一种杂结构场效晶体管，其中通过接合电子亲和力不同的ZnO和ZnMgO，载流子移动层形成单一量子井。
发明内容
发明要解决的课题
然而，在日本专利特开2010-21555号公报所揭示的薄膜晶体管中，断开电流值高、待机时(栅极电压(Vg)＝0V)的耗电量大。此外，由于使用IZO系等作为电流路径层，因此与使用IGZO系时相比，相对于驱动时的电压施加的特性劣化大。
在日本专利特开2009-170905号公报所揭示的显示基板中，由于在作为量子井部的载流子移动层中使用迁移率较氧化物半导体低一位数左右的非晶硅，因此无法得到足够的迁移率。
在日本专利特开2010-161339号公报所揭示的薄膜晶体管中，断开电流值有时会变高，不足以实现低耗电量。
此外，在K.小池(K.Koike)等人，《应用物理学快报(Applied PhysicsLetters)》，87(2005)112106中，为了获得高迁移率，通过利用分子束外延(epitaXy)法(MBE法)进行外延生长，制作杂结构场效晶体管(高电子迁移率晶体管(HEMT))，必须使基板与半导体膜层的晶格不匹配变得极小。因此，必须将基板加热至温度超过700℃，导致基材的选择性显著降低。
即，在低温下(例如400℃以下)难以兼具高迁移率(例如30cm2/Vs以上)和常断状态(normally off)。
本发明的目的在于提供：即使在400℃以下也可以制作且兼具20cm2/Vs以上的高场效迁移率和作为常断状态的低断开电流的薄膜晶体管及其制造方法；以及通过低耗电量显示出良好的特性的显示装置、图像传感器、X射线传感器和X射线数字摄影装置。
解决问题的技术手段
为了达到所述目的，提供以下的发明。
＜1>一种薄膜晶体管，具有：
栅极电极；
栅极绝缘膜，其与所述栅极电极相接触；
氧化物半导体层，包括第1区域和第2区域，且经由所述栅极绝缘膜而与所述栅极电极对向配置，所述第1区域以In(a)Ga(b)Zn(c)O(d)(0＜a≤37/60，3a/7-3/14≤b≤91a/74-17/40，其中b>0，0＜c≤3/5，a+b+c＝1，d>0)表示，所述第2区域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，且与所述第1区域相比位于相对于所述栅极电极较远的位置；以及
源极电极(source electrode)和漏极电极(drain electrode)，彼此分离配置，且经由所述氧化物半导体层可以导通。
＜2>如＜1>所述的薄膜晶体管，其中所述第1区域为以b≤17a/23-28/115、b≤-9a+28/5、b≥3a/7-3/14、c≤3/5表示的组成范围内。
＜3>如＜1>所述的薄膜晶体管，其中所述第1区域为以b≤17a/23-28/115、b≤-9a+28/5、b≥3a/37表示的组成范围内。
＜4>如＜1>～＜3>中任一项所述的薄膜晶体管，其中所述第2区域以q/(p+q)≤0.875表示。
＜5>如＜1>～＜4>中任一项所述的薄膜晶体管，其中所述第2区域的膜厚超过10nm且不足70nm。
＜6>如＜1>～＜5>中任一项所述的薄膜晶体管，其中所述氧化物半导体层为非晶质。
＜7>如＜1>～＜6>中任一项所述的薄膜晶体管，其中所述薄膜晶体管为底部栅极(bottom-gate)-顶部接触型或项部栅极(top-gate)-底部接触型。
＜8>一种薄膜晶体管的制造方法，制造如＜1>～＜7>中任一项所述的薄膜晶体管，且包括：
使成膜室内成为第1氧分压/氩分压比，利用溅射法成膜构成所述氧化物半导体层的所述第1区域的工序；以及
使成膜室内成为第2氧分压/氩分压比，利用溅射法成膜构成所述氧化物半导体层的所述第2区域的工序。
＜9>薄膜晶体管的制造方法，制造如＜1>～＜7>中任一项所述的薄膜晶体管，且包括：
利用溅射法成膜所述第1区域的工序；
利用溅射法成膜所述第2区域的工序；以及
在所述第1区域的成膜中及/或成膜后对所述第1区域的成膜面照射氧自由基的工序。
＜10>一种薄膜晶体管的制造方法，制造如＜1>～＜7>中任一项所述的薄膜晶体管，且包括：
利用溅射法成膜所述第1区域的工序；
利用溅射法成膜所述第2区域的工序；以及
在所述第1区域的成膜中及/或成膜后，在臭氧环境气体中对所述第1区域的成膜面照射紫外线的工序。
＜11>如＜8>～＜10>中任一项所述的薄膜晶体管的制造方法，其中在成膜所述第1区域的工序和成膜所述第2区域的工序期间不将氧化物半导体层暴露于大气中。
＜12>如＜8>～＜11>中任一项所述的薄膜晶体管的制造方法，其中在成膜所述第1区域及所述第2区域后，在300。℃以上的温度下进行后期退火(post anneal)处理。
＜13>如＜8>所述的薄膜晶体管的制造方法，其中所述第1氧分压/氩分压比高于所述第2氧分压/氩分压比。
＜14>一种显示装置，包括如＜1>～＜7>中任一项所述的薄膜晶体管。
＜15>一种图像传感器，包括如＜1>～＜7>中任一项所述的薄膜晶体管。
＜16>一种X射线传感器，包括如＜1>～＜7>中任一项所述的薄膜晶体管。
＜17>一种X射线数字摄影装置，包括如＜16>所述的X射线传感器。
＜18>如＜17>所述的X射线数字摄影装置，其可以进行动画摄影。
发明的效果
基于所述，本发明可以提供可在400℃以下制作、且兼具20cm2/Vs以上的高场效迁移率和形成常断状态的低断开电流的薄膜晶体管及其制造方法、以及通过低耗电量显示出良好的特性的显示装置、图像传感器、X射线传感器及X射线数字摄影装置。
附图说明
图1是绘示本发明的薄膜晶体管的一例(底部栅极-顶部接触型)的构成的概略图。
图2是绘示本发明的薄膜晶体管的一例(项部栅极-底部接触型)的构成的概略图。
图3是绘示三元相图记法中的第1区域的组成范围的图。
图4是绘示三元相图记法中的第1区域的优选的组成范围的图。
图5分别是绘示IGZO积层膜的(A)刚积层后、(B)600。℃退火处理后的截面扫描透射电子显微镜(STEM)像。
图6是绘示实施方式的液晶显示装置的一部分的概略截面图。
图7是图6的液晶显示装置的电气配线的概略构成图。
图8是绘示实施方式的有机电致发光(EL)显示装置的一部分的概略截面图。
图9是图8的有机EL显示装置的电气配线的概略构成图。
图10是绘示实施方式的X射线传感器阵列的一部分的概略截面图。
图11是图10的X射线传感器阵列的电气配线的概略构成图。
图12是绘示通过第1区域的组成调制引起的栅极电压-漏极电流(Vg-Id)特性变化的图。
图13是绘示三元相图记法中的实施例及比较例的第1区域的组成的图。
图14是绘示三元相图记法中的实施例及比较例的第1区域的组成及特性的图。
图15是绘示相对于应力时间的阈值偏移(ΔVth)的变化的图。
具体实施方式
以下，参照所附的图示，对本发明的实施方式所涉及的薄膜晶体管及其制造方法、以及具备本发明的实施方式所涉及的薄膜晶体管的显示装置、传感器及X射线传感器(数字摄影装置)进行具体的说明。需要说明的是，图中对具有相同或对应的功能的构件(构成要素)附上相同的符号，以适当地省略说明。
＜薄膜晶体管>
本发明的薄膜晶体管(适当记作“TFT”)，具有对栅极电极施加电压，以控制流入氧化物半导体层的电流，切换源极电极与漏极电极间的电流的功能，所述薄膜晶体管具有：栅极电极；与所述栅极电极相接触的栅极绝缘膜；氧化物半导体层，其中包含第1区域和第2区域、且经由所述栅极绝缘膜而与所述栅极电极对向配置，所述第1区域以In(a)Ga(b)Zn(c)O(d)(0＜a≤37/60，3a/7-3/14≤b≤91a/74-17/40，其中b>0，0＜c≤3/5，a+b+c＝1，d>0)表示，所述第2区域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，且与所述第1区域相比位于相对于所述栅极电极更远的位置；以及源极电极和漏极电极，彼此分离配置，经由所述氧化物半导体层可以导通。
本发明所涉及的薄膜晶体管，具有20cm2/Vs以上的高场效迁移率，同时具有形成常断状态(优选的是断开电流为1E-9A以下)的低断开电流，特别是还可以实现30cm2/Vs以上的迁移率和常断状态。
此外，在本发明的薄膜晶体管的元件结构中，由于载流子移动层(第1区域)没有暴露于大气中，因此经时性的或依存于驱动环境的元件特性劣化降低。此外，通过接合相同的以In、Ga或Zn作为母材的氧化物半导体系，与接合不同种类的半导体时的元件相比，接合界面良好，相对于驱动时的电应力等的元件劣化得到抑制。即使与现有的IGZO单膜的TFT相比，驱动稳定性也良好。
在本发明中，TFT可以形成于基板之上，或者，当TFT的构成要素(例如电极)发挥基板的作用时，可以省略额外的基板。此外，TFT与基板可以直接接触，也可以在TFT与基板之间设置追加的层或要素。
本发明的TFT的元件结构可以是以栅极电极的位置为基准的所谓的底部栅极型(还称作反交错结构)及顶部栅极型(还称作交错结构)中的任一种形式。此外，根据氧化物半导体层与源极电极和漏极电极(适当地称作“源极、漏极电极”)的接触部分，可以是所谓的项部接触型和底部接触型中的任一种形式。
顶部栅极型是指，以形成有TFT的基板作为最下层时，栅极电极配置在栅极绝缘膜的上侧、而活性层形成于栅极绝缘膜的下侧的形式；底部栅极型是指，栅极电极配置在栅极绝缘膜的下侧、而活性层形成于栅极绝缘膜的上侧的形式。此外，底部接触型是指，源极、漏极电极较活性层先形成、且活性层的下面与源极、漏极电极接触的形式；项部接触型是指，活性层较源极、漏极电极先形成、且活性层的上面与源极、漏极电极接触的形式。
需要说明的是，本实施方式所涉及的TFT，除所述构成外，还可以形成各种构成，适当地可以是在活性层上具备保护层或者在基板上具备绝缘层等的构成。
以下，参照图示对本发明的实施方式进行说明。作为代表例，对图1、图2所示的TFT进行具体说明，但本发明也可适用于其他形式(结构)的TFT。
图1是示意性地绘示本发明的第1实施方式的薄膜晶体管1的构成的截面图，图2是示意性地绘示本发明的第2实施方式的薄膜晶体管2的构成的截面图。在图1、图2的各薄膜晶体管1、薄膜晶体管2中，共通的要素带有相同的符号。
图1所示的第1实施方式的薄膜晶体管1是底部栅极-项部接触型晶体管，图2所示的第2实施方式的薄膜晶体管2是项部栅极-底部接触型晶体管。在图1、图2所示的实施方式中，虽然相对于氧化物半导体层12的栅极电极16、源极电极13和漏极电极14的配置不同，但赋予相同符号的各要素的功能相同，可以适应相同的材料。
本发明的实施方式所涉及的薄膜晶体管1、薄膜晶体管2，在基板11上具有栅极电极16、栅极绝缘膜15、氧化物半导体层12(活性层)、源极电极13和漏极电极14，氧化物半导体层12沿膜厚方向自距栅极电极16近的一侧起具备第1区域A1和第2区域A2。构成氧化物半导体层12的第1区域A1和第2区域A2连续成膜，在第1区域A1及第2区域A2之间并没有***绝缘层、电极层等氧化物半导体层以外的层，而是由氧化物半导体膜构成。
以下，包括形成有TFT的基板在内，对本发明的TFT的各构成要素进行详述。
(基板)
对用于形成薄膜晶体管的基板11的形状、结构、大小等没有特别限定，可以根据目的适当选择。基板11的结构可以是单层结构，也可以是积层结构。
例如，可以使用由玻璃或YSZ(钇稳定化锆)等无机材料、树脂或树脂复合材料等形成的基板。其中，从轻量、具可挠性的方面考虑，优选的是由树脂或树脂复合材料形成的基板。具体而言，可以列举：由聚对苯二甲酸丁二醇酯、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚萘二甲酸丁二醇酯、聚苯乙烯、聚碳酸酯、聚砜、聚醚砜、聚芳酯、烯丙基二甘醇碳酸酯、聚酰胺、聚酰亚胺、聚酰胺酰亚胺、聚醚酰亚胺、聚苯并唑类、聚苯硫醚、聚环烯烃、降冰片烯树脂、聚氯三氟乙烯等氟树脂、液晶高分子、丙烯酸树脂、环氧树脂、硅酮树脂、离子交联聚合物(ionomer)树脂、氰酸酯树脂、交联富马酸二酯、环状聚烯烃、芳香族醚、马来酰亚胺-烯烃、纤维素、环硫(episulfide)化合物等合成树脂形成的基板。
此外，还可以使用下述基板：由已述的合成树脂等与氧化硅粒子的复合塑料材料形成的基板；由已述的合成树脂等与金属纳米粒子、无机氧化物纳米粒子或无机氮化物纳米粒子等的复合塑料材料形成的基板；由已述的合成树脂等与碳纤维或碳纳米管的复合塑料材料形成的基板；由已述的合成树脂等与玻璃片、玻璃纤维或玻璃珠的复合塑料材料形成的基板；由已述的合成树脂等与黏土矿物或具有云母派生晶体结构的粒子的复合塑料材料形成的基板；在薄玻璃与已述的任一种合成树脂之间具有至少一次的接合界面的积层塑料基板；由通过将无机层与有机层(已述的合成树脂)交替积层而具有至少一次以上的接合界面的、具隔离性能的复合材料形成的基板；不锈钢基板或不锈钢与不同种类的金属积层得到的金属多层基板；铝基板或通过对表面实施氧化处理(例如阳极氧化处理)使表面的绝缘性提高的带有氧化被膜的铝基板等。
作为树脂基板，优选的是，耐热性、尺寸稳定性、耐溶剂性、电绝缘性、加工性、低通气性、以及低吸湿性等优异。树脂基板可以具备用于防止水分或氧透过的阻气层、或用于提高树脂基板的平坦性或与下部电极的密合性的下涂层等。
使用可挠性基板时，基板11的厚度优选的是50μm以上、500μm以下。若基板11的厚度为50μm以上，则基板本身的平坦性进一步提高。若基板11的厚度为500μm以下，则基板本身的可挠性进一步提高，更容易被用作可挠性器件用基板。需要说明的是，由于具有足够的平坦性和可挠性的厚度根据构成基板11的材料而不同，因此必须根据基板材料来设定其厚度，但其范围大致为50μm～500μm的范围。
(栅极电极)
作为栅极电极16的材料，只要是具有高导电性的材料即可，没有特别限定。作为栅极电极的材料，例如可以列举：Al、Mo、Cr、Ta、Ti、Au、Ag等金属；Al-Nd；氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化铟锌(IZO)等金属氧化物等。通过使用所述材料(例如金属氧化物)形成单层或两层以上的积层结构，可以形成栅极电极。
使用所述金属或金属氧化物构成栅极电极16时，考虑到成膜性、蚀刻或剥离(1ift off)法的图案形成性及导电性等，其厚度优选的是10nm以上、1000nm以下，更优选的是50nm以上、200nm以下。
(栅极绝缘膜)
栅极绝缘膜15是使栅极电极16和氧化物半导体12、源极电极13、漏极电极14隔开而形成绝缘状态的层，优选的是具有高绝缘性的膜，例如可以由SiO2、SiNx、SiON、A12O3、Y2O3、Ta2O5、HfO2等绝缘膜、或包含两种以上的所述化合物的绝缘膜等构成。
需要说明的是，栅极绝缘膜15必需具有足够的厚度，以降低泄漏电流及提高电压耐性，另一方面，若厚度过大，则导致驱动电压升高。虽然栅极绝缘膜15的厚度也取决于材质，但优选的是10nm～10μm，更优选的是50nm～1000nm，特别优选的是100nm～400nm。
(氧化物半导体层)
氧化物半导体层12按照距栅极电极16近的顺序包含第1区域A1和第2区域A2，并经由栅极绝缘膜15而与栅极电极16对向配置。第1区域A1是以In(a)Ga(b)Zn(c)O(d)(a≤37/60、b≤91a/74-17/40、b≥3a/7-3/14、c≤3/5，其中a>0，b>0，c>0，d>0、a+b+c＝1)表示的IGZO层。第2区域A2是以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示、且与第1区域A1的组成不同的氧化物半导体膜，与第1区域A1相比位于相对于栅极电极16较远的一侧、即位于第1区域A1与栅极绝缘膜15接触的面的相反侧。
一第1区域一
图3绘示三元相图记法中的第1区域A1的组成范围。在构成活性层的氧化物半导体中，通常在电子载流子浓度增大的同时场效迁移率增大。即，在本实施方式的薄膜晶体管1、薄膜晶体管2中，希望距栅极电极16近、且在施加正的栅极电压的状态下形成电流移动层的第1区域A1是具有某种程度的载流子浓度的氧化物半导体层。
另外，认为IGZO的传导带下端是通过In的5s轨道的重叠而形成，已知In含有率对IGZO系的特性影响很大。
若本实施方式所涉及的TFT的氧化物半导体层12处于第1区域A1中，优选的是以b≤17a/23-28/115、b≤-9a+28/5、b≥3a/7-3/14、c≤3/5(其中a+b+c＝1)表示的组成范围、即图4中B和C所示的区域，则可以得到场效迁移率超过30cm2/Vs且常断状态的薄膜晶体管。
这里，若使In含量自第1区域A1中图4的B所表示的组成范围起进一步增加、即增大a，则载流子浓度达到过剩的状态，虽然场效迁移率超过30cm2/Vs，但也难以得到常断状态的薄膜晶体管。
另一方面，若使Zn或Ga的含量自第1区域A1中图4的B所表示的组成范围进一步增加，则In含有率相对减少，容易得到常断状态的薄膜晶体管，但由于载流子浓度降低使场效迁移率减少，难以兼具超过30cm2/Vs的场效迁移率。
本发明的薄膜晶体管，通过控制作为距栅极电极近的一侧的第1区域的、通常容易形成简并传导(degenerate conduction)的高In含有率的IGZO层(所述第1区域)的组成，可以保持IGZO的高迁移率，同时实现低断开电流。此外，在活性层中单独使用相同组成的IGZO层时，难以实现低断开电流，但除IGZO层以外，通过进一步控制与第1区域相比位于相对于栅极电极较远的位置的第2区域的组成及膜厚，可以兼具超过30cm2/Vs的迁移率和1E-9A以下的低断开电流。
此外，本实施方式的薄膜晶体管1、薄膜晶体管2中的氧化物半导体层，在第1区域A1中具有IGZO作为电流路径，与例如使用IZO等制作作为沟道层的第1区域A1时相比，可以提供除可以降低特性的经时性劣化以外、还降低相对于驱动时的电压施加应力的特性劣化的薄膜晶体管。与IGZO单膜相比，对电应力的稳定性良好。
此外，本实施方式的薄膜晶体管1、薄膜晶体管2中，由于构成氧化物半导体层的第1区域A1及第2区域A2以包含In、Ga、Zn及O的同种材料形成，因此与实质上形成沟道层的第1区域A1与Si系等不同种类的材料接触时相比，界面的缺陷密度降低，可以提供从均一性、稳定性、可靠性的观点考虑也优异的薄膜晶体管。特别是与氧化物半导体(IGZO)单膜相比，对电应力的稳定性良好。
此外，由于形成沟道层的第1区域A1没有暴露于大气中，因此元件特性随时间或依存于元件放置的环境的劣化降低。
希望氧化物半导体层的第1区域A1的厚度为50nm以下，优选的是希望第1区域A1的层厚为20nm以下。进一步优选的是希望第1区域A1的层厚为5nm以上且小于10nm。
第1区域A1的厚度为5nm以上时，氧化物半导体层的均一性提高，容易得到高的迁移率；第1区域A1的厚度小于10nm时，总的载流子数减少，因此箍断(pinch off)变得容易。
一第2区域一
在氧化物半导体层12中距栅极电极16远的一侧的第2区域A2，与第1区域A1相比位于相对于栅极电极16远的一侧、即位于第1区域A1与栅极绝缘膜15接触的面的相反侧。第2区域A2以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，具有与第1区域A1的组成不同的组成。
需要说明的是，在本实施方式的薄膜晶体管1、薄膜晶体管2中，源极电极13和漏极电极14主要经由第2区域A2与氧化物半导体层12连接。因此，以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示的第2区域A2若满足q/(p+q)>0.875(即富含Ga)，则源极电极13、漏极电极14与氧化物半导体层12的接触电阻升高，存在场效迁移率减小的趋势。因此，为了制作高迁移率的薄膜晶体管，希望第2区域A2满足q/(p+q)≤0.875。
在第2区域A2中，若q/(p+q)≤0.250，则在第2区域A2中费米能级与传导带相对靠近，电子亲和力增大，形成容易实现低电阻化的状态。若在此状态下形成与第1区域A1接合的氧化物半导体膜(第2区域A2)，则形成除第1区域A1之外、在第2区域A2的主体中或表面附近也容易形成传导路径的状态，存在着导致断开电流增大的趋势。因此，在以In(p)Ga(q)Zn(r)O(s)(p>0，q>0，r>0，s>0)表示的第2区域A2中，必需是q/(p+q)>0.250。
此外，优选的是，第2区域A2的厚度超过10nm。进一步优选的是，第2区域A2的厚度小于70nm。
若第2区域A2的厚度超过10nm，则得到亚阈值摆幅值(S值)小的良好的晶体管特性。若第2区域A2的厚度为10nm以下，则容易引起S值的劣化。特别是若第2区域的厚度为30nm以上，则可以期待断开电流减小。
另一方面，若第2区域A2的厚度为70nm以上，则可以期待断开电流减小，从S值的观点考虑也没有问题，但是存在于源极电极13、漏极电极14与第1区域A1之间的电阻成分(第2区域的电阻)增大，存在场效迁移率降低的趋势。因此，优选的是，第2区域A2的膜厚超过10nm且小于70nm。
需要说明的是，从膜的均一性、图案形成性的观点考虑，氧化物半导体层12整体的膜厚(总膜厚)优选的是10nm～200nm左右，更优选的是超过15nm且小于80nm。
(源极、漏极电极)
源极电极13和漏极电极14只要均为具高导电性的电极即可，对材料、结构没有特别限定。例如，作为源极电极和漏极电极的材料，可以列举：A1、Mo、Cr、Ta、Ti、Au、Ag等金属；Al-Nd；氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化铟锌(IZO)等金属氧化物。通过使用所述材料(例如金属氧化物)形成单层或两层以上的积层结构，可以形成源极电极13、漏极电极14。
使用所述金属或金属氧化物构成源极电极13和漏极电极14时，考虑到成膜性、蚀刻或剥离法的图案形成性及导电性等，其厚度优选的是10nm以上、1000nm以下，更优选的是50nm以上、100nm以下。
<薄膜晶体管的制造方法>
接下来，对图1所示的底部栅极-项部接触型薄膜晶体管1的制造方法进行说明。
(栅极电极的形成)
首先，准备基板11，根据需要在基板11上形成除薄膜晶体管1以外的层，之后形成栅极电极16。
关于栅极电极16，考虑到与所用材料的适性，例如可以按照从印刷方式、涂布方式等湿式方式、真空蒸镀法、溅射法、离子镀覆法(Ion Plating method)等物理方式、化学气相沉积(Chemical Vapor Deposition，CVD)、等离子体CVD法等化学方式等中适当选择的方法进行成膜。例如，在成膜电极膜后，利用蚀刻或剥离法按照预定的形状进行图案化，形成栅极电极16。此时，优选的是，将栅极电极16及栅极配线同时进行图案化。
(栅极绝缘膜的形成)
在形成栅极电极16之后形成栅极绝缘膜15。
关于栅极绝缘膜15，考虑到与所用材料的适性，例如可以按照从印刷方式、涂布方式等湿式方式、真空蒸镀法、溅射法、离子镀覆法等物理方式、CVD、等离子体CVD法等化学方式等中适当选择的方法进行成膜。例如，通过光刻法(photolithography)及蚀刻将栅极绝缘膜15按照预定的形状进行图案化。
(氧化物半导体层的形成)
然后，按照第1区域A1、第2区域A2的顺序，利用溅射法、脉冲激光沉积法(PLD法)、CVD法等气相成膜法、喷墨法等成膜方法进行成膜，作为氧化物半导体层12。具体而言，作为第1区域A1，在绝缘膜15上成膜以In(a)Ga(b)Zn(c)O(d)(0<a≤37/60，3a/7-3/14≤b≤91a/74-17/40、其中b>0，0<c≤3/5，a+b+c＝1，d>0)表示的组成范围内(图3中A所表示的区域)、优选的是满足b≤17a/23-28/115、b≤-9a+28/5、b≥3a/7-3/14、c≤3/5的组成范围内(图4中B和C所表示的区域)、或者满足b≤17a/23-28/115、b≤-9a+28/5、b≥3a/37的组成范围内(图4中B所表示的区域)的IGZO膜。需要说明的是，当第1区域A1为图4的C所表示的组成范围内时，在电压应力时的特性稳定性方面有利。
然后，作为第2区域A2，成膜以In(p)Ga(q)Zn(r)0(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示、特别优选的是满足0.250<q/(p+q)≤0.875的IGZO膜。
一第1区域的成膜一
例如，作为第1区域A1，形成满足a＝37/60，b＝1/20，c＝1/3的膜，使膜厚达到5Inm。作为以满足所述的金属元素的组成比的方式进行成膜的方法，当为溅射成膜时，第1区域A1可以是将In、Ga、Zn或它们的氧化物或它们的复合氧化物的靶材组合使用的共溅射，也可以事先准备已成膜的IGZO膜中的金属元素的组成比满足所述比例的复合氧化物靶材后单独进行溅射。
成膜中的基板温度可以根据基板任意选择，但是当使用树脂制的可挠性基板时，为了防止基板的变形等，基板温度优选的是更接近室温。
提高第1区域A1的载流子密度时，可以相对降低成膜时的成膜室内的氧分压，以降低膜中的氧浓度。例如，使成膜时的氧分压/氩分压比成为0.005。反之，当降低电子载流子密度时，通过相对提高成膜时的成膜室内的氧分压(例如，成膜时的氧分压/氩分压比成为0.067)、或者在成膜中或成膜后照射氧自由基、或者在臭氧环境气体中对所述成膜面照射紫外线等，可以提高膜中的氧浓度。
需要说明的是，在本实施方式的薄膜晶体管的制造方法中，优选的是，溅射成膜第1区域A1时的第1氧分压/氩分压比高于溅射成膜第2区域A2时的第2氧分压/氩分压比。
一第2区域的成膜一
在形成作为第1区域A1的IGZO膜后，进行作为第2区域A2的IGZO膜的成膜。第2区域A2的成膜可以采用下述方法：在第1区域A1的成膜后暂且停止成膜，并改变成膜室内的氧分压和施加在靶材上的电力，之后再次开始成膜的方法；也可以是不停止成膜，而快速或缓慢地改变成膜室内的氧分压和施加在靶材上的电力的方法。
此外，还可以采用靶材直接使用第1区域A1的成膜时使用的靶材、并改变投入的电力的方法；也可以采用从第1区域A1的成膜向第2区域A2的成膜切换时，停止向第1区域A1的成膜中使用的靶材投入电力，而向包含In、Ga、Zn的不同的靶材施加电力的方法；还可以采用除第1区域A1的成膜中使用的靶材以外，进而向多个靶材追加施加电力的方法。例如，作为第2区域A2，成膜50nm厚的以工n(p)Ga(q)Zn(r)O(s)(p>0，q>0，r>0，s>0)、q/(p+q)＝0.750表示的IGZO层。
成膜第2区域A2时的基板温度可以根据基板任意选择，当使用树脂制的可挠性基板时，与第1区域A1及成膜时一样，基板温度优选的是更接近室温。
提高第2区域A2的载流子密度时，可以相对降低成膜时的成膜室内的氧分压，以降低膜中的氧浓度。例如使成膜时的氧分压/氩分压比成为0.005。反之，当降低电子载流子密度时，通过相对提高成膜时的成膜室内的氧分压(例如，使成膜时的氧分压/氩分压比成为0.067)、或者在成膜中或成膜后照射氧自由基、或者在臭氧环境气体中对所述成膜基板表面照射紫外线等，可以提高膜中的氧浓度。
通过照射氧自由基或在臭氧环境气体中照射紫外线来提高膜中的氧浓度时，可以在第1区域A1和第2区域A2的成膜中和成膜后进行，也可以只在第2区域A2的成膜后进行。此外，照射氧自由基时的基板温度可以根据基板任意选择，但在使用可挠性基板时，基板温度优选的是更接近室温。
通过溅射法成膜各区域A1、A2时，优选的是，在不暴露于大气中的情况下连续成膜氧化物半导体层12。通过不暴露于大气中而成膜氧化物半导体层12，可以防止各区域A1、A2间混入杂质，其结果，可以得到更优异的晶体管特性。此外，可以减少成膜工序数，因此还可以降低制造成本。
此外，在本实施方式中，当制造底部栅极型薄膜晶体管1时，以第1区域A1、第2区域A2的顺序成膜氧化物半导体层12；当制造图2所示的项部栅极型薄膜晶体管2时，能够以第2区域A2、第1区域A1的顺序进行成膜。
此外，氧化物半导体层12的载流子浓度的控制可以通过调制第1区域A1、第2区域A2的组成来进行，此外还可以通过控制成膜时的氧分压来进行。
具体而言，氧化物半导体层12中的氧浓度的控制可以通过分别控制第1区域A1及第2区域A2的成膜时的氧分压来进行。例如，在溅射成膜氧化物半导体层12时，使成膜室内成为第1氧分压/氩分压比以成膜第1区域A1，使成膜室内成为第2氧分压/氩分压比以成膜第2区域A2。当提高成膜时的氧分压时，可以降低载流子浓度，随之可以期待断开电流的降低。另一方面，当降低成膜时的氧分压时，可以增大载流子浓度，随之可以期待场效迁移率的增大。
此外，在第1区域A1的成膜中及/或成膜后，通过对第1区域A1的成膜面照射氧自由基、或者在臭氧环境气体中对第1区域A1的成膜面照射紫外线，也可以促进膜的氧化，降低第1区域中的氧缺损量。
此外，通过向由第1区域A1及第2区域A2构成的氧化物半导体层12的一部分Zn中掺杂能带宽度(band gap)更宽的元素离子，随着光学能带宽度增大可以赋予光照稳定性。具体而言，通过掺杂Mg，可以增大膜的能带宽度。例如，通过向第1区域A1和第2区域A2中分别掺杂Mg，与只控制In、Ga、Zn的组成比的***相比，保持积层膜的能带侧面图不变，而可以增大能带宽度。
例如，由于有机电致发光(有机EL)中使用的蓝色发光层在λ＝450nm左右显示出具有峰值的宽的发光，因此假设IGZO膜的光学能带宽度较窄，在所述区域具有光学吸收时，容易引起晶体管的阈值偏移。因此，特别是作为用于有机EL驱动用的薄膜晶体管，优选的是，活性层中使用的材料的能带宽度较大。
此外，第1区域A1及第2区域A2的载流子密度也可以通过阳离子掺杂剂来任意控制。当欲使载流子密度增加时，可以掺杂容易形成价数相对较大的阳离子的材料(例如Ti、Zr、Hf、Ta等)。但是，当掺杂价数大的阳离子时，氧化物半导体膜的构成元素数增加，因此在成膜工艺的单纯化、低成本化方面，优选的是，利用氧浓度(氧缺损量)来控制载流子密度。
此外，从可以在300℃以下的温度下成膜的角度考虑，优选的是，氧化物半导体层12为非晶质。例如，非晶质的IGZO膜可以在200℃以下的基板温度下成膜。氧化物半导体层是否是非晶质可以通过X射线衍射测定来确认。即，当通过X射线衍射测定没有检测到显示出晶体结构的明确的峰值时，可以判定所述氧化物半导体层为非晶质。
而且，在形成氧化物半导体层12之后可以进行退火处理。退火时的环境气体可以根据膜来任意选择，而退火温度可以根据基板11任意选择，但在使用可挠性基板时，优选的是在更低温度下(例如200℃以下)进行退火。另一方面，当使用玻璃基板等具有高耐热性的基板时，可以在500℃左右的高温下进行退火处理。
此外，从形成欧姆接触的角度考虑，优选的是，在成膜第1区域及第2区域后，在300℃以上的温度下进行后期退火处理。
图5是将5层Ga/(In+Ga)＝0.75的IGZO膜和Ga/(In+Ga)＝0.25的IGZO膜积层得到的积层膜的截面STEM(扫描透射电子显微镜)像，图5的(A)是刚刚积层后(退火处理前)的截面STEM像，图5的(B)是在退火温度600℃下处理后的截面STEM像。由图5可以确认：在IGZO膜的积层结构中，即使在600℃下进行退火处理，也维持积层结构。
将积层有第1区域A1和第2区域A2的氧化物半导体膜按照经由栅极绝缘膜15而与之后形成的栅极电极16对向配置的方式进行图案化，由此形成氧化物半导体层12。图案的形成例如可以通过光刻法及蚀刻来进行。具体而言，利用光刻法在残留的部分形成抗蚀剂图案，再利用盐酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等酸溶液进行蚀刻，由此形成图案。
(源极电极和漏极电极的形成)
在形成氧化物半导体层12之后，在氧化物半导体层12之上形成用于形成源极电极13、漏极电极14的金属膜。
关于源极电极13和漏极电极14，考虑到与所用材料的适性，例如均可以按照从印刷方式、涂布方式等湿式方式、真空蒸镀法、溅射法、离子镀覆法等物理方式、CVD、等离子体CVD法等化学方式等中适当选择的方法进行成膜。
例如，利用蚀刻或剥离法将金属膜以预定的形状进行图案化，以形成源极电极13和漏极电极14。此时，优选的是，将源极电极13、漏极电极14、与源极电极13、漏极电极14连接的配线(未图示)同时进行图案化。
按照以上的次序，可以制作图1所示的薄膜晶体管1。
本发明的薄膜晶体管兼具高迁移率和常断状态，可适用于各种器件。使用了本发明的薄膜晶体管的本发明的显示装置及传感器，均由于低耗电量而显示出良好的特性。需要说明的是，这里所说的“特性”，在显示装置中是指显示特性，在传感器中是指灵敏度特性。
<液晶显示装置>
关于具备本发明的薄膜晶体管的显示装置的一实施方式即液晶显示装置，图6绘示其一部分的概略截面图，图7绘示其电气配线的概略构成图。
如图6所示，本实施方式的液晶显示装置5的构成如下，其具备：图2所示的项部栅极-底部接触型的薄膜晶体管2，其中包括栅极电极16、栅极绝缘膜15、由第1区域A1和第2区域A2构成的氧化物半导体层12、源极电极13、以及漏极电极14；液晶层57，其在薄膜晶体管2的栅极电极16上的、保护薄膜晶体管2的栅极电极16的钝化层54上被像素下部电极55及其对向上部电极56夹持；以及RGB彩色滤光片58，用于与各像素对应以产生不同的颜色；在TFT2的基板11侧及彩色滤光片58上分别具备偏光板59a、偏光板59b。
此外，如图6、图7所示，本实施方式的液晶显示装置5具备：相互平行的多条栅极配线51；以及与所述栅极配线51交叉的相互平行的数据配线52。这里，栅极配线51与数据配线52电绝缘。在栅极配线51与数据配线52的交叉部附近设有薄膜晶体管2。
薄膜晶体管2的栅极电极16与栅极配线51连接，薄膜晶体管2的源极电极13与数据配线52连接。此外，薄膜晶体管2的漏极电极14经由设在栅极绝缘膜15上的接触孔(contact hole)19(导电体埋入接触孔19中)与像素下部电极55进行电气连接。此像素下部电极55与接地的对向上部电极56一起构成电容器53。
在图6所示的本实施方式的液晶装置中，虽然具备项部栅极型的薄膜晶体管，但本发明的显示装置即液晶装置中使用的薄膜晶体管并不限于项部栅极型，可以是底部栅极型的薄膜晶体管。
由于本发明的薄膜晶体管具有高迁移率，因此在液晶显示装置中可以实现高精细、快速回应、高对比度等高品质显示，还适于大画面化。此外，特别是当氧化物半导体层12(活性层)为非晶质时，可以抑制元件特性的偏差，实现大画面且无不均的优异的显示品质。而且，由于特性偏移少，因此可以降低栅极电压，进而可以降低显示装置的耗电量。
此外，根据本发明，构成氧化物半导体层(活性层)的第1区域A1及第2区域A2可以使用能够在低温(例如200℃以下)下成膜的非晶质膜来形成，因此可以使用树脂基板(塑料基板)作为基板。因此，根据本发明，还可以提供显示品质优异的可挠式液晶显示装置。
<有机EL显示装置>
作为具备本发明的TFT的显示装置的一个实施方式，关于有源矩阵方式的有机EL显示装置，在图8中绘示其一部分的概略截面图，在图9中绘示电气配线的概略构成图。
在有机EL显示装置的驱动方式中，有单纯矩阵方式和有源矩阵方式两种。虽然单纯阵列方式具有能够以低成本制作的优点，但由于是一条一条地选择扫描线使像素发光，因此扫描线数与每条扫描线的发光时间成反比。因此，难以实现高精细化及大画面化。在有源矩阵方式中，每一个像素都形成晶体管或电容器，因此制造成本增加，但不存在如单纯阵列方式那样不增加扫描线数的问题，因此适于高精细化及大画面化。
本实施方式的有源矩阵方式的有机EL显示装置6，在基板60上的钝化层61a上分别具备项部栅极-项部接触型的薄膜晶体管作为驱动用TFT2a及切换用TFT2b。驱动用TFT2a包括栅极电极16a、栅极绝缘膜15、第1区域A1和第2区域A2、源极电极13a以及漏极电极14a。切换用TFT2b包括栅极电极16b、栅极绝缘膜15、由第1区域A1和第2区域A2构成的氧化物半导体层12、源极电极13b以及漏极电极14b。在薄膜晶体管2a、2b上具备有机发光元件65，所述有机发光元件65包含夹在下部电极62和上部电极63中的有机发光层64，并通过钝化层61b保护上部电极63的上面。
此外，如图8、图9所示，本实施方式的有机EL显示装置6具备：相互平行的多条栅极配线66；以及与所述栅极配线66交叉的相互平行的数据配线67及驱动配线68。这里，栅极配线66和数据配线67、驱动配线68电气绝缘。切换用薄膜晶体管2b的栅极电极16b与栅极配线66连接，切换用薄膜晶体管2b的源极电极13b与数据配线67连接。此外，切换用薄膜晶体管2b的漏极电极14b与驱动用薄膜晶体管2a的栅极电极16a连接，同时通过使用电容器69使驱动用薄膜晶体管2a保持导通状态。驱动用薄膜晶体管2a的源极电极13a与驱动配线68连接，而漏极电极14a与有机EL发光元件65连接。
在图8所示的本实施方式的有机EL装置中，虽然也具备项部栅极型的薄膜晶体管2a、2b，但本发明的显示装置即有机EL装置中使用的薄膜晶体管并不限于项部栅极型，可以是底部栅极型的薄膜晶体管。
由于本发明的薄膜晶体管具有高迁移率，因此耗电量低且可以实现高品质的显示。此外，根据本发明，由于构成氧化物半导体层(活性层)的第1区域A1及第2区域A2可以使用能够在低温(例如200℃以下)下成膜的非晶质膜来形成，所以可以使用树脂基板(塑料基板)作为基板。因此，根据本发明，可以提供显示品质优异的可挠式有机EL显示装置。
需要说明的是，在图8所示的有机EL显示装置中，既能够以上部电极63作为透明电极，形成项部发射型；也能够以下部电极62及TFT2a、TFT2b的各电极作为透明电极，由此形成底部发射型。
<X射线传感器>
关于本发明的传感器的一实施方式即X射线传感器，图10中绘示其一部分的概略截面图，图11中绘示其电气配线的概略构成图。
本实施方式的X射线传感器7具备形成于基板11上的包含栅极电极16、栅极绝缘膜15、具备第1区域A1和第2区域A2的氧化物半导体层12、源极电极13、漏极电极14的薄膜晶体管2及电容器70、形成于电容器70上的电荷收集用电极71、X射线变换层72和上部电极73而构成。在薄膜晶体管2上设有钝化膜75。
电容器70形成以电容器用下部电极76和电容器用上部电极77夹持绝缘膜78的结构。电容器用上部电极77经由设在绝缘膜78上的接触孔79与薄膜晶体管2的源极电极13和漏极电极14中的任一个(在图10中是指漏极电极14)连接。
电荷收集用电极71设在电容器70中的电容器用上部电极77上，与电容器用上部电极77连接。X射线变换层72由非晶质硒形成，以覆盖薄膜晶体管2及电容器70的方式设置。上部电极73设在X射线变换层72上，与X射线变换层72连接。
如图11所示，本实施方式的X射线传感器7具备：相互平行的多条栅极配线81；以及与栅极配线81交叉的、相互平行的多条数据配线82。这里，栅极配线81与数据配线82电气绝缘。在栅极配线81与数据配线82的交叉部附近具备薄膜晶体管2。
在图10、图11中，薄膜晶体管2的栅极电极16与栅极配线81连接，薄膜晶体管2的源极电极13与数据配线82连接。此外，薄膜晶体管2的漏极电极14与电荷收集用电极71连接，而且，此电荷收集用电极71与接地的对向电极76一起构成电容器70。
在本构成的X射线传感器7中，在图10中从上部(上部电极73侧)照射X射线，在X射线变换层72中生成电子-空穴对。通过上部电极73事先对此X射线变换层72施加高电场，使生成的电荷蓄积在电容器70中，通过依次扫描薄膜晶体管2来读取。
本发明的X射线传感器，由于具备接通电流高、可靠性优异的薄膜晶体管2，因此信噪比(S/N)高、灵敏度特性优异，因此在X射线数字摄影装置中使用时，可以得到动态范围广的图像。
特别是本发明的X射线数字摄影装置，不是只能够进行静止图像摄影，还可适用于以一台进行动画的透视和静止图像的摄影的X射线数字摄影装置。而且，当薄膜晶体管2中的构成氧化物半导体层(活性层)的第1区域A1及第2区域A2为非晶质时，可以得到均一性优异的图像。
需要说明的是，在图10所示的本实施方式的X射线传感器中，虽然具备项部栅极型薄膜晶体管，但本发明的传感器中使用的薄膜晶体管并不限于项部栅极型，可以是底部栅极型薄膜晶体管。
[实施例]
以下，说明实验例，但本发明并不受这些实施例的任何限定。
本发明人等在本发明的薄膜晶体管中，关于构成氧化物半导体层的第1区域A1及第2区域，进行以下实验，证实在特定的组成范围内可以制造迁移率高且断开电流低的元件。
<TFT特性的第1区域组成依存性>
首先，作为实施例1～实施例8及比较例1～比较例4，制作下述的底部栅极、顶部接触型薄膜晶体管。
基板使用表面上形成有SiO2的氧化膜(厚度：100nm)、且高浓度掺杂SiO2的p型硅基板(三菱材料公司(Mitsubishi Materials Corporation)制)。
关于氧化物半导体层，首先，将In(a)Ga(b)Zn(c)0(d)，(a>0，b>0，c>0，d>0，a+b+c＝1)溅射成膜使达到5nm的厚度，作为第1区域。这里，如以下的表2所示调制组成。
另一方面，以50nm的厚度溅射成膜以In(p)Ga(q)Zn(r)O(s)(p>0，q>0，r>0，s>0)、q/(p+q)＝0.750表示的IGZO膜，作为第2区域A2。
在各区域间在不暴露于大气中的情况下连续成膜氧化物半导体层。在第1区域、第2区域中，各区域的溅射采用使用In2O3靶材、Ga2O3靶材、ZnO靶材的三元共溅射来进行。各区域的膜厚的调整通过调整成膜时间来进行。
第1区域的组成和TFT的特性见以下的表2。此外，第1区域的成膜条件在实施例1～实施例8、比较例1～比较例4中共通且如下。
(第1区域的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧/氩分压：0.067
此外，第2区域的溅射条件如下，在所述实施例1～实施例8及比较例1～比较例4中共通。
(第2区域的溅射条件)
达到的真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.067
In2O3、Ga2O3、ZnO靶材的投入电力比：19.3：70.0：14.5
通过溅射进行所述两种氧化物半导体膜的积层，之后利用真空蒸镀法，经由金属罩在所积层的膜上形成包含Ti(10mn)/Au(40nm)的电极层。形成电极层后，在300℃、氧分压为100％的环境气体下进行后期退火处理。
通过以上操作，作为沟道长为180μm、沟道宽为1mm的底部栅极型薄膜晶体管，得到下述表2所示的实施例1～实施例8及比较例1～比较例4的薄膜晶体管。
对于制作的所述实施例1～实施例8及比较例1～比较例4的薄膜晶体管，使用半导体参数、分析仪4156C(商品名，安捷伦科技(AgilentTechnologies)公司制)，进行晶体管特性(Vg-Id特性)及迁移率μ的测定。
Vg-Id特性的测定如下进行：将漏极电压(Vd)固定在10V，在-30V～+30V的范围内扫描栅极电压(Vg)，通过测定各栅极电压(Vg)下的漏极电流(Id)来进行。断开电流(Ioff)以Vg-Id特性中Vg＝0V时的电流值来定义。
此外，关于迁移率，将漏极电压(Vd)固定在1V，在此状态下在-30V～+30V的范围内扫描栅极电压(Vg)，由所得的线形区域中的Vg-Id特性算出线形迁移率，记作迁移率。
在测定结果中，代表性的Vg-Id曲线(实施例1、比较例1、3)见图12。
此外，关于调制第1区域的组成时的特性，汇总的结果为图13及图14的三元相图。在图13的区域中，当组成范围处于被三角形包围的区域B中时，可以兼具常断状态和超过30cm2/Vs的高迁移率。此区域相当于以b≤17a/23-28/115，b≥3a/37，b≤-9a+28/5(其中a+b+c＝1)表示的组成范围。
在第1区域组成处于图14的区域A所表示的区域内的实施例1中，实现常断状态(Id≤1E-9、Vg＝0V)且得到了μ＝42.8cm2/Vs的高迁移率。而在与实施例1相比特别是In含量增加的比较例1～比较例4中，虽然载流子浓度过剩、且得到了高迁移率，但难以实现常断状态驱动。
关于实施例1～实施例8、比较例1～比较例4，除第1区域的组成比外，将迁移率、断开电流的结果汇总示于下述表2。
【表2】
可知：当第2区域的组成及成膜条件相同时，晶体管特性较大程度依存于第1区域的组成。可明确得知特别是在b17a/23-28/115，b≥3a/37，b-9a+28/5(其中a+b+c＝1)的范围内，兼具超过30cm2/Vs的场效迁移率和常断状态(Id＝1E-9、Vg＝0V)特性。
<TFT特性的IGZO层组成依存性>
为了评价TFT特性是如何根据第2区域的组成而发生变化，制作下述的底部栅极、项部接触型薄膜晶体管，作为实施例9～实施例13、比较例5、
比较例6。基本的晶体管的制作方法与实施例1相同，第1区域固定为IGZO(a：b：c＝37/60：3/60：20/60)，只将第2区域的组成按照以下的表3进行调制。
在第2区域的成膜条件中，达到的真空度、成膜压力、成膜温度、氧/氩分压共通，分别为6×10-6Pa、4.4×10-1Pa、室温、0.067，如以下表3所示调制阳离子组成比，进行成膜。成膜后，在下述条件下进行退火。
(后期退火条件)
退火温度：300℃
退火时间：1小时
退火环境气体：氧分压100％
测定迁移率、断开电流，结果见下述表3。
【表3】
Figure BDA0000464265370000251
由表3可知：在第2区域为p＝0、q/(p+q)>0.875的比较例5的情况下，TFT没有工作。认为这是由于源极、漏极电极与第2区域的接触电阻增大的缘故，当q/(P+q)>0.875时，难以制作高迁移率的TFT(可以制作通过控制第2区域成膜时的氧分压而进行工作的TFT)。因此可知：当第1区域的组成相同时，优选的是第2区域的q/(p+q)为0.875以下。
另一方面，当减少q/(p+q)使q/(p+q)＝0.250时，在(比较例6)中，阈值向负向大幅偏移，形成断开电流大幅增加的状态。作为所述断开电流增大的主要原因，可以列举：通过增加In含有率，第2区域的载流子浓度相对增加；以及电子亲和力也变得较高。此时，认为载流子从第1区域流入第2区域、或者在第2区域中产生传导载流子路径，若不大量施加负的栅极偏压，则难以箍断。因此，为了制作迁移率高且断开电流低的晶体管，必须是q/(p+q)>0.250。
因此，当第1区域的组成相同时，若使第2区域的组成满足0.250<q/(p+q)≤0.875，则可以制作在保持高迁移率的同时断开电流低的TFT。
<TFT特性的IGZO层膜厚依存性>
然后，作为实施例15～实施例17，接下来制作下述的底部栅极、顶部接触型薄膜晶体管。除了使第1区域的组成达到IGZO(1.85：0.15：1，与实施例1相同的组成)、并将第2区域的组成固定为IGZO(0.5：1.5：1)、使第2区域的膜厚分别变为10nm、30nm、50nm、70nm以外，使基本组成、构成与实施例1相同，制作实施例15～实施例17的薄膜晶体管。使用制作的实施例15～实施例17的薄膜晶体管，评价第2区域的膜厚是如何影响TFT特性的。晶体管的构成和TFT特性见以下表4。
【表4】
Figure BDA0000464265370000261
如表4所示可知，均具有高迁移率和低断开电流，但在第2区域的膜厚为10nm以下时，虽然迁移率变高，但S值恶化，断开电流处于增大的趋势。另一方面，当第2区域的膜厚为30nm以上时，S值良好，可以期待降低断开电流。因此，当第1区域的组成相同时，优选的是，第2区域的膜厚超过10nm、且尽可能达到30nm以上。若第2区域的膜厚为70nm以上，则发现迁移率少许下降，所以更优选的是第2区域的膜厚小于70nm。
需要说明的是，在所述本实施例1～实施例8中，虽然第2区域的膜厚为50nn，但均兼具高迁移率和常断状态，S值也良好(0.5V/decade以下)。在本实施例1～实施例8中，虽然第1区域的组成相差甚大，但这暗示：即使第1区域的组成不同，但所述趋势可以适用。因此可知：当固定第1区域组成时，优选的是，第2区域的膜厚超过10nm且小于70nnm。
<晶体管的驱动稳定性>
接下来，对于实施例1的晶体管，通过继续施加恒定电压来进行驱动稳定性评价。作为比较例，除了以IGZO(In：Ga：Zn＝1：1：1)单膜(膜厚50nm)作为活性层部位以外，进行与实施例2相同的操作，制作普通的IGZO-TFT(比较例7)。此外，除了以IZO(In：Zn＝1：1)作为第1区域以外，制作与实施例1的TFT具有相同的构成的TFT(比较例8)。
作为恒定电压应力，继续施加Vg＝+15V、Vd＝+10V，经过一定时间后扫描Vg，评价Vg-Id特性，Vg-Id特性的评价结束后，再次继续施加恒定电压应力。
相对于应力时间的阈值偏移量(ΔVth)见图15。此外，根据图15的ΔVth的应力时间依存性的数据点，利用指数近似进行外插，算出108秒后的阈值偏移量，结果见表5。这里，评价ΔVth时的Vth由Vg-Id曲线与标准化电流值W/L×10-9(A)的交点算出。
表5显示实施例1、比较例7、比较例8的场效迁移率和AVth。
【表5】
Figure BDA0000464265370000271
由图15可明确得知：与现有的IGZO-TFT相比，本发明的晶体管对继续驱动的稳定性极高。此外，如表5所示，特别是在形成电流路径的第1区域中，与使用IZO时相比，如本实施例那样使用IGZO时，对驱动时的电压施加应力的稳定性提高。可知通过使用本发明的晶体管，场效迁移率达到现有的IGZO-TFT的两倍以上，同时对继续驱动的稳定性也提高一位数以上。
<TFT特性的退火温度依存性>
在与实施例1相同的条件下形成第1区域，之后如以下的表6所示调制阳离子组成比，进行成膜。在第2区域的成膜条件中，达到的真空度、成膜压力、成膜温度、氧/氩分压共通，分别为6×10-6Pa、4.4×10-1Pa、室温、0.067。成膜后，在以下的条件下进行退火。
(后期退火条件)
退火温度：400℃
退火时间：1小时
退火环境气体：大气
测定迁移率、断开电流，结果见下述表6。
【表6】
Figure BDA0000464265370000281
如表6所示，即使在400℃下退火的情况下，当q/(p+q)>0.250时，断开电流也达到1E-9A以下。
综上所述，对本发明的薄膜晶体管的用途没有特别限定，但本发明的薄膜晶体管适合作为例如作为电光学装置的显示装置(例如液晶显示装置、有机电致发光(EL，Electro Luminescence)显示装置、无机EL显示装置等)中的驱动元件。
而且，本发明的薄膜晶体管还适合用作使用树脂基板可以通过低温工艺制作的可挠性显示器等器件、电荷耦合器件(Charge Coupled Device，CCD)、互补式金属氧化物半导体(Complementary Metal OXideSemiconductor，CMOS)等图像传感器、X射线传感器等各种传感器、微电子机械***(Micro Electro Mechanical System，MEMS)等各种电子器件中的驱动元件(驱动电路)。
关于日本专利申请2011-177235的揭示，其整体通过参照而纳入本说明书中。
关于本说明书中记载的所有文献、专利申请以及技术标准，与具体且分别地记载各个文献、专利文献以及技术规格通过参照而纳入的情形相同程度地通过参照而纳入本说明书中。

Claims (18)

1.一种薄膜晶体管，包括：
栅极电极；
栅极绝缘膜，其与所述栅极电极相接触；
氧化物半导体层，包括第1区域和第2区域，且经由所述栅极绝缘膜而与所述栅极电极对向配置，所述第1区域以In(a)Ga(b)Zn(c)O(d)(0＜a≤37/60，3a/7-3/14≤b≤91a/74-17/40，其中b>0，0＜c≤3/5，a+b+c＝1，d>0)表示，所述第2区域以In(p)Ga(q)Zn(r)O(s)(q/(p+q)>0.250，p>0，q>0，r>0，s>0)表示，且与所述第1区域相比位于相对于所述栅极电极较远的位置；以及
源极电极和漏极电极，彼此分离配置，且经由所述氧化物半导体层可以导通。
2.根据权利要求1所述的薄膜晶体管，其中所述第1区域为以b≤17a/23-28/115、b≤-9a+28/5、b≥3a/7-3/14、c≤3/5表示的组成范围内。
3.根据权利要求1所述的薄膜晶体管，其中所述第1区域为以b≤17a/23-28/115、b≤-9a+28/5、b≥3a/37表示的组成范围内。
4.根据权利要求1至3中任一项所述的薄膜晶体管，其中所述第2区域以q/(p+q)≤0.875表示。
5.根据权利要求1至4中任一项所述的薄膜晶体管，其中所述第2区域的膜厚超过10nm且不足70nm。
6.根据权利要求1至5中任一项所述的薄膜晶体管，其中所述氧化物半导体层为非晶质。
7.根据权利要求1至6中任一项所述的薄膜晶体管，其中所述薄膜晶体管为底部栅极-项部接触型或项部栅极-底部接触型。
8.一种薄膜晶体管的制造方法，制造根据权利要求1至7中任一项所述的薄膜晶体管，且包括：
使成膜室内成为第1氧分压/氩分压比，利用溅射法成膜构成所述氧化物半导体层的所述第1区域的工序；以及
使所述成膜室内成为第2氧分压/氩分压比，利用所述溅射法成膜构成所述氧化物半导体层的所述第2区域的工序。
9.一种薄膜晶体管的制造方法，制造根据权利要求1至7中任一项所述的薄膜晶体管，且包括：
利用溅射法成膜所述第1区域的工序；
利用所述溅射法成膜所述第2区域的工序；以及
在所述第1区域的成膜中及/或成膜后对所述第1区域的成膜面照射氧自由基的工序。
10.一种薄膜晶体管的制造方法，制造根据权利要求1至7中任一项所述的薄膜晶体管，且包括：
利用溅射法成膜所述第1区域的工序；
利用所述溅射法成膜所述第2区域的工序；以及
在所述第1区域的成膜中及/或成膜后，在臭氧环境气体中对所述第1区域的成膜面照射紫外线的工序。
11.根据权利要求8至10中任一项所述的薄膜晶体管的制造方法，其中在成膜所述第1区域的工序和成膜所述第2区域的工序期间不将所述氧化物半导体层暴露于大气中。
12.根据权利要求8至11中任一项所述的薄膜晶体管的制造方法，其中在成膜所述第1区域及所述第2区域后，在300℃以上的温度下进行后期退火处理。
13.根据权利要求8所述的薄膜晶体管的制造方法，其中所述第1氧分压/氩分压比高于所述第2氧分压/氩分压比。
14.一种显示装置，包括根据权利要求1至7中任一项所述的薄膜晶体管。
15.一种图像传感器，包括根据权利要求1至7中任一项所述的薄膜晶体管。
16.一种X射线传感器，包括根据权利要求1至7中任一项所述的薄膜晶体管。
17.一种X射线数字摄影装置，包括根据权利要求16所述的X射线传感器。
18.根据权利要求17所述的X射线数字摄影装置，其中所述装置可以进行动画摄影。
CN201280038731.4A 2011-08-12 2012-07-09 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置 Active CN103733345B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011177235A JP5052693B1 (ja) 2011-08-12 2011-08-12 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP2011-177235 2011-08-12
PCT/JP2012/067508 WO2013024647A1 (ja) 2011-08-12 2012-07-09 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置

Publications (2)

Publication Number Publication Date
CN103733345A true CN103733345A (zh) 2014-04-16
CN103733345B CN103733345B (zh) 2016-08-17

Family

ID=47189497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280038731.4A Active CN103733345B (zh) 2011-08-12 2012-07-09 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置

Country Status (6)

Country Link
US (1) US9324880B2 (zh)
JP (1) JP5052693B1 (zh)
KR (1) KR101659074B1 (zh)
CN (1) CN103733345B (zh)
TW (1) TWI543379B (zh)
WO (1) WO2013024647A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845545A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN109494303A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
CN110121785A (zh) * 2016-12-27 2019-08-13 夏普株式会社 具备氧化物半导体tft的半导体装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9231002B2 (en) * 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015079756A1 (ja) * 2013-11-26 2015-06-04 シャープ株式会社 半導体装置
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10269832B2 (en) 2014-10-10 2019-04-23 Joled Inc. Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2016157016A1 (en) * 2015-03-27 2016-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
TWI737665B (zh) 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TW202343784A (zh) 2016-07-11 2023-11-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
DE112017004841T5 (de) 2016-09-27 2019-06-19 Sharp Kabushiki Kaisha Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
CN110121765B (zh) 2016-12-27 2023-04-28 夏普株式会社 半导体装置的制造方法和成膜装置
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
US11735672B2 (en) * 2021-03-29 2023-08-22 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021333A (ja) * 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101882630A (zh) * 2008-09-01 2010-11-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP2011103402A (ja) * 2009-11-11 2011-05-26 Idemitsu Kosan Co Ltd 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283753A (en) * 1979-09-28 1981-08-11 Sprague Electric Company Low firing monolithic ceramic capacitor with high dielectric constant
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5690063B2 (ja) 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021333A (ja) * 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
CN101882630A (zh) * 2008-09-01 2010-11-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2011103402A (ja) * 2009-11-11 2011-05-26 Idemitsu Kosan Co Ltd 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845545A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法
CN110121785A (zh) * 2016-12-27 2019-08-13 夏普株式会社 具备氧化物半导体tft的半导体装置
CN109494303A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
CN109494303B (zh) * 2017-09-12 2024-01-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法

Also Published As

Publication number Publication date
KR20140046017A (ko) 2014-04-17
KR101659074B1 (ko) 2016-09-30
TW201310658A (zh) 2013-03-01
TWI543379B (zh) 2016-07-21
US20140231798A1 (en) 2014-08-21
JP5052693B1 (ja) 2012-10-17
CN103733345B (zh) 2016-08-17
JP2013041945A (ja) 2013-02-28
WO2013024647A1 (ja) 2013-02-21
US9324880B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
CN103733345B (zh) 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN102403361B (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
US8692252B2 (en) Thin-film transistor, method of producing the same, and devices provided with the same
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TWI615902B (zh) 半導體元件的製造方法及場效電晶體的製造方法
KR101661834B1 (ko) 전계 효과형 트랜지스터의 제조 방법
JP2012191072A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
WO2013161570A1 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
KR101717336B1 (ko) 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221125

Address after: South Korea Gyeonggi Do Yongin

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Japan Tokyo port West linen two, Ding Mu 26, No. 30

Patentee before: FUJIFILM Corp.