CN103730450A - 有机电激发光二极体储存电容结构及其制备方法 - Google Patents
有机电激发光二极体储存电容结构及其制备方法 Download PDFInfo
- Publication number
- CN103730450A CN103730450A CN201310597790.1A CN201310597790A CN103730450A CN 103730450 A CN103730450 A CN 103730450A CN 201310597790 A CN201310597790 A CN 201310597790A CN 103730450 A CN103730450 A CN 103730450A
- Authority
- CN
- China
- Prior art keywords
- metal level
- insulating barrier
- metal layer
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种有机电激发光二极体储存电容结构及其制备方法,包括在玻璃基板上依次设置的多晶硅层、第一绝缘层、第一金属层、第二绝缘层、第二金属层以及第三绝缘层,第一金属层与第二金属层相互平行形成第一电容。在第三绝缘层上设有第三金属层,第三金属层与第二金属层相互平行形成第二电容,第二绝缘层与第三绝缘层对应第一金属层与第三金属层位置形成有接触洞,第二金属层形成有用于避开接触洞的避让区域,第三金属层与第一金属层通过接触洞接触导通,从而形成第一电容与第二电容的并联连接。通过在第一电容上增加一第三金属层,使其与第二金属层构成第二电容,通过接触洞使得第二电容与第一电容并联,即减小电容面积,还可维持电容容量。
Description
技术领域
本发明涉及一种AMOLED背板像素布局工艺,尤其涉及一种有机电激发光二极体储存电容结构及其制备方法。
背景技术
目前AMOLED背板像素布局占用面积最大的就是储存电容,如图1和图2所示,储存电容由上下两层平行金属层21和22构成,金属层面积越大电容值越大,储存能力越强,若可以减小储存电容的面积,则可大大缩小像素面板的面积,从而达到高精确像素内插(Precise Pixel Interpolation,简称PPI)需求。但若储存电容面积减小,电容的容值就会跟着减小,影响像素电路驱动能力。随着AMOLED产品解析度增加,同时画面质量需求提升,像素尺寸越来越小,像素电路越来越复杂。如何在储存电容平面面积减小的情况下,又可以维持电容容量,保持电性需求,是一个关键的技术研究方向。
发明内容
本发明所要解决的技术问题是提供一种可以在维持电容容量不变的情况下,减小电容平面布局面积,达到提高像素质量的有机电激发光二极体储存电容结构。
为实现上述技术效果,本发明公开了一种有机电激发光二极体储存电容结构,包括在玻璃基板上依次设置的一多晶硅层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层以及一第三绝缘层,所述第一金属层与所述第二金属层相互平行形成一第一电容,其中:
在所述第三绝缘层上设有一第三金属层,所述第三金属层与所述第二金属层相互平行形成一第二电容,所述第二绝缘层与所述第三绝缘层对应所述第一金属层与所述第三金属层位置形成有接触洞,所述第二金属层形成有用于避开所述接触洞的避让区域,所述第三金属层与所述第一金属层通过所述接触洞接触导通,从而形成所述第一电容与所述第二电容的并联连接。
本发明由于采用了以上技术方案,使其具有以下有益效果是:通过在立体空间上在第一金属层与第二金属层构成的第一电容上增加一层第三金属层,并使得其与第二金属层构成一第二电容,再通过接触洞使得第一金属层与第三金属层接触导通,使得第二电容与第一电容构成两个相互并联的电容结构,这样就可以在减小存储电容平面面积的情况下,维持电容容量,不影响像素电路驱动能力。
本发明进一步的改进在于,所述避让区域的面积大于所述接触洞的面积,且所述第三绝缘层的材料沉积填充于所述避让区域与接触洞之间。在制作第二金属层时,需要避开接触洞对应的位置,并且避让范围要比接触洞大,这样第三绝缘层顺势沉积下来,接触洞蚀刻完成后,在第二金属层的侧壁仍可以保留一定的第三绝缘层材料,避免沉积第三金属层时流进接触洞内与侧面第二金属层接触。
本发明还公开了一种有机电激发光二极体储存电容结构的制备方法,依次在玻璃基板上制作一多晶硅层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层以及一第三绝缘层,使得所述第一金属层与所述第二金属层相互平行形成一第一电容,其中:
在制作所述第二金属层时形成一避让区域,于所述第二金属层上制作所述第三绝缘层,并且所述第三绝缘层的材料顺势沉积于所述避让区域;
于所述第二绝缘层与所述第三绝缘层对应所述第一金属层和避让区域位置形成接触洞;
于所述第三绝缘层上制作一第三金属层,使得所述第三金属层与所述第二金属层相互平行形成一第二电容,并且通过所述接触洞使得所述第三金属层与所述第一金属层接触导通,从而形成所述第一电容与所述第二电容的并联连接。
附图说明
图1是现有的储存电容结构的示意图。
图2是图1的局部剖面图。
图3是本发明有机电激发光二极体储存电容结构的示意图。
图4是图3的局部剖面图。
图5是本发明有机电激发光二极体储存电容结构的局部电路示意图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细的说明。
本发明公开了一种有机电激发光二极体储存电容结构,参阅图3~图5所示,包括在玻璃基板11上依次设置有一多晶硅层12、一第一绝缘层13、一第一金属层14、一第二绝缘层15、一第二金属层16以及一第三绝缘层17,第一金属层14与第二金属层16相互平行形成一第一电容C1。
在第三绝缘层17上设有一第三金属层18,第三金属层18与第二金属层16相互平行形成一第二电容C2。第二绝缘层15与第三绝缘层17对应第一金属层14与第三金属层18位置形成有接触洞19,第二金属层16形成有用于避开接触洞19的避让区域190,避让区域190的面积大于接触洞19的面积,且第三绝缘层17的材料沉积填充于避让区域190与接触洞19之间,接触洞19蚀刻完成后,在第二金属层16的侧壁仍可以保留一定的第三绝缘层17材料,避免沉积第三金属层18时流进接触洞19内与侧面第二金属层16接触,第三金属层18通过接触洞19直接与第一金属层14接触导通,从而形成第一电容C1与第二电容C2的并联连接。
本发明的有机电激发光二极体储存电容结构的制备方法主要包括:
在玻璃基板11上蒸镀制作多晶硅层12,在多晶硅层12上沉积第一绝缘层13,在第一绝缘层13上沉积第一金属层14并进行蚀刻,在第一金属层14上再沉积第二绝缘层15,并且在第二绝缘层15再沉积第二金属层16进行蚀刻,第一金属层14与第二金属层16相互平行形成第一电容C1,在沉积第二金属层16时在第二金属层16蚀刻形成避让区域190,于第二金属层16上沉积第三绝缘层17,并且使得第三绝缘层17的材料顺势沉积于避让区域190内缘,在第二金属层16的侧壁仍可以保留一定的第三绝缘层17材料。
然后于第二绝缘层15与第三绝缘层17对应第一金属层14和避让区域190位置形成接触洞19;
于第三绝缘层17上沉积一第三金属层18并进行蚀刻,使得第三金属层18与第二金属层16相互平行形成一第二电容C2,并且通过接触洞19使得第三金属层18与第一金属层14接触导通,从而形成第一电容C1与第二电容C2的并联连接。
本发明的有机电激发光二极体储存电容结构通过在立体空间上在第一金属层14与第二金属层16构成的第一电容C1上增加一层第三金属层18,并使得其与第二金属层16构成一第二电容C2,再通过接触洞19将第一金属层14与第三金属层18接触导通,使得第二电容C2与第一电容C1构成两个相互并联的电容结构,这样就可以在减小存储电容平面面积的情况下,维持电容容量,不影响像素电路驱动能力。
以上结合附图实施例对本发明进行了详细说明,本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而,实施例中的某些细节不应构成对本发明的限定,本发明将以所附权利要求书界定的范围作为本发明的保护范围。
Claims (3)
1.一种有机电激发光二极体储存电容结构,包括在玻璃基板上依次设置的一多晶硅层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层以及一第三绝缘层,所述第一金属层与所述第二金属层相互平行形成一第一电容,其特征在于:
在所述第三绝缘层上设有一第三金属层,所述第三金属层与所述第二金属层相互平行形成一第二电容,所述第二绝缘层与所述第三绝缘层对应所述第一金属层与所述第三金属层位置形成有接触洞,所述第二金属层形成有用于避开所述接触洞的避让区域,所述第三金属层与所述第一金属层通过所述接触洞接触导通,从而形成所述第一电容与所述第二电容的并联连接。
2.如权利要求1所述的储存电容结构,其特征在于:所述避让区域的面积大于所述接触洞的面积,且所述第三绝缘层的材料沉积填充于所述避让区域与接触洞之间。
3.一种有机电激发光二极体储存电容结构的制备方法,依次在玻璃基板上制作一多晶硅层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层以及一第三绝缘层,使得所述第一金属层与所述第二金属层相互平行形成一第一电容,其特征在于:
在制作所述第二金属层时形成一避让区域,于所述第二金属层上制作所述第三绝缘层,并且所述第三绝缘层的材料顺势沉积于所述避让区域;
于所述第二绝缘层与所述第三绝缘层对应所述第一金属层和避让区域位置形成接触洞;
于所述第三绝缘层上制作一第三金属层,使得所述第三金属层与所述第二金属层相互平行形成一第二电容,并且通过所述接触洞使得所述第三金属层与所述第一金属层接触导通,从而形成所述第一电容与所述第二电容的并联连接。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310597790.1A CN103730450A (zh) | 2013-11-22 | 2013-11-22 | 有机电激发光二极体储存电容结构及其制备方法 |
TW102147109A TW201521255A (zh) | 2013-11-22 | 2013-12-19 | 有機電激發光二極體儲存電容結構及其製備方法 |
JP2014082859A JP2015102867A (ja) | 2013-11-22 | 2014-04-14 | 有機発光ダイオードストレージキャパシタ構造及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310597790.1A CN103730450A (zh) | 2013-11-22 | 2013-11-22 | 有机电激发光二极体储存电容结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103730450A true CN103730450A (zh) | 2014-04-16 |
Family
ID=50454467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310597790.1A Pending CN103730450A (zh) | 2013-11-22 | 2013-11-22 | 有机电激发光二极体储存电容结构及其制备方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2015102867A (zh) |
CN (1) | CN103730450A (zh) |
TW (1) | TW201521255A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019184321A1 (zh) * | 2018-03-28 | 2019-10-03 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
CN111653577A (zh) * | 2020-06-16 | 2020-09-11 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111682047A (zh) * | 2020-06-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种补偿电容结构及其容值的提升方法 |
WO2022257092A1 (zh) * | 2021-06-11 | 2022-12-15 | 华为技术有限公司 | 集成器件、半导体器件以及集成器件的制作方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102675913B1 (ko) | 2016-04-29 | 2024-06-17 | 엘지디스플레이 주식회사 | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 |
JP6462035B2 (ja) * | 2016-04-29 | 2019-01-30 | エルジー ディスプレイ カンパニー リミテッド | バックプレーン基板及びそれを用いた有機発光表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832070A (zh) * | 2005-03-07 | 2006-09-13 | 三星电机株式会社 | 嵌入式多层片形电容器及具有其的印刷电路板 |
CN101930846A (zh) * | 2009-06-22 | 2010-12-29 | 财团法人工业技术研究院 | 多层电容器及其制造方法 |
CN101989621A (zh) * | 2009-08-06 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法 |
CN102548210A (zh) * | 2010-12-29 | 2012-07-04 | 财团法人工业技术研究院 | 内藏电容基板模块 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0772506A (ja) * | 1993-06-14 | 1995-03-17 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
JP4096585B2 (ja) * | 2001-03-19 | 2008-06-04 | セイコーエプソン株式会社 | 表示装置の製造方法及び表示装置並びに電子機器 |
JP6079007B2 (ja) * | 2012-07-03 | 2017-02-15 | 大日本印刷株式会社 | 表示パネル及びその表示パネルを備えた表示装置 |
-
2013
- 2013-11-22 CN CN201310597790.1A patent/CN103730450A/zh active Pending
- 2013-12-19 TW TW102147109A patent/TW201521255A/zh unknown
-
2014
- 2014-04-14 JP JP2014082859A patent/JP2015102867A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832070A (zh) * | 2005-03-07 | 2006-09-13 | 三星电机株式会社 | 嵌入式多层片形电容器及具有其的印刷电路板 |
CN101930846A (zh) * | 2009-06-22 | 2010-12-29 | 财团法人工业技术研究院 | 多层电容器及其制造方法 |
CN101989621A (zh) * | 2009-08-06 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法 |
CN102548210A (zh) * | 2010-12-29 | 2012-07-04 | 财团法人工业技术研究院 | 内藏电容基板模块 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019184321A1 (zh) * | 2018-03-28 | 2019-10-03 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
US11094766B2 (en) | 2018-03-28 | 2021-08-17 | Boe Technology Group Co., Ltd. | Array substrate, display panel, and display device |
CN111682047A (zh) * | 2020-06-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种补偿电容结构及其容值的提升方法 |
CN111653577A (zh) * | 2020-06-16 | 2020-09-11 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111653577B (zh) * | 2020-06-16 | 2023-10-27 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
WO2022257092A1 (zh) * | 2021-06-11 | 2022-12-15 | 华为技术有限公司 | 集成器件、半导体器件以及集成器件的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201521255A (zh) | 2015-06-01 |
JP2015102867A (ja) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108376672B (zh) | 阵列基板及其制备方法,以及显示装置 | |
CN103730450A (zh) | 有机电激发光二极体储存电容结构及其制备方法 | |
CN103943628B (zh) | Tft阵列基板、制造方法及其显示面板 | |
CN105742296B (zh) | 一种阵列基板及其制备方法、显示面板和显示装置 | |
US9721976B2 (en) | Thin film transistor and fabrication method thereof, array substrate and display panel | |
CN105552085A (zh) | 一种像素驱动电路及其制备方法 | |
CN105607366B (zh) | 防静电器件及其制造方法、基板 | |
CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
CN108695342A (zh) | 阵列基板的制作方法、阵列基板及液晶显示面板 | |
CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
CN104733492A (zh) | 一种有机发光显示装置及其制备方法 | |
CN109309115A (zh) | 阵列基板及显示装置 | |
CN105529398A (zh) | 电阻式随机存取存储器及其制造方法 | |
CN103219288B (zh) | 半导体器件及其形成方法 | |
CN102856322B (zh) | 像素结构及像素结构的制作方法 | |
CN103700645A (zh) | Mom电容及其制作方法 | |
CN102194694A (zh) | 沟槽式金属氧化物半导体场效应晶体管的制造方法 | |
US9741654B2 (en) | Integrated circuit having slot via and method of forming the same | |
US10014214B2 (en) | Electronic device including moat power metallization in trench | |
US9142607B2 (en) | Metal-insulator-metal capacitor | |
CN103426728A (zh) | 电容器结构及其制作方法 | |
CN101097912A (zh) | 提高平板电容容量的电容结构 | |
US9960285B2 (en) | Contact structure | |
CN104392897A (zh) | Mim电容的制作方法 | |
CN104733392A (zh) | 用于绝缘体上硅射频开关器件结构的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140416 |