CN103718465A

CN103718465A - 多通道模/数转换器设备及使用方法

Info

Publication number: CN103718465A
Application number: CN201280036332.4A
Authority: CN
Inventors: 安德烈娅·帕尼加达; 乔治·格里洛; 丹尼尔·米查姆
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2011-06-07
Filing date: 2012-06-07
Publication date: 2014-04-09
Anticipated expiration: 2032-06-07
Also published as: CN103718465B; WO2012170637A1; KR20140035429A; KR101922018B1; EP2719080A1; US20130002460A1; US8643522B2

Abstract

本发明揭示一种***，其包含：取样与保持电路，其用于接收多个模拟输入信号；模/数转换器，其用于将所述模拟输入中的每一者转换为数字信号；及处理器，其经配置而用于实施所述模/数转换器的分数延迟恢复。在一些实施例中，所述分数延迟恢复包含：以预定次序将所述多个模拟输入信号中的每一者转换为数字版本；以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。

Description

多通道模/数转换器设备及使用方法

相关申请案的交叉参考

本发明主张2011年6月7日提出申请的标题为“多通道模/数转换器设备及使用方法(MULTICHANNEL ANALOG TO DIGITAL CONVERTER APPARATUS ANDMETHOD FOR USING)”的第61/494,386号美国临时专利申请案的优先权，所述美国临时专利申请案特此以全文引用的方式并入，犹如完全陈述于本文中一股。

技术领域

本发明一股来说涉及模/数转换器，且更明确地说，涉及多通道转换器。

背景技术

许多电子***(举例来说，通信、仪器及医疗装备)在单个装置中嵌入多个数据通道，使得可并行及同时接收、处理及发射许多信号。

举例来说，使用称作多输入多输出(MIMO)的技术的一些无线电***在发射器及接收器两者处使用多个天线以改进通信性能。对多个信号并行地执行接收天线与发射天线之间的信号处理。

在另一实例中，用于医疗应用的超声波***依据多达512个传感器而从人体收集信号，且接着其处理并组合由此些传感器所接收的信息以增强组织及器官的图像。

此些***中的关键块是模/数转换器(ADC)。ADC的目的是提供模拟信号的数字版本。在典型多通道接收器中，每一模拟信号通过ADC转换为数字格式。

举例来说，查看图1，四通道接收器具有四个ADC102n。此布置具有几个限制。举例来说：

由制作变化所致的物理上不同的ADC102之间的不匹配可影响数字信号处理(“DSP”)块中的后处理的准确性。

不同ADC102n当中的平衡时钟分布106可为困难的。任何时钟偏斜在不同通道的取样时刻均可导致通道之间的随机偏移。在其中需要同步取样的***中，时钟路径不匹配可限制性能。

n通道***的功率消耗通常为单个ADC的功率消耗的至少n倍。

如果n数目个ADC102n集成于同一硅中，且单个ADC的测试合格率小于100％，那么***的合格率将减小到pn。

ADC的前端电路通常包括命名为取样与保持(S＆H)电路的块。S&H的功能是以离散时间模拟量对模拟信号进行取样。ADC的其余部分将此些离散时间模拟样本量化成离散电平。接着使数字代码(举例来说，二进制、温度计或类似物)与每一量化电平相关联。

图2是典型取样与保持功能的实例。模拟输入202经由开关208连接到电容器204，所述开关可响应于取样时钟206而被接通(闭合)或关断(打开)。当开关208为接通时，模拟输入202将使电容器204充电(或者，换句话说，电容器对所述输入进行取样)，但开关208一关断，电容器204就与所述输入断开连接，借此保持由输入202提供的电荷。ADC稍后可电连接到输出端子210并将所保持电荷转换为数字值。

图3图解说明多个ADC的示范性现有技术替代方案。如所展示，单个ADC302响应于样本时钟305而在模拟输入308之间由样本时钟305及开关304计时。所得数字输出为1-2-3-4-1-2-3-4-1-2…并提供到DSP304。

然而，此些***仅可用于低带宽***，其中时钟偏斜及其它问题在其低转换速率下不显著。需要一种采用单个ADC同时使上文所列的问题最小化的ADC***。

发明内容

根据本发明的实施例的***及方法在很大程度上克服了现有技术中的这些及其它缺陷。根据所主张的实施例，一种***包含：取样与保持电路，其用于接收多个模拟输入信号；模/数转换器，其用于将所述模拟输入中的每一者转换为数字信号；及处理器，其经配置而用于实施模/数转换器的分数延迟恢复。在一些实施例中，所述分数延迟恢复包含：以预定次序将所述多个模拟输入信号中的每一者转换为数字版本；以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。

一种用于控制多通道模/数转换器的计算机实施的方法，其中所述模/数转换器包含取样与保持电路，根据实施例，所述方法包含：以预定次序对多个模拟信号进行取样；以所述预定次序将每一模拟信号转换为数字版本；以所述预定次序对每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。

根据一些实施例，一种计算机程序产品包含载运可执行以实施多通道模/数转换器的分数延迟恢复的程序指令的至少一个有形计算机可读媒体，其中所述模/数转换器包含取样与保持电路。在一些实施例中，所述指令可执行以实施：以对应于对多个模拟输入信号进行取样及转换的次序的预定次序对所述模拟信号的每一数字版本进行上取样；以所述预定次序对每一经上取样值进行数字滤波；及以所述预定次序对每一经滤波值进行下取样。

附图说明

所属领域的技术人员通过参考附图可更好地理解本发明且明了本发明的众多目标、特征及优点。在不同图式中，使用相同参考符号来指示类似或相同的物项。

图1是根据现有技术的具有多个ADC电路的典型多通道ADC电路。

图2是根据现有技术的典型取样与保持电路。

图3是根据现有技术的电连接到ADC的典型取样与保持电路。

图4是根据发明性概念的示范性多通道ADC。

图5是根据发明性概念的与图4的ADC相关联的示范性驱动信号方案。

图6是根据本发明的发明性概念的方法的流程图。

具体实施方式

将参考附图详细描述各种实施例。尽可能地，将贯穿图式使用相同元件符号来指代相同或相似部件。对特定实例及实施方案的参考是出于说明性目的，且并不打算限制本发明或权利要求书的范围。

在本发明的各种方面中，揭示一种方法，其中经多路复用输入布置可成功地用于极高速/高带宽应用中，借此提供所要的大小及功率减小。

现在转到图4，图解说明实施如所主张的实施例的示范性***。明确地说，根据本发明的发明性概念，单个ADC412转换多个模拟输入404n。多个输入404n在时间上多路复用且由ADC412以预定次序一次一个地进行取样，且每一样本被转换为信号的数字版本。因此，***包含取样时钟402n、电容器406及样本时钟408。

所述实例展示四个输入，但显然可转换任何数目个输入，假定ADC412的带宽(转换时间)足以在取样周期中转换所有信号。在所展示(且如图5的时序图中所图解说明)的实例中，四个输入以次序1-2-3-4-1-2-3-4-1-2…进行取样。因此，数字输出数据流含有以相同时间交错次序：1-2-3-4-1-2-3-4-1-2-…组织的所有四个输入。在各种实施例中，数字时间多路分用器可用于确定与每一通道相关联的数据。根据本发明的实施例，可将ADC412的输出提供到DSP413以供处理450。

可借助简单可编程数字状态机以任何所要方式来变换ADC的输入的次序。举例来说，可能以时间交错次序4、3、2、1、4、3、2、1、…对所述输入进行取样。类似地，可借助可编程数字状态机以任何所要时间交错次序对小于所有输入的任何数目个输入进行取样。举例来说，三个输入1、3及4可选定以时间交错次序1、4、3、1、4、3、…进行取样。

与现有技术解决方案图1相比，如图4中的单个ADC412的使用提供一些优点，所述优点包含：降低的通道不匹配，这是因为所有输入均由同一ADC412转换；与不平衡时钟分布有关的几个问题；减小的面积及功率消耗；及***的改进的测试合格率。

然而，不同输入404n经取样相对于彼此具有一些时间延迟。在其中需要输入的同步取样的***中，必须解决此问题。不同输入的样本之间的延迟是确定性的且如在多个ADC(图1)的情形中不是随机的，因此可按下文中所论述的发明性概念来补偿。本发明的实施例因此实施分数延迟恢复450，如下文所论述。

参考图6，模拟输入k(其中k＝1、…、n)的取样时刻相对于模拟输入1(404.1)的取样时刻的延迟为Ts的分数(k-1)/n，其中Ts为每一输入404n的取样周期，且n为经取样输入的数目。为均衡信号当中的延迟，来自输入k的信号延迟达分数延迟Ts(其中对于任何k＝1、…、n，Ts＝(n-k+1)/n)。

作为三个数字操作的结果而确定数字信号的分数延迟：上取样604、低通滤波606及下取样608。查看图6，上取样操作604在信号样本x之间添加(n-1)个零。此在频域上对应于将频谱缩小n的因数。因此，信号的图像将以间隔[-n、+n]而显现。在步骤606处，执行低通滤波以移除经上取样信号Xu的图像。在各种实施例中，使用箱式滤波技术。

在滤波器输出处，已用内插的样本替换传入信号的零，且已以n倍高的取样速率整体地重构信号XLPF。下取样操作608依据Xlpf每n个样本中选择一个。在频域中，此对应于使XD的频谱返回到Xi的原始形状，但根据下取样操作中所挑选的特定相位，即，根据选择哪一内插的样本，信号中已引入不同分数延迟。

虽然已图解说明用于移动计算装置的特定实施方案及硬件/软件配置，但应注意，其它实施方案及硬件配置是可能的且不需要特定实施方案或硬件/软件配置。因此，实施本文中所揭示的方法的装置可能不需要所图解说明的组件中的所有组件。

如本文中所使用，无论在上文说明中还是在所附权利要求书中，术语“包括”、“包含”、“载运”、“具有”、“含有”、“涉及”及类似内容应理解为是开放式的，即，意指包含但不限于。仅过渡性短语“由…组成”及“基本上由…组成”应分别视为排他性过渡性短语，如在美国专利局专利审查程序手册中关于权利要求书所陈述。

在权利要求书中的序数术语(例如“第一”、“第二”、“第三”等)的任何使用用以修饰权利要求元素本身并不暗示一个权利要求元素相对于另一权利要求元素的任何优先级、优先性或次序或者执行方法的动作的临时次序。而是，除非另有具体说明，否则此些序数术语仅用作区分具有某一名称的一个权利要求元素与具有同一名称(除序数术语的使用以外)的另一元素的标记。

上文所描述实施例打算图解说明本发明的原理，而非限制本发明的范围。所属领域的技术人员可在不背离本发明的范围的情况下做出各种其它实施例及对这些优选实施例的修改。

Claims

1.一种用于控制多通道模/数转换器的计算机实施的方法，其中所述模/数转换器包含取样与保持电路，所述方法包括：

以预定次序对多个模拟信号进行取样；

以所述预定次序将每一模拟信号转换为数字版本；

以所述预定次序对每一数字版本进行上取样；

以所述预定次序对每一经上取样值进行数字滤波；及

以所述预定次序对每一经滤波值进行下取样。

2.根据权利要求1所述的方法，其中所述多个模拟信号的数目为“n”，且进一步地，其中对每一数字版本进行上取样由在所述数字版本之间***(n-1)个零组成。

3.根据权利要求1所述的方法，其中所述数字滤波步骤为箱式滤波器技术。

4.根据权利要求1所述的方法，其中所述转换包含使用单个模/数转换器进行转换。

5.一种计算机程序产品，其包含载运可执行以实施多通道模/数转换器的分数延迟恢复的程序指令的至少一个有形计算机可读媒体，其中所述模/数转换器包含取样与保持电路。

6.根据权利要求5所述的计算机程序产品，所述指令可执行以实施：

以对应于对多个模拟输入信号进行取样及转换的次序的预定次序对所述模拟信号的每一数字版本进行上取样；

以所述预定次序对每一经上取样值进行数字滤波；及

以所述预定次序对每一经滤波值进行下取样。

7.根据权利要求6所述的计算机程序产品，其中所述多个模拟信号的数目为“n”，且进一步地，其中对每一数字版本进行上取样由在所述数字版本之间***(n-1)个零组成。

8.根据权利要求6所述的计算机程序产品，其中所述数字滤波为箱式滤波器技术。

9.一种***，其包括：

取样与保持电路，其用于接收多个模拟输入信号；

模/数转换器，其用于将所述模拟输入中的每一者转换为数字信号；及

处理器，其经配置而用于实施所述模/数转换器的分数延迟恢复。

10.根据权利要求9所述的***，所述分数延迟恢复包含：

以预定次序将所述多个模拟输入信号中的每一者转换为数字版本；

以所述预定次序对每一数字版本进行上取样；

以所述预定次序对每一经上取样值进行数字滤波；及

以所述预定次序对每一经滤波值进行下取样。

11.根据权利要求9所述的***，其中所述多个模拟输入信号的数目为“n”，且进一步地，其中对每一数字版本进行上取样由在所述数字版本之间***(n-1)个零组成。

12.根据权利要求9所述的***，其中所述数字滤波为箱式滤波器技术。