CN103713435B - 像素结构及其制造方法以及显示面板 - Google Patents

Abstract

一种像素结构包括一扫描线、一第一绝缘层、一数据线、一像素电极、一第二绝缘层以及一共用电极。扫描线设置于一第一基板上。第一绝缘层设置于第一基板上且覆盖扫描线。数据线以及像素电极设置于第一绝缘层上。第二绝缘层覆盖数据线以及像素电极。第二绝缘层具有一第一开口位于数据线以及像素电极之间。共用电极设置于第二绝缘层上且具有多个狭缝以暴露出部分像素电极。共用电极覆盖数据线，且共用电极具有一第一延伸部分填入第一开口中，以使共用电极的第一延伸部分位于数据线与像素电极之间。

Description

像素结构及其制造方法以及显示面板

【技术领域】

本发明是有关于一种像素结构及其制造方法以及一种显示面板，且特别是有关于一种寄生电容（parasiticcapacitance）低的像素结构及其制造方法以及包括此像素结构的显示面板。

【背景技术】

一般而言，液晶显示面板中的液晶分子可通过垂直电场或是横向电场来驱动。以垂直电场驱动显示介质的例子包括扭转向列（TwistedNematic，TN）型液晶显示面板、垂直排列（VerticalAlignment，VA）型液晶显示面板。以横向电场驱动显示介质的例子包括共平面转换(In-PlaneSwitching，IPS)型液晶显示面板、边缘电场转换（FringeFieldSwitching，FFS）型液晶显示面板。

以边缘电场转换型液晶显示面板为例，现行的一种像素结构的制造方法中，有源元件的漏极与像素电极可制作于同一层别中且彼此电性连接。举例而言，可通过漏极直接覆盖部分像素电极或是像素电极直接覆盖部分漏极的方式而使二者彼此电性连接。一般而言，数据线的延伸方向通常是平行像素电极的长边，因此，当数据线与漏极同时制作而与像素电极位于同一层别时，数据线与像素电极之间的寄生电容将造成不可忽视的串扰现象（crosstalk）。举例而言，当像素结构运作的时，数据线上的信号可能会干扰像素电极的电位，而使像素电极的电位不稳定，进而影响到液晶分子的驱动情况，造成显示画面的品质不佳。

【发明内容】

本发明提供一种像素结构及其制造方法，其数据线与像素电极之间设置有一部分的共用电极以作为电性遮蔽层，因此可降低像素结构的串扰现象。本发明更提供一种显示面板，其包括上述像素结构，因此具有良好的显示品质。

本发明的像素结构设置于一第一基板上。像素结构包括一扫描线、一第一绝缘层、一数据线、一像素电极、一第二绝缘层以及一共用电极。扫描线设置于第一基板上。第一绝缘层设置于第一基板上且覆盖扫描线。数据线设置于第一绝缘层上。像素电极设置于第一绝缘层上，像素电极跟数据线之间具有一间距。第二绝缘层覆盖数据线以及像素电极。第二绝缘层具有一第一开口位于数据线以及像素电极之间。共用电极设置于第二绝缘层上。共用电极具有多个狭缝以暴露出部分像素电极，其中共用电极覆盖数据线，且共用电极具有一第一延伸部分填入第一开口中以使共用电极的第一延伸部分位于数据线与像素电极之间。

本发明的像素结构的制造方法包括以下步骤。首先，于一第一基板上形成一扫描线；于第一基板上形成一第一绝缘层，且第一绝缘层覆盖扫描线；于第一绝缘层上形成一数据线；于第一绝缘层上形成一像素电极，像素电极跟数据线之间具有一间距；于第一基板上形成一第二绝缘层，第二绝缘层覆盖数据线以及像素电极，第二绝缘层具有一位于数据线以及像素电极之间的一第一开口；于第二绝缘层上形成一共用电极，共用电极具有多个狭缝，其中一部分的共用电极覆盖数据线且填入第一开口中，以使部分的共用电极位于数据线与像素电极之间。

本发明的显示面板包括一第一基板、一扫描线、一第一绝缘层、一数据线、一像素电极、一第二绝缘层、一共用电极、一第二基板以及一显示介质层。扫描线设置于第一基板上。第一绝缘层设置于第一基板上。数据线设置于第一绝缘层上。像素电极设置于第一绝缘层上，像素电极跟数据线之间具有一间距。第二绝缘层覆盖数据线以及像素电极，第二绝缘层具有一第一开口位于数据线以及像素电极之间。共用电极设置于第二绝缘层上。共用电极具有多个狭缝以暴露出部分像素电极，其中共用电极覆盖数据线，且共用电极具有一第一延伸部分填入第一开口中，以使共用电极的第一延伸部分位于数据线与像素电极之间。第二基板跟第一基板相对设置。显示介质层设置于第一基板与第二基板之间。

基于上述，本发明的像素结构中的数据线与像素电极之间设置有部分的共用电极，此部分的共用电极可作为数据线与像素电极之间的电性遮蔽层，故可以减少数据线与像素电极之间的串扰现象。据此，包括有此像素结构的液晶显示面板可具有良好的显示品质。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

【附图说明】

图1A至图1F为本发明一实施例的像素结构的制造流程上视示意图。

图2A至图2F分别为沿图1A至图1F的剖线A-A’以及剖线B-B’的剖面示意图。

图3A至图3B为本发明另一实施例的像素结构的制造流程上视示意图。

图4A至图4B分别为沿图3A至图3B的剖线A-A’以及剖线B-B’的剖面示意图。

图5为本发明一实施例的液晶显示面板的剖面示意图。

【符号说明】

1：液晶显示面板

30：液晶层

100、100a：像素结构

102：第一基板

104：扫描线

106：栅极

108：第一绝缘层

110：通道层

112：数据线

114：源极

116：漏极

118：像素电极

120：第二绝缘层

122：共用电极

122a：第一延伸部

122b：第二延伸部

122x：第一部

122y：第二部

122z：第三部

202：第二基板

H1、H2：开口

S、S1、S2：狭缝

d：间距

T：有源元件

A-A’、B-B’：剖线

【具体实施方式】

图1A至图1F为本发明一实施例的像素结构的制造流程上视示意图。图2A至图2F分别为沿图1A至图1F的剖线A-A’以及剖线B-B’的剖面示意图。请参照图1A以及图2A，首先，于一第一基板102上形成一扫描线104。此外，亦可同时形成一栅极106，扫描线104与栅极106电性连接。扫描线104以与门栅极106的材料包括合金、金属材料、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、透明导电材料、其它导电材料或是上述材料的堆叠层。

请参照图1B以及图2B，于第一基板102上形成一第一绝缘层108。第一绝缘层108覆盖部分第一基板102以及扫描线104。第一绝缘层108的材料包括无机介电材料(例如是氧化硅、氮化硅、氮氧化硅或其它合适的无机介电材料)或有机介电材料。接着，可选择性于第一绝缘层108上形成一通道层110，且通道层110位于栅极104上方。通道层110的材料包括半导体材料，例如是非晶硅、多晶硅、微晶硅、铟镓锌氧化物、铝镓锌氧化物等，但不限于此。

请参照图1C与图2C，于第一基板102上形成一数据线112。此外，亦可同时形成一源极114以及一漏极116。源极114以及漏极116设置于第一绝缘层108上。在本实施例中，源极114以及漏极116覆盖通道层110的部分区域，且源极114与漏极116彼此分离，其中源极114与数据线112电性连接。数据线112、源极114以及漏极116的材料包括合金、金属材料、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、透明导电材料、其它导电材料或是上述材料的堆叠层。在本实施例中，栅极106、源极114、漏极116以及通道层110实质上可构成一薄膜晶体管，作为一有源元件T。本发明的有源元件T仅以上述的背通道蚀刻(BCE；BackChannelEtch)薄膜晶体管结构为例，亦可适用于岛状蚀刻终止(I-stop)薄膜晶体管结构，或是共平面(Coplanar)薄膜晶体管结构，但是并不限于此，其详细的结构为本领域通常知识者所熟知，因此不再赘述。

请参照图1D与图2D，于第一绝缘层108上形成一像素电极118，像素电极118可由透明导电材料所构成，例如是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)等，或是其他适合的导电材料，但是不限于此。像素电极118与数据线112可皆设置于第一绝缘层108上，因此像素电极118与数据线112例如是共平面设置而位于同一层别（level）。像素电极118与数据线112彼此分离而具有一间距d。像素电极118与漏极116电性连接。具体而言，像素电极118可覆盖部分的漏极116而与漏极116接触。像素电极118与数据线112例如是以不同的材料构成。

请参照图1E与图2E，于第一基板102上形成一第二绝缘层120。第二绝缘层120覆盖有源元件T、像素电极118、数据线112以及第一绝缘层108。在本实施例中，第二绝缘层120具有一第一开口H1，第一开口H1例如是长条状开口，且位于数据线112与像素电极118之间。第一开口H1暴露出部分的第一绝缘层108。

请参照图1F与图2F，于第二绝缘层120上形成一共用电极122，共用电极122可由透明导电材料所构成，例如是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)等，或者是透明导电材料与金属导电材料的叠层，或是其他适合的导电材料，但是不限于此。共用电极122具有多个狭缝S，且该多个狭缝S暴露出部分像素电极118。至此，已大致完成像素结构100的制作。在本实施例中，共用电极122覆盖数据线112且共用电极122具有一第一延伸部122a。第一延伸部122a由数据线112上方延伸至第一开口H1中。据此，第一延伸部122a位于第一开口H1中且与第一绝缘层108接触。换言之，第一延伸部122a例如是位于数据线112与像素电极118之间，因此第一延伸部122a可作为数据线112与像素电极118之间的电性遮蔽层，降低数据线122与像素电极118之间发生串扰(crosstalk)现象，进而使像素结构100具有良好的显示品质。此外，第一延伸部122a跟共用电极122一起制作，因此不需要额外的制程，可以减少制造成本。

以另一观点来看，共用电极122包括一第一部122x、一第二部122y以及多个第三部122z。第一部122x覆盖扫描线104。第二部122y覆盖数据线112且进一步延伸填入第一开口H1中。第三部122z位于像素电极118上方。在本实施例中，第二部122y与相邻的第三部122z之间具有狭缝S1。相邻的两个第三部122z之间具有狭缝S2。具体而言，共用电极122与像素电极118之间可形成穿越过狭缝S1与S2的一电场，此电场可用以驱动显示介质，例如是液晶层。共用电极122与像素电极118皆位于第一基板102上，其中共用电极122与像素电极118位于不同层别，从而形成边缘电场转换(FFS)型像素结构。

一般而言，第一基板102上可设置多个阵列排列的像素结构100以构成一像素阵列基板，而本实施例仅绘示出部分的像素结构100以为例说明。但本发明不限于此。本领域具有通常知识者在参照本实施例的说明之后，当可理解像素阵列基板的结构。

图3A至图3B为本发明另一实施例的像素结构的制造流程上视示意图。图4A至图4B分别为沿图3A至图3B的剖线A-A’以及剖线B-B’的剖面示意图。本实施例的像素结构100a例如是先进行如图1A至图1D的制作步骤。之后，请参照图3A与图4A，于第一基板102上形成第二绝缘层120。第二绝缘层120覆盖有源元件T、像素电极118、数据线112以及第一绝缘层108。在本实施例中，第二绝缘层120具有第一开口H1，且第一绝缘层108更具有一第二开口H2，其中，第一开口H1与第二开口H2连通，因此暴露出部分第一基板102。第一开口H1与第二开口H2例如是长条状开口且位于数据线112与像素电极118之间。

请参照图3B与图4B，于第二绝缘层120上形成共用电极122。共用电极122具有多个狭缝S，且该多个狭缝S暴露出部分像素电极118。至此，已大致完成像素结构100a的制作。在本实施例中，共用电极122覆盖数据线112且共用电极122具有一第一延伸部122a。第一延伸部122a由数据线112上方延伸至第一开口H1中。另外，共用电极122更具有一第二延伸部122b。第二延伸部122b位于第二开口H2中且与第一延伸部122a连接，其中第二延伸部122b与第一基板102接触。在本实施例中，第一延伸部122a与第二延伸部122b例如是位于数据线112与像素电极118之间，因此第一延伸部122a与第二延伸部122b可作为数据线112与像素电极118之间的电性遮蔽层，降低数据线122与像素电极118之间发生串扰现象的几率，进而使像素结构100a具有良好的显示品质。此外，与图1D与图2D的实施例相似地，本实施例的共用电极122包括一第一部122x、一第二部122y以及多个第三部122z。此部分的结构细节可参考前述实施例，于此不再重复叙述。上述的第一延伸部122a与第二延伸部122b跟共用电极122一起制作，因此不需要额外的制程，可以减少制造成本。

图5为本发明一实施例的显示面板的剖面示意图。请同时参照图1F、图2F与图5，显示面板1至少包括一第一基板102一第二基板202以及一显示介质层30，显示介质层30例如是液晶层、电泳材料层、电润湿材料层等，但是不限于此。其中第二基板202跟第一基板102对向设置且显示介质层30设置于第一基板102与第二基板202之间。具体而言，可于第一基板102上设置多个像素结构100以构成一像素阵列基板，且像素结构100位于第一基板102与显示介质层30之间，其中有关像素结构100的结构设计可参考图1F及图2F。第二基板202例如是设置有多个彩色滤光图案，以构成一彩色滤光基板。显示介质层30中的液晶分子例如是由像素阵列基板中的像素结构100所产生的横向电场所驱动。由于显示面板其他详细的结构为本领域具有通常知识者所熟知，于此不再赘述。

综上所述，本发明的像素结构中的数据线与像素电极之间设置有共用电极的第一延伸部分，此共用电极的第一延伸部分可作为数据线与像素电极之间的电性遮蔽层，故可以减少数据线与像素电极之间的串扰现象，且不需要额外的制作成本。据此，包括有此像素结构的显示面板可具有良好的显示品质。

Claims (15)

1.一种像素结构，设置于一第一基板上，该像素结构包括：

一扫描线，设置于该第一基板上；

一第一绝缘层，设置于该第一基板上，且覆盖该扫描线；

一数据线，设置于该第一绝缘层上；

一像素电极，设置于该第一绝缘层上，该像素电极跟该数据线之间具有一间距；

一第二绝缘层，覆盖该数据线以及该像素电极，该第二绝缘层具有一第一开口位于该数据线以及该像素电极之间；以及

一共用电极，设置于该第二绝缘层上，具有多个狭缝，暴露出部分该像素电极，其中该共用电极覆盖该数据线，且该共用电极具有一第一延伸部分延伸填入该第一开口中，以使该共用电极的该第一延伸部分位于该数据线与该像素电极之间；

其中，该共用电极的延伸部与该第一绝缘层或该第一基板直接接触。

2.如权利要求1所述的像素结构，其特征在于，该数据线与该像素电极位于同一层别。

3.如权利要求1所述的像素结构，其特征在于，更包括一有源元件设置于该第一基板上，该有源元件包括一栅极、一源极、一漏极以及一通道层，该第一绝缘层覆盖该栅极，该源极以及该漏极设置于该第一绝缘层上，该栅极与该扫描线电性连接，该源极与该数据线电性连接，且该漏极与该像素电极直接接触。

4.如权利要求1所述的像素结构，其特征在于，位于该第一开口中的该共用电极的该第一延伸部分与该第一绝缘层直接接触。

5.如权利要求1所述的像素结构，其特征在于，该第一绝缘层更包括一第二开口位于该数据线以及该像素电极之间，该第二开口与该第一开口连通以暴露出部分该第一基板，且该共用电极更具有一第二延伸部分延伸填入该第二开口中，以使该共用电极的该第二延伸部分位于该数据线与该像素电极之间。

6.如权利要求5所述的像素结构，其特征在于，位于该第一开口以及该第二开口中的该共用电极与该第一基板直接接触。

7.如权利要求1所述的像素结构，其特征在于，该共用电极包括一第一部、一第二部以及多个第三部，该第一部覆盖该扫描线，该第二部覆盖该数据线且延伸填入该第一开口中，该多个第三部位于该像素电极上方，其中该多个第三部之间以及该第二部与该多个第三部之间具有该多个狭缝。

8.一种像素结构的制造方法，包括：

于一第一基板上形成一扫描线；

于该第一基板上形成一第一绝缘层，且覆盖该扫描线；

于该第一绝缘层上形成一数据线；

于该第一绝缘层上形成一像素电极，该像素电极跟该数据线之间具有一间距；

于该第一基板上形成一第二绝缘层，该第二绝缘层覆盖该数据线以及该像素电极，该第二绝缘层具有一位于该数据线以及该像素电极之间的一第一开口；以及

于该第二绝缘层上形成一共用电极，该共用电极具有多个狭缝，其中一部分的该共用电极覆盖该数据线且延伸填入该第一开口中，以使该部分的该共用电极位于该数据线与该像素电极之间；

其中，该共用电极的延伸部与该第一绝缘层或该第一基板直接接触。

9.如权利要求8所述的像素结构的制造方法，其特征在于，该数据线与该像素电极位于同一层别。

10.如权利要求8所述的像素结构的制造方法，其特征在于，更包括于该第一基板上形成一有源元件，该有源元件包括一栅极、一源极、一漏极以及一通道层，该第一绝缘层覆盖该栅极，该源极以及该漏极设置于该第一绝缘层上，该栅极与该扫描线电性连接，该源极与该数据线电性连接，且该漏极与该像素电极直接接触。

11.如权利要求8所述的像素结构的制造方法，其特征在于，位于该第一开口中的该共用电极与该第一绝缘层直接接触。

12.如权利要求8所述的像素结构的制造方法，其特征在于，该第一绝缘层更包括一第二开口位于该数据线以及该像素电极之间，该第二开口与该第一开口连通以暴露出部分该第一基板，且该部分的该共用电极更延伸填入该第二开口中，以使该部分的该共用电极位于该数据线与该像素电极之间。

13.如权利要求12所述的像素结构的制造方法，其特征在于，位于该第一开口以及该第二开口中的该共用电极与该第一基板直接接触。

14.如权利要求8所述的像素结构的制造方法，其特征在于，该共用电极包括一第一部、一第二部以及多个第三部，该第一部覆盖该扫描线，该第二部覆盖该数据线且延伸填入该第一开口中，该多个第三部位于该像素电极上方，其中该多个第三部之间以及该第二部与该多个第三部之间具有该多个狭缝。

15.一种显示面板，包括：

一第一基板；

一扫描线，设置于该第一基板上；

一第一绝缘层，设置于该第一基板上；

一数据线，设置于该第一绝缘层上；

一像素电极，设置于该第一绝缘层上，该像素电极跟该数据线之间具有一间距；

一第二绝缘层，覆盖该数据线以及该像素电极，该第二绝缘层具有一第一开口位于该数据线以及该像素电极之间；以及

一共用电极，设置于该第二绝缘层上，具有多个狭缝，暴露出部分该像素电极，其中该共用电极覆盖该数据线，且该共用电极具有一第一延伸部分延伸填入该第一开口中，以使该共用电极的该第一延伸部分位于该数据线与该像素电极之间；

一第二基板，跟该第一基板相对设置；以及

一显示介质层，设置于该第一基板与该第二基板之间；

其中，该共用电极的延伸部与该第一绝缘层或该第一基板直接接触。