TWI509337B - 畫素結構及其製造方法以及顯示面板 - Google Patents

Description

畫素結構及其製造方法以及顯示面板

本發明是有關於一種畫素結構及其製造方法以及一種顯示面板，且特別是有關於一種寄生電容(parasitic capacitance)低的畫素結構及其製造方法以及包括此畫素結構的顯示面板。

一般而言，液晶顯示面板中的液晶分子可透過垂直電場或是橫向電場來驅動。以垂直電場驅動顯示介質的例子包括扭轉向列(Twisted Nematic，TN)型液晶顯示面板、垂直排列(Vertical Alignment，VA)型液晶顯示面板。以橫向電場驅動顯示介質的例子包括共平面轉換(In-Plane Switching，IPS)型液晶顯示面板、邊緣電場轉換(Fringe Field Switching，FFS)型液晶顯示面板。

以邊緣電場轉換型液晶顯示面板為例，現行的一種畫素結構的製造方法中，主動元件的汲極與畫素電極可製作於同一層別中且彼此電性連接。舉例而言，可透過汲極直接覆蓋部分畫素 電極或是畫素電極直接覆蓋部分汲極的方式而使二者彼此電性連接。一般而言，資料線的延伸方向通常是平行畫素電極的長邊，因此，當資料線與汲極同時製作而與畫素電極位於同一層別時，資料線與畫素電極之間的寄生電容將造成不可忽視的串擾現象(cross talk)。舉例而言，當畫素結構運作之時，資料線上的訊號可能會干擾畫素電極的電位，而使畫素電極的電位不穩定，進而影響到液晶分子的驅動情況，造成顯示畫面的品質不佳。

本發明提供一種畫素結構及其製造方法，其資料線與畫素電極之間設置有一部分的共用電極以作為電性遮蔽層，因此可降低畫素結構的串擾現象。本發明更提供一種顯示面板，其包括上述畫素結構，因此具有良好的顯示品質。

本發明的畫素結構設置於一第一基板上。畫素結構包括一掃描線、一第一絕緣層、一資料線、一畫素電極、一第二絕緣層以及一共用電極。掃描線設置於第一基板上。第一絕緣層設置於第一基板上且覆蓋掃描線。資料線設置於第一絕緣層上。畫素電極設置於第一絕緣層上，畫素電極跟資料線之間具有一間距。第二絕緣層覆蓋資料線以及畫素電極。第二絕緣層具有一第一開口位於資料線以及畫素電極之間。共用電極設置於第二絕緣層上。共用電極具有多個狹縫以暴露出部分畫素電極，其中共用電極覆蓋資料線，且共用電極具有一第一延伸部分填入第一開口中 以使共用電極的第一延伸部分位於資料線與畫素電極之間。

本發明的畫素結構的製造方法包括以下步驟。首先，於一第一基板上形成一掃描線；於第一基板上形成一第一絕緣層，且第一絕緣層覆蓋掃描線；於第一絕緣層上形成一資料線；於第一絕緣層上形成一畫素電極，畫素電極跟資料線之間具有一間距；於第一基板上形成一第二絕緣層，第二絕緣層覆蓋資料線以及畫素電極，第二絕緣層具有一位於資料線以及畫素電極之間的一第一開口；於第二絕緣層上形成一共用電極，共用電極具有多個狹縫，其中一部分的共用電極覆蓋資料線且填入第一開口中，以使部分的共用電極位於資料線與畫素電極之間。

本發明的顯示面板包括一第一基板、一掃描線、一第一絕緣層、一資料線、一畫素電極、一第二絕緣層、一共用電極、一第二基板以及一顯示介質層。掃描線設置於第一基板上。第一絕緣層設置於第一基板上。資料線設置於第一絕緣層上。畫素電極設置於第一絕緣層上，畫素電極跟資料線之間具有一間距。第二絕緣層覆蓋資料線以及畫素電極，第二絕緣層具有一第一開口位於資料線以及畫素電極之間。共用電極設置於第二絕緣層上。共用電極具有多個狹縫以暴露出部分畫素電極，其中共用電極覆蓋資料線，且共用電極具有一第一延伸部分填入第一開口中，以使共用電極的第一延伸部分位於資料線與畫素電極之間。第二基板跟第一基板相對設置。顯示介質層設置於第一基板與第二基板之間。

基於上述，本發明的畫素結構中的資料線與畫素電極之間設置有部分的共用電極，此部分的共用電極可作為資料線與畫素電極之間的電性遮蔽層，故可以減少資料線與畫素電極之間的串擾現象。據此，包括有此畫素結構的液晶顯示面板可具有良好的顯示品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

1‧‧‧液晶顯示面板

30‧‧‧液晶層

100、100a‧‧‧畫素結構

102‧‧‧第一基板

104‧‧‧掃描線

106‧‧‧閘極

108‧‧‧第一絕緣層

110‧‧‧通道層

112‧‧‧資料線

114‧‧‧源極

116‧‧‧汲極

118‧‧‧畫素電極

120‧‧‧第二絕緣層

122‧‧‧共用電極

122a‧‧‧第一延伸部

122b‧‧‧第二延伸部

122x‧‧‧第一部

122y‧‧‧第二部

122z‧‧‧第三部

202‧‧‧第二基板

H1、H2‧‧‧開口

S、S1、S2‧‧‧狹縫

d‧‧‧間距

T‧‧‧主動元件

A-A’、B-B’‧‧‧剖線

圖1A至圖1F為本發明一實施例之畫素結構的製造流程上視示意圖。

圖2A至圖2F分別為沿圖1A至圖1F之剖線A-A’以及剖線B-B’的剖面示意圖。

圖3A至圖3B為本發明另一實施例之畫素結構的製造流程上視示意圖。

圖4A至圖4B分別為沿圖3A至圖3B之剖線A-A’以及剖線B-B’的剖面示意圖。

圖5為本發明一實施例之液晶顯示面板的剖面示意圖。

圖1A至圖1F為本發明一實施例之畫素結構的製造流程 上視示意圖。圖2A至圖2F分別為沿圖1A至圖1F之剖線A-A’以及剖線B-B’的剖面示意圖。請參照圖1A以及圖2A，首先，於一第一基板102上形成一掃描線104。此外，亦可同時形成一閘極106，掃描線104與閘極106電性連接。掃描線104以及閘極106的材料包括合金、金屬材料、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、透明導電材料、其它導電材料或是上述材料的堆疊層。

請參照圖1B以及圖2B，於第一基板102上形成一第一絕緣層108。第一絕緣層108覆蓋部分第一基板102以及掃描線104。第一絕緣層108的材料包括無機介電材料(例如是氧化矽、氮化矽、氮氧化矽或其它合適的無機介電材料)或有機介電材料。接著，可選擇性於第一絕緣層108上形成一通道層110，且通道層110位於閘極104上方。通道層110的材料包括半導體材料，例如是非晶矽、多晶矽、微晶矽、銦鎵鋅氧化物、鋁鎵鋅氧化物等，但不限於此。

請參照圖1C與圖2C，於第一基板102上形成一資料線112。此外，亦可同時形成一源極114以及一汲極116。源極114以及汲極116設置於第一絕緣層108上。在本實施例中，源極114以及汲極116覆蓋通道層110的部分區域，且源極114與汲極116彼此分離，其中源極114與資料線112電性連接。資料線112、源極114以及汲極116的材料包括合金、金屬材料、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、透明導電材料、 其它導電材料或是上述材料的堆疊層。在本實施例中，閘極106、源極114、汲極116以及通道層110實質上可構成一薄膜電晶體，作為一主動元件T。本發明之主動元件T僅以上述的背通道蝕刻(BCE；Back Channel Etch)薄膜電晶體結構為例，亦可適用於島狀蝕刻終止(I-stop)薄膜電晶體結構，或是共平面(Coplanar)薄膜電晶體結構，但是並不限於此，其詳細的結構為本領域通常知識者所熟知，因此不再贅述。

請參照圖1D與圖2D，於第一絕緣層108上形成一畫素電極118，畫素電極118可由透明導電材料所構成，例如是銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)等，或是其他適合的導電材料，但是不限於此。畫素電極118與資料線112可皆設置於第一絕緣層108上，因此畫素電極118與資料線112例如是共平面設置而位於同一層別(level)。畫素電極118與資料線112彼此分離而具有一間距d。畫素電極118與汲極116電性連接。具體而言，畫素電極118可覆蓋部分的汲極116而與汲極116接觸。畫素電極118與資料線112例如是以不同的材料構成。

請參照圖1E與圖2E，於第一基板102上形成一第二絕緣層120。第二絕緣層120覆蓋主動元件T、畫素電極118、資料線112以及第一絕緣層108。在本實施例中，第二絕緣層120具有一第一開口H1，第一開口H1例如是長條狀開口，且位於資料線112與畫素電極118之間。第一開口H1暴露出部分的第一絕緣層108。

請參照圖1F與圖2F，於第二絕緣層120上形成一共用電極122，共用電極122可由透明導電材料所構成，例如是銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)等，或者是透明導電材料與金屬導電材料的疊層，或是其他適合的導電材料，但是不限於此。共用電極122具有多個狹縫S，且這些狹縫S暴露出部分畫素電極118。至此，已大致完成畫素結構100的製作。在本實施例中，共用電極122覆蓋資料線112且共用電極122具有一第一延伸部122a。第一延伸部122a由資料線112上方延伸至第一開口H1中。據此，第一延伸部122a位於第一開口H1中且與第一絕緣層108接觸。換言之，第一延伸部122a例如是位於資料線112與畫素電極118之間，因此第一延伸部122a可作為資料線112與畫素電極118之間的電性遮蔽層，降低資料線122與畫素電極118之間發生串擾(cross talk)現象，進而使畫素結構100具有良好的顯示品質。此外，第一延伸部122a跟共用電極122一起製作，因此不需要額外的製程，可以減少製造成本。

以另一觀點來看，共用電極122包括一第一部122x、一第二部122y以及多個第三部122z。第一部122x覆蓋掃描線104。第二部122y覆蓋資料線112且進一步延伸填入第一開口H1中。第三部122z位於畫素電極118上方。在本實施例中，第二部122y與相鄰的第三部122z之間具有狹縫S1。相鄰的兩個第三部122z之間具有狹縫S2。具體而言，共用電極122與畫素電極118之間可形成穿越過狹縫S1與S2的一電場，此電場可用以驅動顯示介 質，例如是液晶層。共用電極122與畫素電極118皆位於第一基板102上，其中共用電極122與畫素電極118位於不同層別，從而形成邊緣電場轉換(FFS)型畫素結構。

一般而言，第一基板102上可設置多個陣列排列的畫素結構100以構成一畫素陣列基板，而本實施例僅繪示出部分的畫素結構100以為例說明。但本發明不限於此。本領域具有通常知識者在參照本實施例的說明之後，當可理解畫素陣列基板的結構。

圖3A至圖3B為本發明另一實施例之畫素結構的製造流程上視示意圖。圖4A至圖4B分別為沿圖3A至圖3B之剖線A-A’以及剖線B-B’的剖面示意圖。本實施例之畫素結構100a例如是先進行如圖1A至圖1D的製作步驟。之後，請參照圖3A與圖4A，於第一基板102上形成第二絕緣層120。第二絕緣層120覆蓋主動元件T、畫素電極118、資料線112以及第一絕緣層108。在本實施例中，第二絕緣層120具有第一開口H1，且第一絕緣層108更具有一第二開口H2，其中第一開口H1與第二開口H2連通，因此暴露出部分第一基板102。第一開口H1與第二開口H2例如是長條狀開口且位於資料線112與畫素電極118之間。

請參照圖3B與圖4B，於第二絕緣層120上形成共用電極122。共用電極122具有多個狹縫S，且這些狹縫S暴露出部分畫素電極118。至此，已大致完成畫素結構100a的製作。在本實施例中，共用電極122覆蓋資料線112且共用電極122具有一第一延伸部122a。第一延伸部122a由資料線112上方延伸至第一開 口H1中。另外，共用電極122更具有一第二延伸部122b。第二延伸部122b位於第二開口H2中且與第一延伸部122a連接，其中第二延伸部122b與第一基板102接觸。在本實施例中，第一延伸部122a與第二延伸部122b例如是位於資料線112與畫素電極118之間，因此第一延伸部122a與第二延伸部122b可作為資料線112與畫素電極118之間的電性遮蔽層，降低資料線122與畫素電極118之間發生串擾現象的機率，進而使畫素結構100a具有良好的顯示品質。此外，與圖1D與圖2D的實施例相似地，本實施例的共用電極122包括一第一部122x、一第二部122y以及多個第三部122z。此部分的結構細節可參考前述實施例，於此不再重複敘述。上述的第一延伸部122a與第二延伸部122b跟共用電極122一起製作，因此不需要額外的製程，可以減少製造成本。

圖5為本發明一實施例之顯示面板的剖面示意圖。請同時參照圖1F、圖2F與圖5，顯示面板1至少包括一第一基板102一第二基板202以及一顯示介質層30，顯示介質層30例如是液晶層、電泳材料層、電潤濕材料層等，但是不限於此。其中第二基板202跟第一基板102對向設置且顯示介質層30設置於第一基板102與第二基板202之間。具體而言，可於第一基板102上設置多個畫素結構100以構成一畫素陣列基板，且畫素結構100位於第一基板102與顯示介質層30之間，其中有關畫素結構100的結構設計可參考圖1F及圖2F。第二基板202例如是設置有多個彩色濾光圖案，以構成一彩色濾光基板。顯示介質層30中的液晶分子 例如是由畫素陣列基板中的畫素結構100所產生之橫向電場所驅動。由於顯示面板其他詳細的結構為本領域具有通常知識者所熟知，於此不再贅述。

綜上所述，本發明的畫素結構中的資料線與畫素電極之間設置有共用電極的第一延伸部分，此共用電極的第一延伸部分可作為資料線與畫素電極之間的電性遮蔽層，故可以減少資料線與畫素電極之間的串擾現象，且不需要額外的製作成本。據此，包括有此畫素結構的顯示面板可具有良好的顯示品質。

100‧‧‧畫素結構

102‧‧‧第一基板

106‧‧‧閘極

108‧‧‧第一絕緣層

110‧‧‧通道層

114‧‧‧源極

116‧‧‧汲極

118‧‧‧畫素電極

120‧‧‧第二絕緣層

122a‧‧‧第一延伸部

122y‧‧‧第二部

122z‧‧‧第三部

H1‧‧‧開口

T‧‧‧主動元件

Claims (15)

1. 一種畫素結構，設置於一第一基板上，該畫素結構包括：一掃描線，設置於該第一基板上；一第一絕緣層，設置於該第一基板上，且覆蓋該掃描線；一資料線，設置於該第一絕緣層上；一畫素電極，設置於該第一絕緣層上，該畫素電極跟該資料線之間具有一間距；一第二絕緣層，覆蓋該資料線以及該畫素電極，該第二絕緣層具有一第一開口位於該資料線以及該畫素電極之間；以及一共用電極，設置於該第二絕緣層上，具有多個狹縫，暴露出部分該畫素電極，其中該共用電極覆蓋該資料線，且該共用電極具有一第一延伸部分延伸填入該第一開口中，以使該共用電極的該第一延伸部分位於該資料線與該畫素電極之間。
2. 如申請專利範圍第1項所述的畫素結構，其中該資料線與該畫素電極位於同一層別。
3. 如申請專利範圍第1項所述的畫素結構，更包括一主動元件設置於該第一基板上，該主動元件包括一閘極、一源極、一汲極以及一通道層，該第一絕緣層覆蓋該閘極，該源極以及該汲極設置於該第一絕緣層上，該閘極與該掃描線電性連接，該源極與該資料線電性連接，且該汲極與該畫素電極直接接觸。
4. 如申請專利範圍第1項所述的畫素結構，其中位於該第一開口中的該共用電極的該第一延伸部分與該第一絕緣層直接接 觸。
5. 如申請專利範圍第1項所述的畫素結構，其中該第一絕緣層更包括一第二開口位於該資料線以及該畫素電極之間，該第二開口與該第一開口連通以暴露出部分該第一基板，且該共用電極更具有一第二延伸部分延伸填入該第二開口中，以使該共用電極的該第二延伸部分位於該資料線與該畫素電極之間。
6. 如申請專利範圍第5項所述的畫素結構，其中位於該第一開口以及該第二開口中的該共用電極與該第一基板直接接觸。
7. 如申請專利範圍第1項所述的畫素結構，其中該共用電極包括一第一部、一第二部以及多個第三部，該第一部覆蓋該掃描線，該第二部覆蓋該資料線且延伸填入該第一開口中，該些第三部位於該畫素電極上方，其中該些第三部之間以及該第二部與該些第三部之間具有該些狹縫。
8. 一種畫素結構的製造方法，包括：於一第一基板上形成一掃描線；於該第一基板上形成一第一絕緣層，且覆蓋該掃描線；於該第一絕緣層上形成一資料線；於該第一絕緣層上形成一畫素電極，該畫素電極跟該資料線之間具有一間距；於該第一基板上形成一第二絕緣層，該第二絕緣層覆蓋該資料線以及該畫素電極，該第二絕緣層具有一位於該資料線以及該畫素電極之間的一第一開口；以及 於該第二絕緣層上形成一共用電極，該共用電極具有多個狹縫，其中一部分的該共用電極覆蓋該資料線且延伸填入該第一開口中，以使該部分的該共用電極位於該資料線與該畫素電極之間。
9. 如申請專利範圍第8項所述的畫素結構的製造方法，其中該資料線與該畫素電極位於同一層別。
10. 如申請專利範圍第8項所述的畫素結構的製造方法，更包括於該第一基板上形成一主動元件，該主動元件包括一閘極、一源極、一汲極以及一通道層，該第一絕緣層覆蓋該閘極，該源極以及該汲極設置於該第一絕緣層上，該閘極與該掃描線電性連接，該源極與該資料線電性連接，且該汲極與該畫素電極直接接觸。
11. 如申請專利範圍第8項所述的畫素結構的製造方法，其中位於該第一開口中的該共用電極與該第一絕緣層直接接觸。
12. 如申請專利範圍第8項所述的畫素結構的製造方法，其中該第一絕緣層更包括一第二開口位於該資料線以及該畫素電極之間，該第二開口與該第一開口連通以暴露出部分該第一基板，且該部分的該共用電極更延伸填入該第二開口中，以使該部分的該共用電極位於該資料線與該畫素電極之間。
13. 如申請專利範圍第12項所述的畫素結構的製造方法，其中位於該第一開口以及該第二開口中的該共用電極與該第一基板直接接觸。
14. 如申請專利範圍第8項所述的畫素結構的製造方法，其 中該共用電極包括一第一部、一第二部以及多個第三部，該第一部覆蓋該掃描線，該第二部覆蓋該資料線且延伸填入該第一開口中，該些第三部位於該畫素電極上方，其中該些第三部之間以及該第二部與該些第三部之間具有該些狹縫。
15. 一種顯示面板，包括：一第一基板；一掃描線，設置於該第一基板上；一第一絕緣層，設置於該第一基板上；一資料線，設置於該第一絕緣層上；一畫素電極，設置於該第一絕緣層上，該畫素電極跟該資料線之間具有一間距；一第二絕緣層，覆蓋該資料線以及該畫素電極，該第二絕緣層具有一第一開口位於該資料線以及該畫素電極之間；以及一共用電極，設置於該第二絕緣層上，具有多個狹縫，暴露出部分該畫素電極，其中該共用電極覆蓋該資料線，且該共用電極具有一第一延伸部分延伸填入該第一開口中，以使該共用電極的該第一延伸部分位於該資料線與該畫素電極之間；一第二基板，跟該第一基板相對設置；以及一顯示介質層，設置於該第一基板與該第二基板之間。