CN103681696A - 一种电极引出结构、阵列基板以及显示装置 - Google Patents

一种电极引出结构、阵列基板以及显示装置 Download PDF

Info

Publication number
CN103681696A
CN103681696A CN201310722613.1A CN201310722613A CN103681696A CN 103681696 A CN103681696 A CN 103681696A CN 201310722613 A CN201310722613 A CN 201310722613A CN 103681696 A CN103681696 A CN 103681696A
Authority
CN
China
Prior art keywords
electrode
layer
via hole
wall
protecting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310722613.1A
Other languages
English (en)
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310722613.1A priority Critical patent/CN103681696A/zh
Publication of CN103681696A publication Critical patent/CN103681696A/zh
Priority to PCT/CN2014/078269 priority patent/WO2015096371A1/zh
Priority to US14/422,829 priority patent/US9917111B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示技术领域，具体涉及一种电极引出结构、阵列基板以及显示装置。一种电极引出结构，包括衬底电极、隔离层和引出电极，所述隔离层位于所述衬底电极上方，所述引出电极位于所述隔离层上方，所述隔离层中开设有隔离层过孔或者所述隔离层部分覆盖所述衬底电极，所述引出电极覆盖所述隔离层过孔的孔壁和孔底，并沿所述隔离层过孔的上缘向远离所述隔离层过孔的方向与所述隔离层交叠。本发明的阵列基板由于采用了具有交叠结构的电极结构，使得水和氧的浓度梯度由外向内逐渐变小，可以有效地阻止外界的H2O和O2对金属氧化物的影响，使得采用金属氧化物半导体形成有源层的TFT的性能更稳定、信赖性更高，也同时增加了阵列基板的稳定性。

Description

一种电极引出结构、阵列基板以及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种电极引出结构、阵列基板以及显示装置。
背景技术
随着科学技术的发展，平板显示装置已日益深入人们的日常生活中。目前，常用的平板显示装置包括LCD（Liquid CrystalDisplay：液晶显示装置）和OLED（Organic Light-Emitting Diode:有机发光二极管）显示装置。尤其是LCD平板显示装置，由于其具有体积小、重量轻、厚度薄、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示装置市场中占据了主导地位。
其中，LCD和OLED显示装置中均设置有薄膜晶体管（Thin FilmTransistor，简称TFT），TFT作为驱动元件，在LCD和OLED显示装置中发挥着至关重要的作用。近年来平板显示技术获得了飞速的发展，其尺寸和分辨率不断地提高，大尺寸、高分辨率的显示装置成为主流方向。为了适应不断增大的尺寸和不断提高的分辨率，必须采用更高频率的驱动电路，以避免控制信号和图像信号的延迟。目前，信号延迟已成为制约大尺寸、高分辨率平板显示效果的关键因素之一。
为提高驱动电路的频率，针对制备TFT的材料做了多次改进。经研究发现，现有最常采用的非晶硅制备形成的薄膜晶体管的迁移率已经很难满足驱动需求，例如：非晶硅薄膜晶体管的迁移率一般为0.5cm2/v.s左右，而尺寸超过80英寸、驱动频率为120Hz的LCD，需要1cm2/v.s以上的迁移率。而对于多晶硅薄膜晶体管，尽管研究比较早，但是多晶硅薄膜晶体管的均一性差，制作工艺复杂。相比之下，金属氧化物半导体是新兴的TFT制备材料，金属氧化物TFT迁移率高、均一性好、制作工艺简单、成本低、适合大面积成膜，非常适合大尺寸平板显示技术，可以更好地满足LCD和OLED显示装置大尺寸、高刷新频率的需求。
目前研究最多的金属氧化物半导体是铟镓锌氧化物（IGZO）半导体，IGZO一般为非晶结构，很容易被酸溶液刻蚀掉。而在TFT结构中，一般采用Mo、Al等金属形成电极，在电极制备过程中，使用酸溶液进行刻蚀以形成相应的层结构图形。因而，电极形成过程中不可避免地会对金属氧化物半导体造成腐蚀，因此需要在金属半导体层与电极之间增加刻蚀阻挡层来保护金属氧化物半导体不被形成电极图形的刻蚀液腐蚀。
而且，金属氧化物半导体对外界的水和氧（H2O和O2）非常敏感，外界的水和氧扩散到金属氧化物半导体TFT中，将使得TFT的电学性能发生改变，直接影响金属氧化物半导体的稳定性和信赖性，导致TFT的性能急剧恶化，影响到显示装置的显示效果。
目前，形成有TFT矩阵的阵列基板（Array）中，为保证TFT沟道的正常形成，需在刻蚀阻挡层中开设过孔使得电极与金属氧化物半导体接触，过孔的开设，使得水和氧有可能沿着过孔孔间隙渗入TFT内部对金属氧化物半导体造成影响；同时，为便于显示信号的接入和测试信号的接入，还在非显示区设置有源极数据信号接入端（如图1所示）和源极连接板SD PAD（作为源极数据信号与源极驱动电路之间的桥接，如图2所示）、栅极扫描信号接入端（如图3所示）和栅极连接板Gate PAD（作为栅极扫描信号与栅极驱动电路之间的桥接，如图4所示）。在上述信号接入端和PAD结构中，均包括底部的电极和设置于电极上方的绝缘层，电极仅简单的引出到绝缘层的表面，由于电极在通过绝缘层中的过孔进行电连接时，仍有部分面积裸露在空气中，外界的水和氧容易通过孔间隙渗入到TFT的内部，扩散到金属氧化物半导体层，对金属氧化物半导体TFT的稳定性造成影响。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述步骤，提供一种电极引出结构、阵列基板以及显示装置，该电极引出结构采用了交叠结构，对处于隔离层下方的结构层起到良好的保持密封的作用。
解决本发明技术问题所采用的技术方案是该电极引出结构，包括衬底电极、隔离层和引出电极，所述隔离层位于所述衬底电极上方，所述引出电极位于所述隔离层上方，所述隔离层中开设有隔离层过孔或者所述隔离层部分覆盖所述衬底电极，其中：所述引出电极覆盖所述隔离层过孔的孔壁和孔底，并沿所述隔离层过孔的上缘向远离所述隔离层过孔的方向与所述隔离层交叠；或者，所述引出电极覆盖所述隔离层的层壁，并沿所述隔离层层壁上缘向远离所述层壁的方向与所述隔离层的表面交叠，以及沿所述隔离层层壁下缘向远离所述层壁的方向与未被所述隔离层覆盖的所述衬底电极交叠。
优选的是，所述引出电极沿所述隔离层过孔的上缘向远离所述隔离层过孔的方向与所述隔离层交叠的半径范围为0.2-200μm；或者，所述引出电极沿所述隔离层层壁上缘向远离所述层壁的方向与所述隔离层的表面交叠的半径范围为0.2-200μm。
一种阵列基板，包括基板以及设置于所述基板上的电极引出结构，所述阵列基板包括显示区和非显示区，所述电极引出结构采用上述的电极引出结构，所述电极引出结构设置于所述阵列基板的显示区和/或非显示区。
一种优选方案是，所述显示区内设置有多个像素单元，所述像素单元包括栅极、栅绝缘层、有源层、刻蚀阻挡层、源极和漏极，所述衬底电极包括所述有源层，所述引出电极包括所述源极与所述漏极，所述隔离层包括所述刻蚀阻挡层，所述刻蚀阻挡层中开设有第一刻蚀阻挡层过孔和第二刻蚀阻挡层过孔，所述源极覆盖所述第一刻蚀阻挡层过孔的孔壁和孔底并与所述有源层接触，所述漏极覆盖所述第二刻蚀阻挡层过孔的孔壁和孔底并与所述有源层接触；同时，所述源极沿所述第一刻蚀阻挡层过孔的上缘向远离所述第一刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠，和/或，所述漏极沿所述第二刻蚀阻挡层过孔的上缘向远离所述第二刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠。
优选的是，所述源极沿所述第一刻蚀阻挡层过孔的上缘向远离所述第一刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠的半径范围为0.2-8μm；和/或，所述漏极沿所述第二刻蚀阻挡层过孔的上缘向远离所述第二刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠的半径范围为0.2-8μm。
优选的是，所述像素单元还包括设置于所述源极和所述漏极上方的钝化层和像素电极，所述引出电极还包括像素电极，所述隔离层还包括钝化层，所述钝化层在对应着所述漏极的区域开设有钝化层过孔，所述像素电极覆盖所述钝化层过孔的孔壁和孔底并与所述漏极接触，所述像素电极沿所述钝化层过孔的上缘向远离所述钝化层过孔的方向与所述钝化层交叠。
优选的是，所述像素电极沿所述钝化层过孔的上缘向远离所述钝化层过孔的方向与所述钝化层交叠的半径范围为2-200μm。
一种优选方案是，所述非显示区设置有电极连接板，所述电极连接板包括走线电极以及设置于所述走线电极上方的电极保护层和信号引出电极，所述衬底电极包括所述走线电极，所述引出电极包括所述信号引出电极，所述隔离层包括所述电极保护层，所述电极保护层部分覆盖所述走线电极，所述信号引出电极包覆所述电极保护层的层壁，并沿所述电极保护层层壁的上缘向远离所述层壁的方向与所述电极保护层的表面交叠，以及沿所述电极保护层层壁的下缘向远离所述层壁的方向与未被所述电极保护层覆盖的所述走线电极交叠；或者，所述电极保护层完全覆盖所述走线电极，所述电极保护层中开设有电极保护层过孔，所述信号引出电极覆盖所述电极保护层过孔的孔壁和孔底且与所述走线电极接触，并沿所述电极保护层过孔的上缘向远离所述电极保护层过孔的方向与所述电极保护层交叠。
优选的是，所述信号引出电极沿所述电极保护层层壁的上缘向远离所述层壁的方向与所述电极保护层的表面交叠，以及沿所述电极保护层层壁的下缘向远离所述层壁的方向与未被所述电极保护层覆盖的走线电极交叠的半径范围为2-200μm；或者，所述信号引出电极沿所述电极保护层过孔的上缘向远离所述电极保护层过孔的方向与所述电极保护层交叠的半径范围为2-200μm。
优选的是，所述走线电极与所述漏极采用相同的材料、且在同一构图工艺中形成，所述信号引出电极与所述像素电极采用相同的材料、且在同一构图工艺中形成；所述电极保护层与所述钝化层采用相同的材料、且在同一构图工艺中形成。
优选的是，所述电极保护层包括第一电极保护层和第二电极保护层，所述信号引出电极包括第一信号引出电极和第二信号引出电极，所述第一电极保护层部分覆盖所述走线电极，所述第一信号引出电极设置于所述第一电极保护层的上方并包覆所述第一电极保护层的层壁，并沿所述第一电极保护层层壁的上缘向远离所述层壁的方向与所述第一电极保护层的表面交叠，以及沿所述第一电极保护层层壁的下缘向远离所述层壁的方向与未被所述第一电极保护层覆盖的走线电极交叠；同时，所述第二信号引出电极设置于所述第二电极保护层的上方并包覆所述第二电极保护层的层壁，并沿所述第二电极保护层层壁的上缘向远离所述层壁的方向与所述第二电极保护层的表面交叠，以及沿所述第一电极保护层层壁的下缘向远离所述层壁与未被所述第二电极保护层覆盖的所述第一信号引出电极交叠；或者，所述第一电极保护层完全覆盖所述走线电极，所述第一电极保护层中开设有第一电极保护层过孔，所述第一信号引出电极覆盖所述第一电极保护层过孔的孔壁和孔底并沿所述第一电极保护层过孔的上缘向远离所述第一电极保护层过孔的方向与所述第一电极保护层交叠；所述第二电极保护层完全覆盖所述第一信号引出电极，所述第二电极保护层中开设有第二电极保护层过孔，所述第二信号引出电极覆盖所述第二电极保护层过孔的孔壁和孔底并沿所述第二电极保护层过孔的上缘向远离所述第二电极保护层过孔的方向与所述第二电极保护层交叠，所述第二信号引出电极与所述第一引出电极接触。
优选的是，所述第一信号引出电极沿所述第一电极保护层层壁的上缘向远离所述层壁的方向与所述第一电极保护层的表面交叠的半径范围，以及沿所述第一电极保护层层壁的下缘向远离所述层壁的方向与未被所述第一电极保护层覆盖的走线电极交叠的半径范围均为2-200μm；所述第二信号引出电极沿所述第二电极保护层层壁的上缘向远离所述层壁的方向与所述第二电极保护层的表面交叠的半径范围，以及沿所述第二电极保护层层壁的下缘向远离所述层壁的方向与未被所述第二电极保护层覆盖的所述第一信号引出电极交叠的半径范围均为2-200μm；或者，所述第一信号引出电极沿所述第一电极保护层过孔的上缘向远离所述第一电极保护层过孔的方向与所述第一电极保护层交叠的半径范围为2-200μm；所述第二信号引出电极沿所述第二电极保护层过孔的上缘向远离所述第二电极保护层过孔的方向与所述第二电极保护层交叠的半径范围为2-200μm。
优选的是，所述走线电极与所述栅极采用相同的材料、且在同一构图工艺中形成，所述第一信号引出电极与所述漏极采用相同的材料、且在同一构图工艺中形成；所述第二信号引出电极与所述像素电极采用相同的材料、且在同一构图工艺中形成；所述第一电极保护层与所述栅绝缘层采用相同的材料、且在同一构图工艺中形成；所述第二电极保护层与所述钝化层采用相同的材料、且在同一构图工艺中形成。
其中，所述有源层采用金属氧化物半导体材料形成；所述栅绝缘层、所述刻蚀阻挡层或所述钝化层为一层或多层结构，且采用富硅材料形成，所述富硅材料包括氧化硅、氮化硅或氮氧化硅。
一种显示装置，包括上述的阵列基板。
本发明的有益效果是：本发明的阵列基板由于采用了具有交叠结构的电极引出结构，该交叠结构使得水和氧的浓度梯度由外向内逐渐变小，可以有效地阻止外界的水和氧渗入阵列基板内部对金属氧化物产生影响，使得采用金属氧化物半导体形成有源层的TFT（Oxide TFT）的性能更稳定、信赖性更高，也同时增加了阵列基板的稳定性。尤其适合使用于大尺寸、高分辨率液晶显示装置和AM-OLED显示装置中。同时，也使得采用了该阵列基板的显示装置的性能更稳定性，显示效果更好。
附图说明
图1为现有技术非显示区SD区域过孔搭接的剖视图；
图2为现有技术非显示区SD PAD区域的剖视图；
图3为现有技术非显示区Gate区域过孔搭接的剖视图；
图4为现有技术非显示区Gate PAD区域的剖视图；
图5为本发明实施例2中阵列基板显示区的剖视图；
图6为本发明实施例3中阵列基板显示区的剖视图；
图7为本发明实施例4中阵列基板非显示区SD区域过孔搭接的剖视图；
图8A和图8B为本发明实施例4中阵列基板非显示区SD PAD区域的剖视图；
图9A和图9B为本发明实施例5中阵列基板非显示区Gate区域过孔搭接的剖视图；
图10为本发明实施例5中阵列基板非显示区Gate PAD区域后的剖视图；
图中：1－基板；2－栅极；3－栅绝缘层；4－有源层；5－刻蚀阻挡层；51-第一刻蚀阻挡层过孔；52-第二刻蚀阻挡层过孔；6－源极；7－漏极；8－钝化层；81－钝化层过孔；9－像素电极；10-保护层；11-公共电极；15-走线电极；16-电极保护层；160-电极保护层过孔；161-第一电极保护层；1610-第一电极保护层过孔；162-第二电极保护层；1620-第二电极保护层过孔；17-信号引出电极；171-第一信号引出电极；172-第二信号引出电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明电极引出结构、阵列基板以及显示装置作进一步详细描述。
本发明中，光刻工艺，是指包括曝光、显影、刻蚀等工艺过程的利用光刻胶、掩模板、曝光机等进行刻蚀形成图形的工艺；构图工艺，包括光刻工艺，还包括打印、喷墨等其他用于形成预定图形的工艺。
实施例1：
一种电极引出结构，包括衬底电极、隔离层和引出电极，隔离层位于衬底电极上方，引出电极位于隔离层上方，隔离层中开设有隔离层过孔或者隔离层部分覆盖衬底电极，其中，引出电极覆盖隔离层过孔的孔壁和孔底，并沿隔离层过孔的上缘向远离隔离层过孔的方向与隔离层交叠；或者，引出电极覆盖隔离层的层壁，并沿隔离层层壁上缘向远离层壁的方向与隔离层的表面交叠，以及沿隔离层层壁下缘向远离层壁的方向与未被隔离层覆盖的衬底电极交叠。也即，引出电极与隔离层为交叠结构。
根据应用场合的不同，衬底电极可以为采用金属材料形成的栅极、源极或漏极，还可以为采用金属氧化物半导体材料形成的有源层，还可以进一步为引入扫描信号或引入数据信号的走线电极；引出电极可以为采用金属材料形成的栅极、源极或漏极，还可以为采用金属氧化物形成的像素电极，还可以进一步为引出扫描信号或引出数据信号的引出电极；隔离层可以为刻蚀阻挡层、钝化层或保护层。在电极引出电极的制备工艺中，可以灵活应用于对水和氧有隔绝需求的层间，这里不做限定。
其中，引出电极沿隔离层过孔的上缘向远离隔离层过孔的方向与隔离层交叠的半径范围为0.2-200μm；或者，引出电极沿隔离层层壁上缘向远离层壁的方向与隔离层的表面交叠的半径范围为0.2-200μm。这里，由于过孔通常为圆形，半径范围可以理解为引出电极与隔离层过孔的边缘至交叠面积的边缘的距离；或者，交叠面积通常为圆形，半径范围可以理解为隔离层层壁上缘至交叠面积的边缘的距离。
在本实施例中，采用交叠结构的电极引出结构，可以利用处于上方的引出电极与隔离层的交叠结构，对隔离层过孔区域的孔间隙形成良好的阻隔作用，从而对处于隔离层下方的结构层起到良好的保持密封的作用，避免由于在隔离层中形成接触过孔而造成的水和氧渗入其内部结构的缺陷。
实施例2：
本实施例提供一种阵列基板，该阵列基板包括基板以及设置于基板上的实施例1所示例的电极引出结构。
一般的，阵列基板包括显示区和非显示区，本实施例所示例的电极引出电极设置在显示区中。显示区内设置有多个像素单元，如图5所示，像素单元包括设置于基板1上方的栅极2、栅绝缘层3、有源层4、刻蚀阻挡层5、源极6和漏极7。其中，有源层4采用金属氧化物半导体材料形成。
根据上述的电极引出结构，衬底电极包括有源层4，引出电极包括源极6与漏极7，隔离层包括刻蚀阻挡层5，刻蚀阻挡层5中开设有第一刻蚀阻挡层过孔51和第二刻蚀阻挡层过孔52（图5所示的第一刻蚀阻挡层过孔51填充有源极6、第二刻蚀阻挡层过孔52中填充有漏极7，以下各过孔与此类同），源极6覆盖第一刻蚀阻挡层过孔51的孔壁和孔底并与有源层4接触，漏极7覆盖第二刻蚀阻挡层过孔52的孔壁和孔底并与有源层4接触；同时，源极6沿第一刻蚀阻挡层过孔51的上缘向远离第一刻蚀阻挡层过孔51的方向与刻蚀阻挡层5交叠，和/或，漏极7沿第二刻蚀阻挡层过孔52的上缘向远离第二刻蚀阻挡层过孔52的方向与刻蚀阻挡层5交叠。即，源极6和漏极7与有源层4接触方式，可以将源极6和漏极7均采用上述的电极引出结构，也可以仅将源极6和漏极7任一个采用上述的电极引出结构。
其中，源极6沿第一刻蚀阻挡层过孔51的上缘向远离第一刻蚀阻挡层过孔51的方向与刻蚀阻挡层5交叠的半径范围为0.2-8μm；和/或，漏极7沿第二刻蚀阻挡层过孔52的上缘向远离第二刻蚀阻挡层过孔52的方向与刻蚀阻挡层5交叠的半径范围为0.2-8μm。当然，根据TFT的结构，上述交叠的半径范围可以仅适用源极6和漏极7相邻的单边，而源极6和漏极7的另一边可按现有的源极6和漏极7图形进行设计。
在本实施例中，像素单元还包括设置于源极6和漏极7上方的钝化层8和像素电极9，引出电极还包括像素电极9，隔离层还包括钝化层8，钝化层8在对应着漏极7的区域开设有钝化层过孔81，像素电极9覆盖钝化层过孔81的孔壁和孔底并与漏极7接触，像素电极9沿钝化层过孔81的上缘向远离钝化层过孔81的方向与钝化层8交叠。
其中，像素电极9沿钝化层过孔81的上缘向远离钝化层过孔81的方向与钝化层8交叠的半径范围为2-200μm。
同样，钝化层8为一层或多层结构，采用富硅材料形成，富硅材料包括氧化硅、氮化硅或氮氧化硅。其中，氧化硅、氮化硅或氮氧化硅与N2O，SiH4;N2O,SiH4,NH3，N2;SiH4,NH3,N2或SiH2Cl2，NH3，N2反应形成，其中，N2O与SiH4的气体反应比范围为100:1-50:1。
采用上述的交叠结构的电极引出结构以及交叠半径范围，既能有效地阻隔水和氧的渗入，又不会对TFT的结构造成较大的影响；在制备方法中，不需对制备方法进行改动，而仅需对形成源极6、漏极7和像素电极9的掩模板的曝光尺寸进行相应的修改即可。
相应的，本实施例中阵列基板的制备方法具体包括如下步骤：
步骤1、首先在透明的基板或者石英上，采用溅射或热蒸发的方法依次沉积厚度范围为
Figure BDA0000445182690000101
的栅金属膜，通过一次构图工艺形成包括栅极2和栅线（图5中未示出）的图形。栅极2可以采用Cr、W、Ti、Ta、Mo等金属和合金形成，可以为单层也可以为多层结构。
步骤2、在完成步骤1的基板上通过PECVD方法连续沉积厚度范围为的栅绝缘层膜以形成栅绝缘层3，栅绝缘层膜可以为一层或多层结构，采用富硅材料形成，富硅材料包括氧化硅、氮化硅或氮氧化硅。具体的，栅绝缘层3可以为氧化硅的单层结构，或者氮化硅与氧化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅的三层结构。氧化硅、氮氧化硅、氮化硅对应的反应气体可以为N2O，SiH4;N2O,SiH4,NH3，N2;SiH4,NH3,N2或SiH2Cl2，NH3，N2。本实施例所采用的氧化硅薄膜为富硅结构，含有较多的Si的悬挂键，主要通过调整气体的反应比形成，富硅结构的氧化硅N2O与SiH4的比例大于50:1，同时考虑到氧化硅薄膜的性能，其比例小于100:1，即N2O与SiH4的气体反应比范围为100:1-50:1。
然后，通过溅射方法连续沉积厚度范围为金属氧化物半导体层，金属氧化物半导体可以是IGZO、非晶IGZO、HIZO、IZO、a-InZnO、非晶a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。通过一次构图工艺形成包括有源层4的图形。
步骤3、在完成步骤2的基板上通过PECVD方法沉积厚度范围为
Figure BDA0000445182690000113
的刻蚀阻挡层膜以形成钝化层8，刻蚀阻挡层膜可以为一层或多层结构，采用富硅材料形成，富硅材料包括氧化硅、氮化硅或氮氧化硅。具体的，刻蚀阻挡层膜可以为氧化硅的单层结构，或者氮化硅与氧化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅的三层结构。氧化硅、氮氧化硅、氮化硅对应的反应气体可以为N2O，SiH4;N2O,SiH4,NH3，N2;SiH4,NH3,N2或SiH2Cl2，NH3，N2。本实施例所采用的氧化硅薄膜为富硅结构，含有较多的Si的悬挂键，主要通过调整气体的反应比形成，富硅结构的氧化硅N2O与SiH4的比例大于50:1，同时考虑到氧化硅薄膜的性能，其比例小于100:1，即N2O与SiH4的气体反应比范围为100:1-50:1。通过一次构图工艺形成包括刻蚀阻挡层5以及刻蚀阻挡层过孔的图形，刻蚀阻挡层过孔包括第一刻蚀阻挡层过孔51（用于使有源层4与源极6连接）和第二刻蚀阻挡层过孔52（用于使有源层4与漏极7连接）。
当然，刻蚀阻挡层5可以采用Al2O3形成的单层结构，也可以采用SiOx/SiNO或者SiOx/SiNx或者Al2O3/SiNx的双层的复合结构。
步骤4、在完成步骤3的基板上通过溅射或热蒸发沉积源漏金属层，源漏金属层可以选用Cr、W、Ti、Ta、Mo等金属或合金，可以为单层或多层结构。通过一次构图工艺形成包括源极6、漏极7以及数据线（图5中未示出）的图形。
步骤5、在完成步骤4的玻璃基板上通过PECVD方法沉积厚度范围为
Figure BDA0000445182690000121
的钝化膜，钝化膜可以为一层或多层结构，采用富硅材料形成，富硅材料包括氧化硅、氮化硅或氮氧化硅。具体的，钝化膜可以为氧化硅的单层结构，或者氮化硅与氧化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅的三层结构。氧化硅、氮氧化硅、氮化硅对应的反应气体可以为N2O，SiH4;N2O,SiH4,NH3，N2;SiH4,NH3,N2或SiH2Cl2，NH3，N2。本实施例所采用的氧化硅薄膜为富硅结构，含有较多的Si的悬挂键，主要通过调整气体的反应比形成，富硅结构的氧化硅N2O与SiH4的比例大于50:1，同时考虑到氧化硅薄膜的性能，其比例小于100:1，即N2O与SiH4的气体反应比范围为100:1-50:1。通过一次构图工艺形成包括钝化层8以及钝化层过孔81的图形。
步骤6、在完成步骤5的基板上通过溅射或热蒸发的方法沉积厚度范围为
Figure BDA0000445182690000122
的透明导电层，透明导电层可以为ITO或者IZO，或者其他的透明金属氧化物。通过一次构图工艺形成包括像素电极9的图形，本实施例中的像素电极9为板状。
本实施例的阵列基板适用于TN（Twisted Nematic，扭曲向列）模式、VA（Vertical Alignment，垂直取向）模式的液晶显示装置。或者，将像素电极9作为OLED的阳极或阴极，从而形成OLED显示装置。
本实施例的阵列基板中，可以采用多个实施例1的电极引出结构，逐层阻挡水和氧的渗入，从而能够对形成有源层4的金属氧化物半导体起到良好的保持密封的作用，保证TFT的稳定性。
实施例3：
本实施例提供一种阵列基板，该阵列基板在实施例1的基板上，还包括设置于基板上的公共电极。
如图6所示，本实施例中的阵列基板在像素电极9的上方还设置有保护层10，在保护层10的上方设置有公共电极11。公共电极11为狭缝状，在正投影方向上与像素电极9至少部分重叠。
其中，保护层10一般采用透明材料（硅氧化物、硅氮化物、铪氧化物、硅氮氧化物或铝氧化物）形成，公共电极11一般采用透明的ITO或者IZO，或者其他的透明金属氧化物形成。形成公共电极11时，通过溅射或热蒸发的方法沉积厚度范围为
Figure BDA0000445182690000131
透明导电层，然后通过一次构图工艺形成包括公共电极11的图形。
本实施例中的阵列基板适用于ADS模式的液晶显示装置。其中，ADS为平面电场宽视角核心技术-高级超维场转换技术（Advanced Super Dimension Switch，简称ADSDS或ADS），其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（pushMura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
实施例4：
本实施例提供的阵列基板，在显示区可以采用实施例2或实施例3中的电极引出结构，在非显示区还可以同时包括实施例1所示例的电极引出结构，该电极引出结构为源极连接板SD PAD或SD区域过孔搭接。
如图7、图8A和图8B所示，阵列基板非显示区设置有电极连接板，电极连接板包括设置于基板1上方的走线电极15以及设置于走线电极15上方的电极保护层16和信号引出电极17。根据实施例1所示例的电极引出电极的结构，衬底电极包括走线电极15，引出电极包括信号引出电极17，隔离层包括电极保护层16。
如图7所示，电极保护层16完全覆盖走线电极15，电极保护层16中开设有电极保护层过孔160，信号引出电极17覆盖电极保护层过孔160的孔壁和孔底且与走线电极15接触，并沿电极保护层过孔160的上缘向远离电极保护层过孔160的方向与电极保护层16交叠。其中，信号引出电极17沿电极保护层过孔160的上缘向远离电极保护层过孔160的方向与电极保护层16交叠的半径范围为2-200μm。这里，“完全覆盖”即指电极保护层16覆盖除电极保护层过孔160之外的走线电极15的全部裸露区域。
图7所示的电极连接板的结构即通称的SD区域过孔搭接，相比图2，该SD区域过孔搭接具有更好的阻挡水和氧的渗入的作用，从而，从非显示区就杜绝了水和氧从孔间隙渗入的可能，进一步提高了阵列基板中TFT的稳定性。
当然，也可以如图8A和图8B所示，电极保护层16部分覆盖走线电极15，信号引出电极17包覆电极保护层16的层壁，并沿电极保护层层壁的上缘向远离层壁的方向与电极保护层16的表面交叠，以及沿电极保护层层壁的下缘向远离层壁的方向与未被电极保护层16覆盖的走线电极15交叠。其中，图8A所示的交叠结构未延伸到走线电极15的边缘，而图8B所示的交叠结构延伸到走线电极15的边缘。其中，信号引出电极17沿电极保护层层壁的上缘向远离层壁的方向与电极保护层16的表面交叠，以及沿电极保护层层壁的下缘向远离层壁的方向与未被电极保护层16覆盖的走线电极15交叠的半径范围为2-200μm。
图8A和图8B所示的电极连接板的结构即通称的源极连接板SD PAD，相比图3，图8A和图8B任一种SD PAD结构具有更好的阻挡水和氧的渗入的作用，从而，从非显示区就杜绝了水和氧从孔间隙渗入的可能，进一步提高了阵列基板的显示区中TFT的稳定性。
在本实施例中，走线电极15与显示区中的漏极7采用相同的材料、且在同一构图工艺中形成，信号引出电极17与像素电极9采用相同的材料、且在同一构图工艺中形成；电极保护层16与钝化层8采用相同的材料、且在同一构图工艺中形成。因为透明的像素电极9一般比较薄，其厚度范围一般为与电极连接板之间不会因形成断差而造成新的不良出现。
在阵列基板的制备过程中，形成图7所示的电极连接板的结构即通称的SD区域过孔搭接时：在形成漏极7的同时在非显示区采用相同的材料、且在同一构图工艺中形成走线电极15，在形成钝化层8时将其延伸至非显示区形成电极保护层16，电极保护层16在对应着走线电极15的上方形成电极保护层过孔160；然后，在形成像素电极9的同时在非显示区形成搭接电极保护层过孔160的透明的信号引出电极17，该信号引出电极17与电极保护层16有一定的交叠半径，例如2μm-200μm（单边）。
根据上述的SD区域过孔搭接的形成过程，以及现有的构图工艺知识，可推知图8A和图8B所示的SD PAD的制备，区别在于该SD PAD为了配合外接电路的连接，设计为单边交叠（可视为半径无穷大的过孔，或者相当于单边的过孔），且根据电路设计要求使其位于SD PAD区域。
在本实施例中，通过改进非显示区SD区域过孔搭接部分和SD PAD区域的结构，可以有效地解决外界的水和氧对金属氧化物半导体TFT的影响。
实施例5：
本实施例提供的阵列基板，在显示区可以采用实施例2或实施例3中的电极引出结构，在非显示区还可以同时包括实施例1所示例的电极引出结构，该电极引出结构为栅极连接板Gate PAD或Gate区域过孔搭接部分。
如图9A和图9B所示，阵列基板非显示区设置有电极连接板，电极连接板包括设置于基板1上方的走线电极15以及设置于走线电极15上方的第一电极保护层161和第二电极保护层162、第一信号引出电极171和第二信号引出电极172。根据实施例1所示例的电极引出结构，引出电极还包括第一信号引出电极171和第二信号引出电极172，隔离层还包括第一电极保护层161和第二电极保护层162。
如图9A所示，第一电极保护层161完全覆盖走线电极15，第一电极保护层161中开设有第一电极保护层过孔1610，第一信号引出电极171覆盖第一电极保护层过孔1610的孔壁和孔底并沿第一电极保护层过孔1610的上缘向远离第一电极保护层过孔的方向与第一电极保护层161交叠；第二电极保护层162完全覆盖第一信号引出电极171，第二电极保护层162中开设有第二电极保护层过孔1620，第二信号引出电极172覆盖第二电极保护层过孔1620的孔壁和孔底并沿第二电极保护层过孔1620的上缘向远离第二电极保护层过孔的方向与第二电极保护层162交叠，第二信号引出电极172与第一引出电极171接触。这里，“完全覆盖”即指第一电极保护层161覆盖除第一电极保护层过孔1610之外的走线电极15的全部裸露区域，第二电极保护层162覆盖除第二电极保护层过孔1620之外的第一信号引出电极171的全部裸露区域。
其中，第一信号引出电极171沿第一电极保护层过孔1610的上缘向远离第一电极保护层过孔1610的方向与第一电极保护层161交叠的半径范围为2-200μm；第二信号引出电172极沿第二电极保护层过孔1620的上缘向远离第二电极保护层过孔1620的方向与第二电极保护层162交叠的半径范围为2-200μm。
当然，也可以如图9B所示，略去图9A中的第一信号引出电极。即，第一电极保护层161完全覆盖走线电极15，第二电极保护层162完全覆盖第一电极保护层161，第一电极保护层161和第二电极保护层162在相应的位置分别开设有第一电极保护层过孔1610和第二电极保护层过孔1620，信号引出电极17覆盖第二电极保护层过孔1620并与第二电极保护层162交叠，第二信号引出电极172与走线电极15接触。
图9A和图9B所示的电极连接板的结构即通称的Gate区域过孔搭接部分，相比图3，图9A和图9B任一种结构均具有更好的阻挡水和氧的渗入的作用，从而，从非显示区就杜绝了水和氧从孔间隙渗入的可能，进一步提高了阵列基板中TFT的稳定性。根据阵列基板设计的需要，可以采用其中的一种方式或者两种方式的组合进行保护，以便更好地达到对外界水和氧的阻挡效果。
如图10所示，第一电极保护层161部分覆盖走线电极15，第一信号引出电极171设置于第一电极保护层161的上方并包覆第一电极保护层161的层壁，并沿第一电极保护层层壁的上缘向远离层壁的方向与第一电极保护层161的表面交叠，以及沿第一电极保护层层壁的下缘向远离层壁的方向与未被第一电极保护161层覆盖的走线电极15交叠；同时，第二信号引出电极172设置于第二电极保护层162的上方并包覆第二电极保护层162的层壁，并沿第二电极保护层层壁的上缘向远离层壁的方向与第二电极保护层162的表面交叠，以及沿第一电极保护层层壁的下缘向远离层壁与未被第二电极保护层162覆盖的走线电极15交叠。
其中，第一信号引出电极171沿第一电极保护层层壁的上缘向远离层壁的方向与第一电极保护层161的表面交叠的半径范围，和/或，第一信号引出电极171沿第一电极保护层层壁的下缘向远离层壁的方向与未被第一电极保护层161覆盖的走线电极15交叠的半径范围为2-200μm；第二信号引出电极172沿第二电极保护层层壁的上缘向远离层壁的方向与第二电极保护层162的表面交叠的半径范围，和/或第二信号引出电极172沿第二电极保护层层壁的下缘向远离层壁的方向与未被第二电极保护层162覆盖的走线电极15交叠的半径范围为2-200μm。
图10所示的电极连接板的结构即通称的Gate PAD区域，相比图2，该结构具有更好的阻挡水和氧的渗入的作用，从而，从非显示区就杜绝了水和氧从孔间隙渗入的可能，进一步提高了阵列基板中TFT的稳定性。
在本实施例中，走线电极15与栅极2采用相同的材料、且在同一构图工艺中形成，第一信号引出电极171与漏极7采用相同的材料、且在同一构图工艺中形成；第二信号引出电极172与像素电极9采用相同的材料、且在同一构图工艺中形成；第一电极保护层161与栅绝缘层3采用相同的材料、且在同一构图工艺中形成；第二电极保护层162与钝化层8采用相同的材料、且在同一构图工艺中形成。
在阵列基板的制备过程中，形成图9A所示的电极连接板的结构即通称的Gate区域过孔搭接时：在形成栅极2的同时在非显示区采用相同的材料、且在同一构图工艺中形成走线电极15，在形成栅绝缘层3时将其延伸至非显示区形成第一电极保护层161，第一电极保护层161在走线电极15的上部形成第一电极保护层过孔1610，第一电极保护层161与走线电极15有一定的交叠半径，例如2μm-200μm（单边）；接着，在形成漏极7的同时在非显示区采用相同的材料、且在同一构图工艺中形成第一信号引出电极171，在形成钝化层8时将其延伸至非显示区形成第二电极保护层162，第二电极保护层162在第一信号引出电极171的上部形成第二电极保护层过孔1620，第二电极保护层162与第一信号引出电极171有一定的交叠半径，例如2μm-200μm（单边）；然后，在形成像素电极9的同时在非显示区形成搭接第二电极保护层过孔1620的透明的第二信号引出电极172，该第二信号引出电极172与第二电极保护层162有一定的交叠半径，例如2μm-200μm（单边）。
根据上述的Gate区域过孔搭接的形成过程，以及现有的构图工艺知识，可推知图9B的电极连接板的结构的制备，区别在于图9B相对图9A的制备过程可略去第一信号引出电极171的形成，即在形成漏极7时在非显示区无需形成第一信号引出电极171；也容易推知图10所示的电极连接板的结构即通称的栅极连接板Gate PAD的制备，区别在于该Gate PAD区域为了配合外接电路的连接，设计为单边交叠（可视为半径无穷大的过孔，或者相当于单边的过孔），且根据电路设计要求使其位于Gate PAD区域。
在本实施例中，通过改进非显示区Gate区域过孔搭接部分和Gate PAD的结构，可以有效地解决外界的水和氧对金属氧化物半导体TFT的影响。
实施例2-实施例5中的阵列基板，由于采用了具有交叠结构的电极引出结构，该交叠结构使得水和氧的浓度梯度由外向内逐渐变小，可以有效地阻止外界的水和氧渗入阵列基板内部对金属氧化物产生影响，使得采用金属氧化物半导体形成有源层的TFT（Oxide TFT）的性能更稳定、信赖性更高，也同时增加了阵列基板的稳定性。尤其适合使用于大尺寸、高分辨率液晶显示装置和AM-OLED显示装置中。
实施例6：
一种显示装置，包括实施例2-5任一种所示例的阵列基板。
其中，本实施例中的显示装置可以广泛应用于各种大中小尺寸的产品上，可以涵盖当今信息社会的主要电子产品，如液晶电视、电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、公共显示和虚幻显示等多个领域。
本实施例的显示装置，由于采用了具有交叠结构的电极结构的阵列基板，因此性能更稳定性，显示效果更好。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种电极引出结构，包括衬底电极、隔离层和引出电极，所述隔离层位于所述衬底电极上方，所述引出电极位于所述隔离层上方，所述隔离层中开设有隔离层过孔或者所述隔离层部分覆盖所述衬底电极，其特征在于，
所述引出电极覆盖所述隔离层过孔的孔壁和孔底，并沿所述隔离层过孔的上缘向远离所述隔离层过孔的方向与所述隔离层交叠；或者，
所述引出电极覆盖所述隔离层的层壁，并沿所述隔离层层壁上缘向远离所述层壁的方向与所述隔离层的表面交叠，以及沿所述隔离层层壁下缘向远离所述层壁的方向与未被所述隔离层覆盖的所述衬底电极交叠。
2.根据权利要求1所述的电极引出结构，其特征在于，所述引出电极沿所述隔离层过孔的上缘向远离所述隔离层过孔的方向与所述隔离层交叠的半径范围为0.2-200μm；或者，所述引出电极沿所述隔离层层壁上缘向远离所述层壁的方向与所述隔离层的表面交叠的半径范围为0.2-200μm，和/或，所述引出电极沿所述隔离层层壁下缘向远离所述层壁的方向与未被所述隔离层覆盖的所述衬底电极交叠。
3.一种阵列基板，包括基板以及设置于所述基板上的电极引出结构，所述阵列基板包括显示区和非显示区，其特征在于，所述电极引出结构采用权利要求1-2任一项所述的电极引出结构，所述电极引出结构设置于所述阵列基板的显示区和/或非显示区。
4.根据权利要求3所述的阵列基板，其特征在于，所述显示区内设置有多个像素单元，所述像素单元包括栅极、栅绝缘层、有源层、刻蚀阻挡层、源极和漏极，所述衬底电极包括所述有源层，所述引出电极包括所述源极与所述漏极，所述隔离层包括所述刻蚀阻挡层，所述刻蚀阻挡层中开设有第一刻蚀阻挡层过孔和第二刻蚀阻挡层过孔，所述源极覆盖所述第一刻蚀阻挡层过孔的孔壁和孔底并与所述有源层接触，所述漏极覆盖所述第二刻蚀阻挡层过孔的孔壁和孔底并与所述有源层接触；同时，所述源极沿所述第一刻蚀阻挡层过孔的上缘向远离所述第一刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠，和/或，所述漏极沿所述第二刻蚀阻挡层过孔的上缘向远离所述第二刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠。
5.根据权利要求4所述的阵列基板，其特征在于，所述源极沿所述第一刻蚀阻挡层过孔的上缘向远离所述第一刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠的半径范围为0.2-8μm；和/或，所述漏极沿所述第二刻蚀阻挡层过孔的上缘向远离所述第二刻蚀阻挡层过孔的方向与所述刻蚀阻挡层交叠的半径范围为0.2-8μm。
6.根据权利要求4所述的阵列基板，其特征在于，所述像素单元还包括设置于所述源极和所述漏极上方的钝化层和像素电极，所述引出电极还包括像素电极，所述隔离层还包括钝化层，所述钝化层在对应着所述漏极的区域开设有钝化层过孔，所述像素电极覆盖所述钝化层过孔的孔壁和孔底并与所述漏极接触，所述像素电极沿所述钝化层过孔的上缘向远离所述钝化层过孔的方向与所述钝化层交叠。
7.根据权利要求6所述的阵列基板，其特征在于，所述像素电极沿所述钝化层过孔的上缘向远离所述钝化层过孔的方向与所述钝化层交叠的半径范围为2-200μm。
8.根据权利要求3所述的阵列基板，其特征在于，所述非显示区设置有电极连接板，所述电极连接板包括走线电极以及设置于所述走线电极上方的电极保护层和信号引出电极，所述衬底电极包括所述走线电极，所述引出电极包括所述信号引出电极，所述隔离层包括所述电极保护层，所述电极保护层部分覆盖所述走线电极，所述信号引出电极包覆所述电极保护层的层壁，并沿所述电极保护层层壁的上缘向远离所述层壁的方向与所述电极保护层的表面交叠，以及沿所述电极保护层层壁的下缘向远离所述层壁的方向与未被所述电极保护层覆盖的所述走线电极交叠；
或者，所述电极保护层完全覆盖所述走线电极，所述电极保护层中开设有电极保护层过孔，所述信号引出电极覆盖所述电极保护层过孔的孔壁和孔底且与所述走线电极接触，并沿所述电极保护层过孔的上缘向远离所述电极保护层过孔的方向与所述电极保护层交叠。
9.根据权利要求8所述的阵列基板，其特征在于，所述信号引出电极沿所述电极保护层层壁的上缘向远离所述层壁的方向与所述电极保护层的表面交叠，以及沿所述电极保护层层壁的下缘向远离所述层壁的方向与未被所述电极保护层覆盖的走线电极交叠的半径范围为2-200μm；
或者，所述信号引出电极沿所述电极保护层过孔的上缘向远离所述电极保护层过孔的方向与所述电极保护层交叠的半径范围为2-200μm。
10.根据权利要求8所述的阵列基板，其特征在于，所述走线电极与所述漏极采用相同的材料、且在同一构图工艺中形成，所述信号引出电极与所述像素电极采用相同的材料、且在同一构图工艺中形成；所述电极保护层与所述钝化层采用相同的材料、且在同一构图工艺中形成。
11.根据权利要求8所述的阵列基板，其特征在于，所述电极保护层包括第一电极保护层和第二电极保护层，所述信号引出电极包括第一信号引出电极和第二信号引出电极，所述第一电极保护层部分覆盖所述走线电极，所述第一信号引出电极设置于所述第一电极保护层的上方并包覆所述第一电极保护层的层壁，并沿所述第一电极保护层层壁的上缘向远离所述层壁的方向与所述第一电极保护层的表面交叠，以及沿所述第一电极保护层层壁的下缘向远离所述层壁的方向与未被所述第一电极保护层覆盖的走线电极交叠；同时，所述第二信号引出电极设置于所述第二电极保护层的上方并包覆所述第二电极保护层的层壁，并沿所述第二电极保护层层壁的上缘向远离所述层壁的方向与所述第二电极保护层的表面交叠，以及沿所述第一电极保护层层壁的下缘向远离所述层壁与未被所述第二电极保护层覆盖的所述第一信号引出电极交叠；
或者，所述第一电极保护层完全覆盖所述走线电极，所述第一电极保护层中开设有第一电极保护层过孔，所述第一信号引出电极覆盖所述第一电极保护层过孔的孔壁和孔底并沿所述第一电极保护层过孔的上缘向远离所述第一电极保护层过孔的方向与所述第一电极保护层交叠；所述第二电极保护层完全覆盖所述第一信号引出电极，所述第二电极保护层中开设有第二电极保护层过孔，所述第二信号引出电极覆盖所述第二电极保护层过孔的孔壁和孔底并沿所述第二电极保护层过孔的上缘向远离所述第二电极保护层过孔的方向与所述第二电极保护层交叠，所述第二信号引出电极与所述第一引出电极接触。
12.根据权利要求11所述的阵列基板，其特征在于，所述第一信号引出电极沿所述第一电极保护层层壁的上缘向远离所述层壁的方向与所述第一电极保护层的表面交叠的半径范围，以及沿所述第一电极保护层层壁的下缘向远离所述层壁的方向与未被所述第一电极保护层覆盖的走线电极交叠的半径范围均为2-200μm；所述第二信号引出电极沿所述第二电极保护层层壁的上缘向远离所述层壁的方向与所述第二电极保护层的表面交叠的半径范围，以及沿所述第二电极保护层层壁的下缘向远离所述层壁的方向与未被所述第二电极保护层覆盖的所述第一信号引出电极交叠的半径范围均为2-200μm；
或者，所述第一信号引出电极沿所述第一电极保护层过孔的上缘向远离所述第一电极保护层过孔的方向与所述第一电极保护层交叠的半径范围为2-200μm；所述第二信号引出电极沿所述第二电极保护层过孔的上缘向远离所述第二电极保护层过孔的方向与所述第二电极保护层交叠的半径范围为2-200μm。
13.根据权利要求12所述的阵列基板，其特征在于，所述走线电极与所述栅极采用相同的材料、且在同一构图工艺中形成，所述第一信号引出电极与所述漏极采用相同的材料、且在同一构图工艺中形成；所述第二信号引出电极与所述像素电极采用相同的材料、且在同一构图工艺中形成；所述第一电极保护层与所述栅绝缘层采用相同的材料、且在同一构图工艺中形成；所述第二电极保护层与所述钝化层采用相同的材料、且在同一构图工艺中形成。
14.根据权利要求4-13任一项所述的阵列基板，其特征在于，所述有源层采用金属氧化物半导体材料形成；所述栅绝缘层、所述刻蚀阻挡层或所述钝化层为一层或多层结构，且采用富硅材料形成，所述富硅材料包括氧化硅、氮化硅或氮氧化硅。
15.一种显示装置，包括权利要求3-14任一项所述的阵列基板。
CN201310722613.1A 2013-12-24 2013-12-24 一种电极引出结构、阵列基板以及显示装置 Pending CN103681696A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310722613.1A CN103681696A (zh) 2013-12-24 2013-12-24 一种电极引出结构、阵列基板以及显示装置
PCT/CN2014/078269 WO2015096371A1 (zh) 2013-12-24 2014-05-23 一种电极引出结构、阵列基板以及显示装置
US14/422,829 US9917111B2 (en) 2013-12-24 2014-05-23 Electrode lead-out structure, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310722613.1A CN103681696A (zh) 2013-12-24 2013-12-24 一种电极引出结构、阵列基板以及显示装置

Publications (1)

Publication Number Publication Date
CN103681696A true CN103681696A (zh) 2014-03-26

Family

ID=50318715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310722613.1A Pending CN103681696A (zh) 2013-12-24 2013-12-24 一种电极引出结构、阵列基板以及显示装置

Country Status (3)

Country Link
US (1) US9917111B2 (zh)
CN (1) CN103681696A (zh)
WO (1) WO2015096371A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096371A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
WO2015101011A1 (zh) * 2013-12-31 2015-07-09 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
CN105826250A (zh) * 2016-05-17 2016-08-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
CN107369716A (zh) * 2017-07-17 2017-11-21 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN111244116A (zh) * 2020-03-23 2020-06-05 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板
CN112133737A (zh) * 2018-11-28 2020-12-25 上海天马微电子有限公司 显示面板和显示装置
CN112581861A (zh) * 2019-09-27 2021-03-30 群创光电股份有限公司 可挠式显示设备
WO2022217880A1 (zh) * 2021-04-15 2022-10-20 京东方科技集团股份有限公司 显示面板及其显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074126A (ja) * 2016-11-04 2018-05-10 トヨタ自動車株式会社 半導体装置
CN108336120B (zh) * 2018-03-30 2024-04-12 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN109585381B (zh) * 2018-09-20 2020-04-03 合肥鑫晟光电科技有限公司 显示基板的制备方法、显示装置
CN111740721B (zh) * 2020-01-20 2023-07-07 绍兴中芯集成电路制造股份有限公司 半导体器件及其形成方法
CN113707673B (zh) * 2021-08-27 2023-12-26 成都京东方光电科技有限公司 一种显示基板及其制备方法、显示装置
WO2024018313A1 (ja) * 2022-07-20 2024-01-25 株式会社半導体エネルギー研究所 表示装置
WO2024052784A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440080A (zh) * 2002-02-22 2003-09-03 日本电气株式会社 沟道蚀刻薄膜晶体管
CN1945848A (zh) * 2005-10-03 2007-04-11 三洋电机株式会社 显示面板
US20120043545A1 (en) * 2010-08-18 2012-02-23 Samsung Electronics Co., Ltd. Thin film transistor display panel and manufacturing method thereof
US20120074414A1 (en) * 2010-09-29 2012-03-29 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same
CN102709239A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR9908224A (pt) 1998-02-25 2000-10-24 Citizen Watch Co Ltd Dispositivo semicondutor
JP2000340653A (ja) 1999-05-31 2000-12-08 Fujitsu Ltd 半導体装置
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR100962537B1 (ko) 2005-07-05 2010-06-14 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
CN101536184B (zh) * 2006-11-13 2011-07-13 Nxp股份有限公司 焊盘结构和制造该焊盘结构的方法
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR101274706B1 (ko) 2008-05-16 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR101602635B1 (ko) * 2009-11-30 2016-03-22 삼성디스플레이 주식회사 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
WO2012090788A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 表示素子
JP2012190647A (ja) * 2011-03-10 2012-10-04 Nippon Zeon Co Ltd 有機エレクトロルミネッセンス光源装置、複層フィルム及びそれらの製造方法
CN102651340B (zh) 2011-12-31 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014034512A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 薄膜トランジスタ基板及び表示装置
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103681696A (zh) 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440080A (zh) * 2002-02-22 2003-09-03 日本电气株式会社 沟道蚀刻薄膜晶体管
CN1945848A (zh) * 2005-10-03 2007-04-11 三洋电机株式会社 显示面板
US20120043545A1 (en) * 2010-08-18 2012-02-23 Samsung Electronics Co., Ltd. Thin film transistor display panel and manufacturing method thereof
US20120074414A1 (en) * 2010-09-29 2012-03-29 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same
CN102709239A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917111B2 (en) 2013-12-24 2018-03-13 Boe Technology Group Co., Ltd. Electrode lead-out structure, array substrate and display device
WO2015096371A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
WO2015101011A1 (zh) * 2013-12-31 2015-07-09 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
US9647127B2 (en) 2013-12-31 2017-05-09 Boe Technology Group Co., Ltd. Semiconductor device and method for manufacturing the same
CN105826250A (zh) * 2016-05-17 2016-08-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
WO2019015287A1 (zh) * 2017-07-17 2019-01-24 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
CN107369716A (zh) * 2017-07-17 2017-11-21 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
US11239263B2 (en) 2017-07-17 2022-02-01 Boe Technology Group Co., Ltd. Thin film transistor, method for manufacturing thereof and display device
CN112133737A (zh) * 2018-11-28 2020-12-25 上海天马微电子有限公司 显示面板和显示装置
CN112581861A (zh) * 2019-09-27 2021-03-30 群创光电股份有限公司 可挠式显示设备
US11424275B2 (en) 2019-09-27 2022-08-23 Innolux Corporation Flexible display device
CN112581861B (zh) * 2019-09-27 2023-09-05 群创光电股份有限公司 可挠式显示设备
CN111244116A (zh) * 2020-03-23 2020-06-05 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板
CN111244116B (zh) * 2020-03-23 2022-06-28 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板
WO2022217880A1 (zh) * 2021-04-15 2022-10-20 京东方科技集团股份有限公司 显示面板及其显示装置

Also Published As

Publication number Publication date
US9917111B2 (en) 2018-03-13
WO2015096371A1 (zh) 2015-07-02
US20160043101A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
CN103681696A (zh) 一种电极引出结构、阵列基板以及显示装置
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN102651341B (zh) 一种tft阵列基板的制造方法
US9201276B2 (en) Process architecture for color filter array in active matrix liquid crystal display
CN102651340B (zh) 一种tft阵列基板的制造方法
CN103489826B (zh) 阵列基板、制备方法以及显示装置
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN103000628B (zh) 显示装置、阵列基板及其制作方法
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US20140131715A1 (en) Array substrate, method for fabricating the same, and display device
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104576747A (zh) 薄膜晶体管、具有其的显示面板及其制造方法
CN101556417A (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN102969311B (zh) 阵列基板及其制作方法、显示装置
CN103700665A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN104638017A (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN101231406A (zh) 液晶显示装置和液晶显示装置的制造方法以及电子设备
US9684217B2 (en) Array substrate, method for manufacturing the same and liquid crystal display device
US10243010B2 (en) Semiconductor substrate and display device
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN107678222A (zh) 显示面板及其制造方法
CN102709235B (zh) 阵列基板及其制造方法、显示装置
US11695020B2 (en) Active matrix substrate and method for manufacturing same
CN104617039A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326