CN103681526B - 半导体ic内藏基板及其制造方法 - Google Patents

半导体ic内藏基板及其制造方法 Download PDF

Info

Publication number
CN103681526B
CN103681526B CN201310432296.XA CN201310432296A CN103681526B CN 103681526 B CN103681526 B CN 103681526B CN 201310432296 A CN201310432296 A CN 201310432296A CN 103681526 B CN103681526 B CN 103681526B
Authority
CN
China
Prior art keywords
semiconducter
resin
substrate
hole
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310432296.XA
Other languages
English (en)
Other versions
CN103681526A (zh
Inventor
露谷和俊
大川博茂
铃木义弘
望月强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to CN201610346620.XA priority Critical patent/CN106024725B/zh
Publication of CN103681526A publication Critical patent/CN103681526A/zh
Application granted granted Critical
Publication of CN103681526B publication Critical patent/CN103681526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种超薄型的半导体IC内藏基板。其中，准备芯材浸渍于未硬化状态的树脂并具有以在平面上看被芯材和树脂包围的形式贯通它们而设置的贯通孔（112a）的预浸料坯（111a）。接着，将半导体IC（120）容纳于贯通孔（112a），通过在该状态下热压预浸料坯（111a）而使树脂的一部分流入到贯通孔（112a），由此由流入的树脂将容纳在贯通孔（112a）的半导体IC（120）埋入。在本发明中，在半导体IC（120）的上下没有芯材的状态下，由流入的树脂将半导体IC（120）埋入，因而可以得到在半导体IC（120）的上下不存在芯部的超薄型构造。

Description

半导体IC内藏基板及其制造方法
技术领域
本发明涉及一种半导体IC内藏基板及其制造方法，特别是涉及一种超薄型的半导体IC内藏基板及其制造方法。
背景技术
在一般的印制基板中，在基板的表面安装有多个半导体IC等电子器件，并经由基板内部的配线层来进行这些电子器件之间的连接。然而，由于这种类型的印制基板要对整体厚度实施减薄是困难的，因此作为面向智能手机等要求薄型化的设备的印制基板，有时使用将半导体IC埋入到树脂层的类型的半导体IC内藏基板（参照专利文献1）。
现有技术文献
专利文献1：日本特开2002-246761号公报
发明内容
发明所要解决的技术问题
然而，专利文献1所记载的半导体IC内藏基板由于将半导体IC容纳于设置在芯层（内层）的凹部，因此在半导体IC的下部也存在有芯层（内层）。因此，要进一步减薄整体厚度是困难的。虽然为了进一步减薄整体厚度可以考虑削除位于半导体IC下部的芯层，但在这种情况下，导致不能够正确地保持半导体IC。
因此，本发明的目的在于提供一种更薄型的半导体IC内藏基板及其制造方法。
解决技术问题的手段
本发明所涉及的半导体IC内藏基板，其特征在于，具备树脂基板、以及埋入到所述树脂基板的半导体IC，所述树脂基板包含芯材浸渍于规定的树脂而成的芯部、以及以在平面上看被所述芯部包围的形式贯通所述芯部而设置的容纳部，所述半导体IC埋入到填充在所述容纳部的所述规定的树脂。
根据本发明，半导体IC被埋入到贯通芯部而设置的容纳部，因而在半导体IC的上下不存在芯部。因此，可以将整体厚度做得很薄。而且，由于浸渍芯部的树脂和填充在容纳部的树脂相同，因此不会发生起因于热膨胀系数之差等的变形等。
在本发明中，优选地，还具备形成在所述树脂基板的一个表面并与所述半导体IC的外部端子相连接的配线层、以及覆盖所述配线层的抗蚀膜。据此，可以用简单的构造来将半导体IC的外部端子连接于外部。
在本发明中，优选地，在所述树脂基板的另一个表面不设置配线层。据此，配线层仅为1层，因而可以进一步减薄整体厚度。
在本发明中，优选地，所述树脂基板的厚度中，所述容纳部比所述芯部薄，由此所述树脂基板的所述一个或另一个表面在所述容纳部具有凹陷的形状。据此，可以在内藏有半导体IC的部分进一步减薄树脂基板的厚度。
在本发明中，优选地，所述半导体IC具有设置有外部端子的主面、以及位于与所述主面相反的侧的背面，所述半导体IC的所述主面和所述背面的一方的一部分用粘接剂覆盖，剩余的部分用所述规定的树脂覆盖。或者，所述半导体IC的所述主面和所述背面的一方仅一部分用所述规定的树脂覆盖，所述半导体IC的所述主面和所述背面的另一方整个面用所述规定的树脂覆盖。由此，由于半导体IC上下的热膨胀系数之差变小，因此在半导体IC难以发生翘曲或开裂。
在此情况下，优选地，所述半导体IC的所述主面和所述背面的另一方整个面用所述规定的树脂覆盖，特别更优选地，所述半导体IC的侧面不存在用所述粘接剂覆盖的部分。据此，可以切实地保护半导体IC并且防止半导体IC的翘曲或开裂。另外，可以在制造过程中防止粘接剂附着于用于处理半导体IC的安装机的头部分。
本发明所涉及的半导体IC内藏基板的制造方法，其特征在于，具备：第1工序，准备芯材浸渍于未硬化状态的树脂而成并具有以在平面上看被所述芯材和所述树脂包围的形式贯通它们而设置的贯通孔的预浸料坯；第2工序，将半导体IC容纳于所述贯通孔；以及第3工序，通过按压所述预浸料坯而使所述树脂的一部分流入到所述贯通孔，由此由所述流入的树脂将容纳在所述贯通孔的所述半导体IC埋入。
根据本发明，在半导体IC的上下没有芯材的状态下，由树脂将半导体IC埋入，因而可以得到在半导体IC上下不存在芯部的构造。而且，由于浸渍于芯材的树脂和将半导体IC埋入的树脂相同，因此也不会发生起因于热膨胀系数之差等的变形等。
在本发明中，优选地，所述第2工序包含将在载体上搭载所述半导体IC的工序、以所述半导体IC位于所述贯通孔的形式在所述载体贴附所述预浸料坯的工序。据此，可以正确地处理非常薄的预浸料坯并进行按压。
优选地，搭载所述半导体IC的工序包含在所述载体贴附第1金属箔的工序、在所述第1金属箔上涂布粘接剂的工序、以及通过在所述粘接剂上搭载所述半导体IC而在所述第1金属箔粘接所述半导体IC的工序。据此，第1金属箔介于载体与半导体IC之间，因而载体的操作容易。
优选地，所述第3工序通过在所述预浸料坯的表面贴附第2金属箔并由此在所述贯通孔的上下被所述第1和第2金属箔覆盖的状态下按压来进行。据此，可以通过第1和第2金属箔来正确地规定流入到贯通孔的树脂的表面位置。
在本发明中，优选地，还具备：第4工序，对所述第1金属箔图案化；第5工序，以所述图案化后的所述第1金属箔作为掩模，在存在于所述贯通孔的所述树脂或者所述粘接剂形成通孔，由此使所述半导体IC的外部端子露出；以及第6工序，形成与所述露出的外部端子相连接的配线层。据此，可以面朝下地搭载半导体IC，并且将第1金属箔作为掩模来利用。
在本发明中，优选地，还具备：第4工序，对所述第2金属箔图案化；第5工序，以所述图案化后的所述第2金属箔作为掩模，在存在于所述贯通孔的所述树脂形成通孔，由此使所述半导体IC的外部端子露出；以及第6工序，形成与所述露出的外部端子相连接的配线层。据此，可以面朝上地搭载半导体IC，并且将第2金属箔作为掩模来利用。
优选地，粘接所述半导体IC的工序，以所述半导体IC的主面和背面的一方的一部分接触于所述粘接剂而剩余的部分不接触于所述粘接剂的形式粘接所述半导体IC，特别更优选地，以所述半导体IC的侧面不接触于所述粘接剂的形式粘接所述半导体IC。据此，可以防止粘接剂附着于用于处理半导体IC的安装机的头部分。
发明效果
如此，根据本发明，可以提供超薄型的半导体IC内藏基板及其制造方法。
附图说明
图1是表示本发明优选的第1实施方式所涉及的半导体IC内藏基板100外观的大致斜视图。
图2是沿着图1所示的A-A线的截面图。
图3是用于说明半导体IC内藏基板100的制造方法的工序图。
图4是用于说明半导体IC内藏基板100的制造方法的工序图。
图5是用于说明半导体IC内藏基板100的制造方法的工序图。
图6是用于说明预浸料坯111a的形状的大致斜视图。
图7是本发明优选的第2实施方式所涉及的半导体IC内藏基板200的截面图。
图8是用于说明半导体IC内藏基板200的制造方法的工序图。
图9是用于说明半导体IC内藏基板200的制造方法的工序图。
图10是用于说明半导体IC内藏基板200的制造方法的工序图。
图11是本发明优选的第3实施方式所涉及的半导体IC内藏基板300的截面图。
图12是本发明优选的第4实施方式所涉及的半导体IC内藏基板400的截面图。
符号说明：
100,200,300,400半导体IC内藏基板
110树脂基板
110a,110b表面
111芯部
111a预浸料坯
112容纳部
112a贯通孔
120半导体IC
120a半导体IC的主面
120b半导体IC的背面
120c半导体IC的侧面
121外部端子
122,122a芯片附着膏体
130配线层
130a镀层
130b覆膜
131连接部
140抗蚀膜
150载体
160粘接薄片
170,180金属箔
190通孔
具体实施方式
以下，一边参照附图，一边就本发明优选的实施方式作详细的说明。
图1是表示本发明优选的第1实施方式所涉及的半导体IC内藏基板100外观的大致斜视图。另外，图2是沿着图1所示的A-A线的截面图。
如图1和图2所示，本实施方式所涉及的半导体IC内藏基板100具备树脂基板110、以及埋入到树脂基板110的半导体IC120。树脂基板110的厚度为90～100μm左右，是超薄型的。因此，对于埋入到树脂基板110的半导体IC120来说也有必要为超薄型的，例如薄型化到40μm左右。
树脂基板110具有包含芯材的芯部111和不包含芯材的容纳部112。容纳部112以在平面上看被芯部111包围的形式上下贯通芯部111而设置。在容纳部112，填充有与浸渍芯部111的树脂相同的树脂，半导体IC120被埋入到填充于容纳部112的树脂内。换言之，在由相同的树脂构成的树脂基板110，具有在平面上看有存在芯材的区域和不存在芯材的区域，且半导体IC120被埋入到芯材不存在的区域的构造。树脂基板110的厚度中，容纳部112比芯部111要薄些，由此，树脂基板110的表面110a在容纳部112上具有稍稍凹陷的形状。得到这样的形状起因于后述的制造方法。通过所涉及的凹陷，虽然是部分的但树脂基板110的厚度变得更薄。
作为芯部111和容纳部112所使用的树脂材料，可以使用玻璃环氧树脂等热硬化性树脂。另外，作为芯部111所使用的芯材，可以使用玻璃纤维、芳纶纤维等树脂纤维等。
半导体IC120是在由硅（Si）或镓砷化合物（GaAs）等构成的半导体基板上集成了晶体管等有源元件或电容器等无源元件的电子器件。制造阶段中的半导体IC120的厚度例如为700μm左右，但是在制造工序的最终阶段通过研磨半导体基板的背面而薄型化到40μm左右。本实施方式所涉及的半导体IC内藏基板100使用这样薄型化后的半导体IC120。
在半导体IC120的主面，设置有被称为焊盘电极的多个外部端子121。外部端子121被连接于形成在树脂基板110的表面110b的配线层130。配线层130除了与外部的连接部（后述的用符号131表示的部分）之外由抗蚀膜140覆盖。另外，半导体IC120的主面被是粘接剂的芯片附着膏体（dieattachpaste）122粘接于配线层130。
本实施方式所涉及的半导体IC内藏基板100具有设置在树脂基板110表面110b的仅仅1层配线层130，在树脂基板110的表面110a不设置配线层。因此，树脂基板110的表面110a处于整个面露出于外部的状态。
以上是本实施方式所涉及的半导体IC内藏基板100的构造。如此，本实施方式所涉及的半导体IC内藏基板100由于半导体IC120被埋入到贯通芯部111而设置的容纳部112，因此成为在半导体IC120的上下不配置芯材的构造。而且，由于在树脂基板110，仅一个表面110b形成有配线层130，还有一个表面110a不形成配线层，因此配线层所造成的厚度也被限制于最小限度。此外，由于半导体IC120在被粘接在配线层130的状态下被保持，因此也没有必要将用于保持半导体IC120的构件配置在半导体IC120的上下。通过这些特征，本实施方式所涉及的半导体IC内藏基板100实现了厚度为90～100μm左右的超薄型化。
接着，就本实施方式所涉及的半导体IC内藏基板100的制造方法作说明。
图3～图5是用于说明本实施方式所涉及的半导体IC内藏基板100的制造方法的工序图。
首先，如图3（a）所示，准备由不锈钢等金属材料构成的载体150，经由粘接薄片160将金属箔170贴附于其表面。虽然没有特别的限定，但是优选使用铜（Cu）作为金属箔170的材料。接着，如图3（b）所示，将未硬化状态的芯片附着膏体（dieattachpaste）122a提供给金属箔170的表面，如图3（c）所示，一边定位一边将半导体IC120搭载在芯片附着膏体122a上。虽然没有特别的限定，但是芯片附着膏体122a优选不含有填充料。这是因为，若在芯片附着膏体122a含有直径比较大的填充料，则有夹在半导体IC120与金属箔170之间而使半导体IC120被搭载时的压力破损的担忧。
半导体IC120的搭载以形成有外部端子121的主面朝向下侧（芯片附着膏体122a侧）的形式，以所谓的面朝下方式进行。然后，通过使芯片附着膏体122a热硬化或紫外线硬化，如图3（d）所示那样将半导体IC120固定于载体150。
在此状态下，将具有图6所示的形状的预浸料坯111a贴附于载体150上。所使用的预浸料坯111a是芯材浸渍于未硬化状态的树脂而成的芯部111的前驱体，并设置有之后要成为容纳部112的贯通孔112a。贯通孔112a的平面尺寸设定得稍大于半导体IC120的平面尺寸。然后，如图3（e）所示，以将半导体IC120容纳于该贯通孔112a的形式将预浸料坯111a贴附于载体150上。由此，半导体IC120处于其四周被预浸料坯111a包围的状态。
接着，如图4（a）所示，以覆盖预浸料坯111a的形式贴附金属箔180。虽然没有特别的限定，但是优选使用铜（Cu）作为金属箔180的材料。由此，容纳有半导体IC120的贯通孔112a处于上下被金属箔170,180覆盖的状态。在此状态下，从上下对预浸料坯111a热压。通过所涉及的热压的压力，如图4（b）所示，浸渍预浸料坯111a的树脂的一部分流入到贯通孔112a，容纳于贯通孔112a的半导体IC120被流入的树脂埋入。然后，通过热压时的高温，使浸渍预浸料坯111a的树脂以及流入到贯通孔112a的树脂进行热硬化，并获得硬化状态的芯部111以及容纳部112。
当进行这样的热压时，树脂的一部分会流入到贯通孔112a，因而存在于芯部111的树脂的量自身减少。因此，所使用的预浸料坯111a的厚度优选考虑这点来设定。另外，由于容纳部112由从预浸料坯111a流出的树脂所构成，因此其厚度比芯部111的厚度要薄些。因此，若使构成预浸料坯111a的芯材以及未硬化状态的树脂的体积与贯通孔112a的体积最优化，则容纳部112比芯部111变得更薄，作为产品可以薄型化到极限。
再有，在热压中，不需要同时进行压力的施加与高温的施加，也可以通过压力的施加使树脂的一部分流入到贯通孔112a之后，通过高温的施加使树脂热硬化。或者，也可以使用不是热硬化性的树脂，通过按压使树脂的一部分流入到贯通孔112a之后，通过进行紫外线的照射等来使树脂热硬化。另外，热压或者按压优选在减压下进行。由此，可以防止气泡混入到容纳部112。
通过上述工序使树脂硬化后，如图4（c）所示剥离载体150。接着，如图4（d）所示，通过对金属箔170进行图案化，除去位于外部端子121正下方的部分的金属箔170。然后，如图4（e）所示，将图案化后的金属箔170作为掩模，在芯片附着膏体122形成通孔190，由此使外部端子121露出。再有，在通过热压而流入的树脂位于外部端子121的正下方的情况下，在该树脂会形成有通孔190。
接着，通过依次进行使金属膜覆盖通孔190的内部的无电镀、电镀，如图5（a）所示在树脂基板110的表面110b形成镀层130a。然后，只要如图5（b）所示，通过对镀层130a图案化而形成配线层130，再如图5（c）所示，根据需要用金（Au）等覆膜130b对配线层130的表面进行表面处理后，如图5（d）所示，形成抗蚀膜140，便完成本实施方式所涉及的半导体IC内藏基板100。
如此，在本实施方式所涉及的半导体IC内藏基板100的制造方法中，通过热压使预浸料坯111a所包含的未硬化状态的树脂流入到贯通孔112a内，由此埋入半导体IC120，因而即使是预浸料坯111a的厚度非常薄的情况下，也可以正确地将半导体IC120埋入到树脂。
以上，已就在以面朝下方式搭载半导体IC120的情况下的构造和制造方法作了说明，但是作为半导体IC120的搭载方法并不限于面朝下方式，也可以是面朝上方式。以下，就在以面朝上方式搭载半导体IC120的情况下的构造和制造方法进行说明。
图7是本发明优选的第2实施方式所涉及的半导体IC内藏基板200的截面图。
如图7所示，本实施方式所涉及的半导体IC内藏基板200，在半导体IC120的背面粘接有芯片附着膏体122的方面，与上述的第1实施方式所涉及的半导体IC内藏基板100不同。关于其它方面与第1实施方式所涉及的半导体IC内藏基板100基本相同，因而对相同的要素标注相同符号，省略重复的说明。
图8～图10是用于说明本实施方式所涉及的半导体IC内藏基板200的制造方法的工序图。
首先，如图8（a）所示，准备载体150，经由粘接薄片160将金属箔170贴附在其表面。接着，如图8（b）所示，将未硬化状态的芯片附着膏体122a提供给金属箔170的表面。至此，与图3（a）、（b）所示的工序相同。其后，在本实施方式中，如图8（c）所示，以面朝上方式将半导体IC120搭载于芯片附着膏体122a上。所谓面朝上的方式是指以形成有外部端子121的主面朝向上侧（与芯片附着膏体122a相反的侧）的形式进行搭载的方式。然后，通过使芯片附着膏体122a硬化，如图8（d）所示那样将半导体IC120固定于载体150。
其后的工序与第1实施方式基本同样，以在贯通孔112a容纳有半导体IC120的形式将预浸料坯111a贴附于载体150上后（图8（e））贴附覆盖预浸料坯111a的金属箔180（图9（a）），在该状态下从上下对预浸料坯111a热压（图9（b））。由此，浸渍预浸料坯111a的树脂的一部分流入到贯通孔112a，容纳在贯通孔112a的半导体IC120被流入的树脂埋入。
以上的工序完成后，在哪个阶段剥离载体150都可以，但由于在本实施方式中在设置有载体150的侧的表面110b不设置配线层130，因此以上的工序完成后，可以在任意阶段剥离载体150。以下，以直至紧跟最终工序之前不剥离载体150的那样地推进工序的情况为例进行说明。
在通过以上的工序使树脂硬化之后，对金属箔180图案化（图9（c）），将图案化后的金属箔180作为掩模，在构成容纳部112的树脂形成通孔190（图9（d））。接着，在树脂基板110的表面110a形成镀层130a之后（图9（e）），通过对镀层130a图案化而形成配线层130（图10（a）），再根据需要在由覆膜130b对配线层130的表面进行表面处理之后（图10（b）），形成抗蚀膜140（图10（c））。
然后，从载体150剥离树脂基板110（图10（d）），只要通过蚀刻除去金属箔170（图10（e）），便完成本实施方式所涉及的半导体IC内藏基板200。再有，并不需要依次进行图10（a）～（e）的工序，例如也可以依照树脂基板110的剥离（图10（d））、镀层130a的图案化（图10（a））、金属箔170的除去（图10（e））、抗蚀膜140的形成（图10（c））、配线层130的表面处理（图10（b））的顺序来进行工序。
通过以上所述，制作以面朝上方式搭载有半导体IC120的半导体IC内藏基板200。本实施方式所涉及的半导体IC内藏基板200可以获得与第1实施方式所涉及的半导体IC内藏基板100基本同样的效果。
图11是本发明优选的第3实施方式所涉及的半导体IC内藏基板300的截面图。
如图11所示，本实施方式所涉及的半导体IC内藏基板300，在仅半导体IC120主面120a的一部分粘接有芯片附着膏体122而剩余的部分被填充在容纳部112的树脂覆盖方面，与上述的第1实施方式所涉及的半导体IC内藏基板100不同。关于其它方面与第1实施方式所涉及的半导体IC内藏基板100基本相同，因而对相同要素标注相同的符号，省略重复的说明。再有，关于半导体IC120的背面120b，其整个面被填充在容纳部112的树脂覆盖。关于半导体IC120的侧面120c，也优选其整个面被填充在容纳部112的树脂覆盖。由于通过所涉及的结构而使半导体IC120上下的热膨胀系数之差变小，因此在半导体IC120难以发生翘曲或开裂。
为了得到这样的结构，在图3（b）所示的工序中减小未硬化状态的芯片附着膏体122a的涂布面积，由此，只要在图3（c）所示的工序中以仅半导体IC120的主面120a的一部分接触于芯片附着膏体122a而剩余的部分不接触的形式粘接半导体IC120即可。关于半导体IC120的侧面120c也优选以芯片附着膏体122a不接触的形式粘接半导体IC120。据此，由于芯片附着膏体122a不会绕到半导体IC120的背面120b，因此芯片附着膏体122a不会附着于用于处理半导体IC120的安装机的头部分。
图12是本发明的优选的第4实施方式所涉及的半导体IC内藏基板400的截面图。
如图12所示，本实施方式所涉及的半导体IC内藏基板400，在仅在半导体IC120的背面120b的一部分粘接有芯片附着膏体122而剩余的部分被填充在容纳部112的树脂覆盖方面，与上述的第2实施方式所涉及的半导体IC内藏基板200不同。关于其它方面与第2实施方式所涉及的半导体IC内藏基板200基本相同，因而对相同要素标注相同的符号，省略重复的说明。再有，关于半导体IC120的主面120a，除了设置有外部端子121的部分之外，其整个面被填充在容纳部112的树脂覆盖。关于半导体IC120的侧面120c，也优选其整个面被填充在容纳部112的树脂覆盖。通过相关的结构，可以得到与上述第3实施方式相同的效果。
为了获得像这样的结构，在图8（b）所示的工序中减小未硬化状态的芯片附着膏体122a的涂布面积，由此，只要在图8（c）所示的工序中以仅半导体IC120的背面120b的一部分接触于芯片附着膏体122a而剩余的部分不接触的形式粘接半导体IC120即可。关于半导体IC120的侧面120c，也优选以芯片附着膏体122a不接触的形式粘接半导体IC120。关于其效果，与上述第3实施方式同样。
以上，已就本发明优选的实施方式作了说明，但是本发明并不限定于上述实施方式，在不脱离本发明的主旨的范围内可以进行各种各样的变更，不用说这些也是包含在本发明的范围内的。
例如，在上述实施方式中，将1个半导体IC120内藏于树脂基板110，但是对于所内藏的半导体IC的个数并不限定于此，也可以是2个以上。在内藏2个以上的半导体IC的情况下，可以将这2个以上的半导体IC埋入到同一树脂层内，也可以分别埋入到不同的树脂层内。在分别将半导体IC埋入到不同的树脂层的情况下，只要重复图3（b）～图5（b）的工序即可。

Claims (6)

1.一种半导体IC内藏基板的制造方法，其特征在于：
具备：
第1工序，准备芯材浸渍于未硬化状态的树脂而成，并具有以在平面上看被所述芯材和所述树脂包围的形式贯通它们而设置的贯通孔的预浸料坯；
第2工序，将半导体IC容纳于所述贯通孔；以及
第3工序，通过按压所述预浸料坯而使所述树脂的一部分流入到所述贯通孔，由此由所述流入的树脂将容纳在所述贯通孔的所述半导体IC埋入，
所述第2工序包含在载体上搭载所述半导体IC的工序、以及以所述半导体IC位于所述贯通孔的形式在所述载体贴附所述预浸料坯的工序，
搭载所述半导体IC的工序包含在所述载体贴附第1金属箔的工序、在所述第1金属箔上涂布粘接剂的工序、以及通过在所述粘接剂上搭载所述半导体IC而在所述第1金属箔粘接所述半导体IC的工序。
2.如权利要求1所述的半导体IC内藏基板的制造方法，其特征在于：
所述第3工序，通过在所述预浸料坯的表面贴附第2金属箔并由此在所述贯通孔的上下被所述第1和第2金属箔覆盖的状态下按压来进行。
3.如权利要求1所述的半导体IC内藏基板的制造方法，其特征在于：
还具备：
第4工序，对所述第1金属箔图案化；
第5工序，以所述图案化后的所述第1金属箔作为掩模，在存在于所述贯通孔的所述树脂或所述粘接剂形成通孔，由此使所述半导体IC的外部端子露出；以及
第6工序，形成与所述露出的外部端子相连接的配线层。
4.如权利要求2所述的半导体IC内藏基板的制造方法，其特征在于：
还具备：
第4工序，对所述第2金属箔图案化；
第5工序，以所述图案化后的所述第2金属箔作为掩模，在存在于所述贯通孔的所述树脂形成通孔，由此使所述半导体IC的外部端子露出；以及
第6工序，形成与所述露出的外部端子相连接的配线层。
5.如权利要求1～4中的任一项所述的半导体IC内藏基板的制造方法，其特征在于：
粘接所述半导体IC的工序中，以所述半导体IC的主面和背面的一方的一部分接触于所述粘接剂而剩余的部分不接触于粘接剂的形式粘接所述半导体IC。
6.如权利要求5所述的半导体IC内藏基板的制造方法，其特征在于：
粘接所述半导体IC的工序中，以所述半导体IC的侧面不接触于所述粘接剂的形式粘接所述半导体IC。
CN201310432296.XA 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法 Active CN103681526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610346620.XA CN106024725B (zh) 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-208566 2012-09-21
JP2012208566A JP5998792B2 (ja) 2012-09-21 2012-09-21 半導体ｉｃ内蔵基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610346620.XA Division CN106024725B (zh) 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法

Publications (2)

Publication Number Publication Date
CN103681526A CN103681526A (zh) 2014-03-26
CN103681526B true CN103681526B (zh) 2016-06-29

Family

ID=50318657

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610346620.XA Active CN106024725B (zh) 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法
CN201310432296.XA Active CN103681526B (zh) 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610346620.XA Active CN106024725B (zh) 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法

Country Status (3)

Country Link
US (1) US9635756B2 (zh)
JP (1) JP5998792B2 (zh)
CN (2) CN106024725B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9579868B2 (en) * 2014-07-01 2017-02-28 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer
CN106034374B (zh) * 2015-03-12 2018-10-16 日立汽车***(苏州）有限公司 防基板变形结构
US10743422B2 (en) * 2016-09-27 2020-08-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding a component in a core on conductive foil
KR102046857B1 (ko) * 2018-05-11 2019-11-21 주식회사 네패스 반도체 패키지
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
TWI747404B (zh) * 2020-07-29 2021-11-21 頎邦科技股份有限公司 半導體封裝方法及封裝結構

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661797A (zh) * 2004-02-27 2005-08-31 全懋精密科技股份有限公司 可嵌埋电子组件的半导体构装散热件结构
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN101256965A (zh) * 2007-03-01 2008-09-03 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
CN101777548A (zh) * 2009-01-13 2010-07-14 日月光半导体制造股份有限公司 内埋芯片基板及其制作方法
CN101789380A (zh) * 2009-01-23 2010-07-28 日月光半导体制造股份有限公司 内埋芯片封装的结构及工艺
CN102132639A (zh) * 2008-11-06 2011-07-20 揖斐电株式会社 电子部件内置线路板及其制造方法
CN102376675A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
CN102376592A (zh) * 2010-08-10 2012-03-14 矽品精密工业股份有限公司 芯片尺寸封装件及其制法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
JP4785268B2 (ja) 2000-12-15 2011-10-05 イビデン株式会社 半導体素子を内蔵した多層プリント配線板
JP2005142452A (ja) * 2003-11-10 2005-06-02 Renesas Technology Corp 半導体装置及びその製造方法
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP4792749B2 (ja) * 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
TWI327363B (en) * 2006-11-17 2010-07-11 Unimicron Technology Corp Carrier structure for semiconductor chip and method for manufacturing the same
JP2008270633A (ja) * 2007-04-24 2008-11-06 Cmk Corp 半導体素子内蔵基板
JP5503322B2 (ja) * 2010-02-15 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661797A (zh) * 2004-02-27 2005-08-31 全懋精密科技股份有限公司 可嵌埋电子组件的半导体构装散热件结构
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN101256965A (zh) * 2007-03-01 2008-09-03 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
CN102132639A (zh) * 2008-11-06 2011-07-20 揖斐电株式会社 电子部件内置线路板及其制造方法
CN101777548A (zh) * 2009-01-13 2010-07-14 日月光半导体制造股份有限公司 内埋芯片基板及其制作方法
CN101789380A (zh) * 2009-01-23 2010-07-28 日月光半导体制造股份有限公司 内埋芯片封装的结构及工艺
CN102376675A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
CN102376592A (zh) * 2010-08-10 2012-03-14 矽品精密工业股份有限公司 芯片尺寸封装件及其制法

Also Published As

Publication number Publication date
US20140085854A1 (en) 2014-03-27
CN106024725A (zh) 2016-10-12
CN106024725B (zh) 2018-12-28
US9635756B2 (en) 2017-04-25
JP2014063902A (ja) 2014-04-10
JP5998792B2 (ja) 2016-09-28
CN103681526A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681526B (zh) 半导体ic内藏基板及其制造方法
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
US6548330B1 (en) Semiconductor apparatus and method of fabricating semiconductor apparatus
US8318543B2 (en) Method of manufacturing semiconductor device
KR101348748B1 (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
KR101084924B1 (ko) 반도체 장치 및 그 제조방법
US7579215B2 (en) Method for fabricating a low cost integrated circuit (IC) package
US20080280422A1 (en) Ultra Thin Bumped Wafer with Under-Film
US9236364B2 (en) Package carrier and manufacturing method thereof
JP2003309243A (ja) 配線基板の製造方法
TWM517410U (zh) 電子封裝件與封裝載板
US20070290344A1 (en) Printed circuit board for package of electronic components and manufacturing method thereof
US20090166892A1 (en) Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same
KR20090041756A (ko) 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
KR100730763B1 (ko) 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법
US20090288861A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
CN101409265B (zh) 用于一半导体封装结构的基板、半导体封装结构及其制造方法
US20180027652A1 (en) Circuit board and manufacturing method thereof
US20050196902A1 (en) Method of fabricating film carrier
KR20100112898A (ko) 플립 칩 반도체 패키지의 제조 방법
US20040198044A1 (en) Stacking photoresist image transferring method for fabricating a packaging substrate
KR20170034157A (ko) 패키지 기판 및 그 제조방법
KR20230003982A (ko) 집적회로 카드, 집적회로 카드용 기판 구조체 및 그 제조 방법
JP2004055606A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant