CN103631527A - 基于两级交换架构的dsp处理器阵列实现方法 - Google Patents
基于两级交换架构的dsp处理器阵列实现方法 Download PDFInfo
- Publication number
- CN103631527A CN103631527A CN201210296106.1A CN201210296106A CN103631527A CN 103631527 A CN103631527 A CN 103631527A CN 201210296106 A CN201210296106 A CN 201210296106A CN 103631527 A CN103631527 A CN 103631527A
- Authority
- CN
- China
- Prior art keywords
- dsp processor
- chip
- interface
- board unit
- bottom board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明涉及一种基于两级交换架构的DSP处理器阵列实现方法；具体为：采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接，组成DSP处理器阵列；一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连，二级互连通过Infiniband交换接口实现M个底板单元间的连接；在一级互连中，采用刀片服务器作为底板单元的底板，每个底板承载P片DSP处理器芯片；刀片服务器通过FPGA和连接器建立底板单元对外连接的IB接口，各DSP处理器芯片与FPGA通过SRIO技术交换互连，FPGA再通过连接器连接IB接口；在二级互连中，各底板单元的IB接口通过Infiniband交换芯片连接在一起；本发明能够提供更高的数字处理能力，有效提高了***效能。
Description
（一）、技术领域：本发明涉及一种DSP处理器阵列实现方法，特别是涉及一种基于两级交换架构的DSP处理器阵列实现方法。
（二）、背景技术: 数字信号处理（DSP）芯片是一种特别适合进行数字信号处理运算的微处理器，它主要用来实时快速地实现各种数字信号处理算法。随着大规模集成电路技术的发展，DSP芯片得到了突飞猛进的发展，DSP芯片的应用越来越广泛，并逐渐成为电子产品更新换代的决定因素。
RapidIO架构是一种基于包交换的高速串行互连技术，用于芯片之间和底板内的互连。它的设计与最流行的网络处理器、主机处理器以及网络数字信号处理器相兼容。它满足了高性能嵌入式***行业对内部***互连的需求，包括可靠性、高带宽和更快的总线速率。RapidIO架构是对等的嵌入式处理器以及DSP、FPGA和ASIC组成的集群***中理想的互连技术。
InfiniBand可用于底板间或服务器间的互连，它采用基于包交换的高速串行链路和可扩展的高速交换网络替代共享总线结构，可以在相对短的距离内提供高带宽、低延迟、可扩展的I／O互连。InfiniBand既可以处理存储I/O、网络I/O，也能够处理进程间通信(IPC)。它可以将磁盘阵列、SANs、LANs、服务器和集群服务器进行互联，也可以连接外部网络（比如WAN、VPN、互联网）。
目前的高性能服务器绝大部分是基于X86的高性能CPU处理器，而随着目前数字信号处理运算量的爆发性增长，DSP芯片的优势在实际应用中越来越显著。采用大规模DSP处理器阵列必将提高整个***的运算性能和效率。
（三）、发明内容：
本发明要解决的技术问题是：克服现有技术的缺陷，提供一种基于两级交换架构的DSP处理器阵列实现方法，该方法能够提供更高的数字处理能力，有效提高了***效能。
本发明的技术方案：
一种基于两级交换架构的DSP处理器阵列实现方法，具体为：采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接，组成DSP处理器阵列，实现单片DSP处理器的多倍处理能力，大大提升了高速数字信号的处理能力；其中，一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连，二级互连通过Infiniband交换接口实现M个底板单元间的连接；N、M为大于等于1的自然数；
在一级互连中，采用刀片服务器作为底板单元的底板，每个底板承载P片DSP处理器芯片，P为大于等于1的自然数；在每个底板单元内部，各DSP处理器芯片间通过SRIO技术交换互连，SRIO技术通过SRIO交换芯片实现，通过SRIO技术，任何一个DSP处理器芯片都可以访问其他DSP处理器芯片的资源，实现了网络上的设备资源共享；刀片服务器通过FPGA和连接器建立底板单元对外连接的IB接口，各DSP处理器芯片与FPGA通过SRIO技术交换互连，FPGA再通过连接器连接IB接口，IB接口是底板单元与外部进行数据高速交换的通道，数据交换的速率为40Gb/s；刀片服务器通过以太网接口芯片和转换器建立底板单元对外连接的以太网接口，各DSP处理器芯片分别与以太网接口芯片的各个分接口连接，以太网接口芯片的总接口通过转换器与以太网接口连接，FPGA通过MDIO接口对以太网接口芯片进行管理；每个底板单元提供10/100/1000M以太网接口供***管理维护使用；各DSP处理器芯片还和存储器连接；每个底板单元配备时钟管理模块和电源管理模块，时钟管理模块主要控制底板单元中各功能模块之间的时钟频率，使各功能模块的时钟同步，电源管理模块给底板单元内的各功能模块提供驱动电源；刀片服务器通过微处理器进行内部管理，微处理器通过HPI接口与DSP处理器芯片连接，各DSP处理器芯片之间的数据传输采用包交换方式，在进行高性能计算时，涉及计算的中间结果无需在DSP处理器芯片和微处理器之间、各DSP处理器芯片之间进行数据交互，降低了整个底板单元的通信开销。
在二级互连中，Infiniband交换接口采用Infiniband交换芯片来实现，各底板单元的IB接口通过Infiniband交换芯片连接在一起。
存储器含有DDR2内存、FLASH和SRAM，在每个底板单元中，每个DSP处理器芯片通过DDR2内存控制器和一个DDR2内存连接，每个DSP处理器芯片通过EMIF口与一个FLASH和一个SRAM连接；通过SRIO技术，每个DSP处理器芯片上连接的存储器可以被其它DSP处理器芯片共享。
DDR2内存为4G 的DDR2内存，FLASH为4MB的FLASH，SRAM为8MB的SRAM。
在每个底板单元中，还设有JTAG调试接口和USB接口，供组件加载程序、调试、测试使用。
时钟管理模块与DSP处理器芯片、SRIO交换芯片、存储器、连接器和以太网接口芯片连接；电源管理模块给DSP处理器芯片、SRIO交换芯片、存储器、连接器、FPGA、转换器和以太网接口芯片提供驱动电源。
刀片服务器为1U的标准ATCA刀片服务器；
SRIO交换芯片采用Tundra公司的TSI 578交换芯片，TSI 578交换芯片提供8个4X SRIO端口和16个1X SRIO端口，每个端口可配置为1.25Gb/S、2.5Gb/S或3.125 Gb/S； TSI 578交换芯片采用0.13微米CMOS技术， 27mm×27mm 675球FCBGA封装技术包装，TSI 578交换芯片需要使用1.2V和3.3V电源，适合在产业和商业环境温度下使用，增强的SerDes大大降低了功耗，TSI 578交换芯片是适用于ATCA刀片服务器与MicroTCA刀片服务器背板或处理连接的理想平台；每个底板单元的处理能力为115,200MIPS，各芯片间互连速率可达40Gb/s。
DSP处理器芯片为TI公司的TMS320TCI6474 1200多核DSP处理器，TMS320TCI6474 1200多核DSP处理器内置3个C64x的核心，可通过并行处理来实现性能可扩展性，允许多个内核在单颗芯片上处理多条线程，是众多多核器件的理想解决方案之一；
微处理器采用Motorola公司的MPC 860微处理器。
FPGA为Virtex5 LX50T FPGA，连接器为Mallox ConnectX MT25408A0-FCCR-QIS桥接芯片。
以太网接口芯片采用Marvell 公司的单口10/100/1000M PHY接口芯片88E1111。
P为4。
本发明的有益效果：
1、本发明采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接，组成DSP处理器阵列，其中，一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连，二级互连通过Infiniband交换接口实现M个底板单元间的连接；DSP处理器由于采取了硬件实现的乘加单元，特别适合于高速、大数据量的计算场景，在雷达信号处理、图像处理、通讯基站等越来越多的专用任务中，涉及的数据运算量大且要求的数据传输带宽高，通用的CPU处理器虽然也能处理这些任务，但是其能效比要远低于DSP处理器；本发明将DSP处理器组成中、大规模的多DSP处理器阵列，能够提供更高的数字处理能力，有效提高了***效能，克服了现有单个DSP处理器或者少数几个DSP处理器的结合所具有的不能完全满足大数据处理需求的缺陷。
（四）、附图说明：
图1为一级互连的结构示意图；
图2为二级互连的结构示意图；
图3为底板单元的DDR2内存连接示意图；
图4为底板单元的外部接口连接示意图。
（五）、具体实施方式：
参见图1～图4，图中，基于两级交换架构的DSP处理器阵列实现方法具体为：采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接，组成DSP处理器阵列，实现单片DSP处理器的多倍处理能力，大大提升了高速数字信号的处理能力；其中，一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连，二级互连通过Infiniband交换接口实现M个底板单元间的连接；N、M为大于等于1的自然数；
在一级互连中，采用刀片服务器作为底板单元的底板，每个底板承载4片DSP处理器芯片；在每个底板单元内部，各DSP处理器芯片间通过SRIO技术交换互连，SRIO技术通过SRIO交换芯片实现，通过SRIO技术，任何一个DSP处理器芯片都可以访问其他DSP处理器芯片的资源，实现了网络上的设备资源共享；刀片服务器通过FPGA和连接器建立底板单元对外连接的IB接口，各DSP处理器芯片与FPGA通过SRIO技术交换互连，FPGA再通过连接器连接IB接口，IB接口是底板单元与外部进行数据高速交换的通道，数据交换的速率为40Gb/s；刀片服务器通过以太网接口芯片和转换器建立底板单元对外连接的以太网接口，各DSP处理器芯片分别与以太网接口芯片的各个分接口连接，以太网接口芯片的总接口通过转换器与以太网接口连接，FPGA通过MDIO接口对以太网接口芯片进行管理；每个底板单元提供10/100/1000M以太网接口供***管理维护使用；各DSP处理器芯片还和存储器连接；每个底板单元配备时钟管理模块和电源管理模块，时钟管理模块主要控制底板单元中各功能模块之间的时钟频率，使各功能模块的时钟同步，电源管理模块给底板单元内的各功能模块提供驱动电源；刀片服务器通过微处理器进行内部管理，微处理器通过HPI接口与DSP处理器芯片连接，各DSP处理器芯片之间的数据传输采用包交换方式，在进行高性能计算时，涉及计算的中间结果无需在DSP处理器芯片和微处理器之间、各DSP处理器芯片之间进行数据交互，降低了整个底板单元的通信开销。
在二级互连中，Infiniband交换接口采用Infiniband交换芯片来实现，各底板单元的IB接口通过Infiniband交换芯片连接在一起。
存储器含有DDR2内存、FLASH和SRAM，在每个底板单元中，每个DSP处理器芯片通过DDR2内存控制器和一个DDR2内存连接，每个DSP处理器芯片通过EMIF口与一个FLASH和一个SRAM连接；通过SRIO技术，每个DSP处理器芯片上连接的存储器可以被其它DSP处理器芯片共享。
DDR2内存为4G 的DDR2内存，FLASH为4MB的FLASH，SRAM为8MB的SRAM。
在每个底板单元中，还设有JTAG调试接口和USB接口，供组件加载程序、调试、测试使用。
时钟管理模块与DSP处理器芯片、SRIO交换芯片、存储器、连接器和以太网接口芯片连接；电源管理模块给DSP处理器芯片、SRIO交换芯片、存储器、连接器、FPGA、转换器和以太网接口芯片提供驱动电源。
刀片服务器为1U的标准ATCA刀片服务器；
SRIO交换芯片采用Tundra公司的TSI 578交换芯片，TSI 578交换芯片提供8个4X SRIO端口和16个1X SRIO端口，每个端口可配置为1.25Gb/S、2.5Gb/S或3.125 Gb/S； TSI 578交换芯片采用0.13微米CMOS技术， 27mm×27mm 675球FCBGA封装技术包装，TSI 578交换芯片需要使用1.2V和3.3V电源，适合在产业和商业环境温度下使用，增强的SerDes大大降低了功耗，TSI 578交换芯片是适用于ATCA刀片服务器与MicroTCA刀片服务器背板或处理连接的理想平台；每个底板单元的处理能力为115,200MIPS，各芯片间互连速率可达40Gb/s。
DSP处理器芯片为TI公司的TMS320TCI6474 1200多核DSP处理器，TMS320TCI6474 1200多核DSP处理器内置3个C64x的核心，可通过并行处理来实现性能可扩展性，允许多个内核在单颗芯片上处理多条线程，是众多多核器件的理想解决方案之一；
微处理器采用Motorola公司的MPC 860微处理器。
FPGA为Virtex5 LX50T FPGA，连接器为Mallox ConnectX MT25408A0-FCCR-QIS桥接芯片。
以太网接口芯片采用Marvell 公司的单口10/100/1000M PHY接口芯片88E1111。
Claims (9)
1.一种基于两级交换架构的DSP处理器阵列实现方法，其特征是：采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接，组成DSP处理器阵列；其中，一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连，二级互连通过Infiniband交换接口实现M个底板单元间的连接；N、M为大于等于1的自然数；
在一级互连中，采用刀片服务器作为底板单元的底板，每个底板承载P片DSP处理器芯片，P为大于等于1的自然数；在每个底板单元内部，各DSP处理器芯片间通过SRIO技术交换互连，SRIO技术通过SRIO交换芯片实现，通过SRIO技术，任何一个DSP处理器芯片都可以访问其他DSP处理器芯片的资源；刀片服务器通过FPGA和连接器建立底板单元对外连接的IB接口，各DSP处理器芯片与FPGA通过SRIO技术交换互连，FPGA再通过连接器连接IB接口，IB接口是底板单元与外部进行数据高速交换的通道；刀片服务器通过以太网接口芯片和转换器建立底板单元对外连接的以太网接口，各DSP处理器芯片分别与以太网接口芯片的各个分接口连接，以太网接口芯片的总接口通过转换器与以太网接口连接，FPGA通过MDIO接口对以太网接口芯片进行管理；各DSP处理器芯片还和存储器连接；每个底板单元配备时钟管理模块和电源管理模块，时钟管理模块主要控制底板单元中各功能模块之间的时钟频率，使各功能模块的时钟同步，电源管理模块给底板单元内的各功能模块提供驱动电源；刀片服务器通过微处理器进行内部管理，微处理器通过HPI接口与DSP处理器芯片连接，各DSP处理器芯片之间的数据传输采用包交换方式；
在二级互连中，Infiniband交换接口采用Infiniband交换芯片来实现，各底板单元的IB接口通过Infiniband交换芯片连接在一起。
2.根据权利要求1所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：所述存储器含有DDR2内存、FLASH和SRAM，在每个底板单元中，每个DSP处理器芯片通过DDR2内存控制器和一个DDR2内存连接，每个DSP处理器芯片通过EMIF口与一个FLASH和一个SRAM连接；通过SRIO技术，每个DSP处理器芯片上连接的存储器可以被其它DSP处理器芯片共享。
3.根据权利要求2所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：所述DDR2内存为4G 的DDR2内存，FLASH为4MB的FLASH，SRAM为8MB的SRAM。
4.根据权利要求1所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：在所述每个底板单元中，还设有JTAG调试接口和USB接口。
5.根据权利要求1所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：所述时钟管理模块与DSP处理器芯片、SRIO交换芯片、存储器、连接器和以太网接口芯片连接；电源管理模块给DSP处理器芯片、SRIO交换芯片、存储器、连接器、FPGA、转换器和以太网接口芯片提供驱动电源。
6.根据权利要求1所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：所述刀片服务器为1U的标准ATCA刀片服务器；所述SRIO交换芯片采用Tundra公司的TSI 578交换芯片，所述DSP处理器芯片为TI公司的TMS320TCI6474 1200多核DSP处理器；所述微处理器采用Motorola公司的MPC 860微处理器。
7.根据权利要求1所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：所述FPGA为Virtex5 LX50T FPGA，连接器为Mallox ConnectX MT25408A0-FCCR-QIS桥接芯片。
8.根据权利要求1所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：所述以太网接口芯片采用Marvell 公司的单口10/100/1000M PHY接口芯片88E1111。
9.根据权利要求1所述的基于两级交换架构的DSP处理器阵列实现方法，其特征是：所述P为4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210296106.1A CN103631527A (zh) | 2012-08-20 | 2012-08-20 | 基于两级交换架构的dsp处理器阵列实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210296106.1A CN103631527A (zh) | 2012-08-20 | 2012-08-20 | 基于两级交换架构的dsp处理器阵列实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103631527A true CN103631527A (zh) | 2014-03-12 |
Family
ID=50212640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210296106.1A Pending CN103631527A (zh) | 2012-08-20 | 2012-08-20 | 基于两级交换架构的dsp处理器阵列实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103631527A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理***及实现方法 |
| CN104243174A (zh) * | 2014-10-10 | 2014-12-24 | 沈辉 | 基于vpx总线的网络和srio数据交换板及控制方法 |
| CN104461398A (zh) * | 2014-12-25 | 2015-03-25 | 浪潮电子信息产业股份有限公司 | 一种面向融合架构的内存扩展模块架构 |
| CN104980371A (zh) * | 2015-06-09 | 2015-10-14 | 英业达科技有限公司 | 微服务器 |
| CN104991882A (zh) * | 2015-06-11 | 2015-10-21 | 哈尔滨工程大学 | 一种基于多处理器协作的用于软件无线电的基带板卡 |
| CN105893307A (zh) * | 2016-03-30 | 2016-08-24 | 北京航天自动控制研究所 | 一种高速大数据量信息处理*** |
| CN106020995A (zh) * | 2016-05-09 | 2016-10-12 | 北京中科海讯数字科技股份有限公司 | 一种分布式应用***之间的消息传递方法和消息中间件*** |
| CN108270877A (zh) * | 2018-04-27 | 2018-07-10 | 北京东远润兴科技有限公司 | 分布式网络节点数据共享*** |
| CN108664443A (zh) * | 2018-02-12 | 2018-10-16 | 陕西黄河集团有限公司 | 数据通讯同步方法及*** |
| CN109445855A (zh) * | 2018-10-30 | 2019-03-08 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
| CN112597088A (zh) * | 2020-12-25 | 2021-04-02 | 航天科工微电子***研究院有限公司 | 一种双总线高速图像处理***及方法 |
-
2012
- 2012-08-20 CN CN201210296106.1A patent/CN103631527A/zh active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103885919B (zh) * | 2014-03-20 | 2017-01-04 | 北京航空航天大学 | 一种多dsp和fpga并行处理***及实现方法 |
| CN103885919A (zh) * | 2014-03-20 | 2014-06-25 | 北京航空航天大学 | 一种多dsp和fpga并行处理***及实现方法 |
| CN104243174A (zh) * | 2014-10-10 | 2014-12-24 | 沈辉 | 基于vpx总线的网络和srio数据交换板及控制方法 |
| CN104461398A (zh) * | 2014-12-25 | 2015-03-25 | 浪潮电子信息产业股份有限公司 | 一种面向融合架构的内存扩展模块架构 |
| CN104980371A (zh) * | 2015-06-09 | 2015-10-14 | 英业达科技有限公司 | 微服务器 |
| CN104980371B (zh) * | 2015-06-09 | 2019-01-11 | 英业达科技有限公司 | 微服务器 |
| CN104991882A (zh) * | 2015-06-11 | 2015-10-21 | 哈尔滨工程大学 | 一种基于多处理器协作的用于软件无线电的基带板卡 |
| CN105893307B (zh) * | 2016-03-30 | 2018-12-21 | 北京航天自动控制研究所 | 一种高速大数据量信息处理*** |
| CN105893307A (zh) * | 2016-03-30 | 2016-08-24 | 北京航天自动控制研究所 | 一种高速大数据量信息处理*** |
| CN106020995A (zh) * | 2016-05-09 | 2016-10-12 | 北京中科海讯数字科技股份有限公司 | 一种分布式应用***之间的消息传递方法和消息中间件*** |
| CN106020995B (zh) * | 2016-05-09 | 2022-09-20 | 北京中科海讯数字科技股份有限公司 | 一种分布式应用***之间的消息传递方法和消息中间件*** |
| CN108664443A (zh) * | 2018-02-12 | 2018-10-16 | 陕西黄河集团有限公司 | 数据通讯同步方法及*** |
| CN108664443B (zh) * | 2018-02-12 | 2020-10-27 | 陕西黄河集团有限公司 | 数据通讯同步方法及*** |
| CN108270877A (zh) * | 2018-04-27 | 2018-07-10 | 北京东远润兴科技有限公司 | 分布式网络节点数据共享*** |
| CN108270877B (zh) * | 2018-04-27 | 2021-11-30 | 北京东远润兴科技有限公司 | 分布式网络节点数据共享*** |
| CN109445855B (zh) * | 2018-10-30 | 2021-11-16 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
| CN109445855A (zh) * | 2018-10-30 | 2019-03-08 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
| CN112597088A (zh) * | 2020-12-25 | 2021-04-02 | 航天科工微电子***研究院有限公司 | 一种双总线高速图像处理***及方法 |
| CN112597088B (zh) * | 2020-12-25 | 2022-07-22 | 航天科工微电子***研究院有限公司 | 一种双总线高速图像处理***及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103631527A (zh) | 基于两级交换架构的dsp处理器阵列实现方法 | |
| CN108710596A (zh) | 一种基于dsp和fpga多协处理卡的桌面超算硬件平台 | |
| CN106886177B (zh) | 一种雷达信号处理*** | |
| CN105207957B (zh) | 一种基于片上网络多核架构的*** | |
| CN105100234B (zh) | 一种云服务器互联*** | |
| CN109242754A (zh) | 一种基于OpenVPX平台的多GPU高性能处理*** | |
| CN103106173A (zh) | 多核处理器核间互联的方法 | |
| CN109885526A (zh) | 一种基于OpenVPX总线的信息处理平台 | |
| CN206820773U (zh) | 一种支持RapidIO和网络双交换功能的板卡 | |
| Hoefler | Software and hardware techniques for power-efficient hpc networking | |
| CN206058080U (zh) | 一种基于飞腾处理器的服务器主板 | |
| CN103970214A (zh) | 一种异构加速刀片式计算机***架构 | |
| CN105577430A (zh) | 一种高端容错服务器的节点管理方法 | |
| CN105553886A (zh) | 一种可灵活扩展端口数量的pcie交换机 | |
| CN202309754U (zh) | 高速信号数据处理*** | |
| CN105763488B (zh) | 数据中心汇聚核心交换机及其背板 | |
| CN105045566A (zh) | 一种嵌入式并行计算***及采用其的并行计算方法 | |
| CN101969378A (zh) | 基于交换机的可扩展dspeed-dsp_q6474信号处理板 | |
| CN203643903U (zh) | 一种cpci-e加固计算机主板 | |
| CN203535549U (zh) | 一种适用于多种服务器主板应用的bmc模块 | |
| CN211149445U (zh) | 一种高速数据处理平台 | |
| CN104750581A (zh) | 一种冗余互连的内存共享的服务器*** | |
| Zhan et al. | A design of versatile image processing platform based on the dual multi-core DSP and FPGA | |
| CN219574741U (zh) | 一种耦合gpu服务器架构、数据中心 | |
| CN207924598U (zh) | 一种基于国产自主可控的通用信息处理平台设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140312 |