CN104980371B - 微服务器 - Google Patents

微服务器 Download PDF

Info

Publication number
CN104980371B
CN104980371B CN201510311982.0A CN201510311982A CN104980371B CN 104980371 B CN104980371 B CN 104980371B CN 201510311982 A CN201510311982 A CN 201510311982A CN 104980371 B CN104980371 B CN 104980371B
Authority
CN
China
Prior art keywords
high speed
data
electrically connected
switch
computing board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510311982.0A
Other languages
English (en)
Other versions
CN104980371A (zh
Inventor
邹小兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201510311982.0A priority Critical patent/CN104980371B/zh
Publication of CN104980371A publication Critical patent/CN104980371A/zh
Priority to US14/921,077 priority patent/US9785594B2/en
Application granted granted Critical
Publication of CN104980371B publication Critical patent/CN104980371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种微服务器，包括多个计算板、至少一个交换装置与一个基板。所述计算板用于进行数据的运算处理。所述交换装置电性连接所述计算板，用于计算板之间的数据通讯。基板电性连接所述计算板，并电性连接至所述交换装置。基板用于微服务器的数据通讯以及微服务器的供电。其中，所述计算板之间透过基板进行数据通讯，计算板透过交换装置进行串行高速输入输出数据的通讯以及与外部网络的高速数据传输。

Description

微服务器
技术领域
本发明涉及一种微服务器，特别是涉及一种结合X86***模块与计算板的微服务器及适用于微服务器的交换装置。
背景技术
现有技术中的装置与装置之间的通讯规范主要是以TCP/IP为基础。TCP/IP提供点对点的链接机制，将数据应所述如何封装、寻址、传输、路由以及在目的地如何接收，都加以标准化。它将软件通信过程抽象化为四个抽象层，采取协议堆栈的方式，分别实做出不同通信协议。协议套组下的各种协议，依其功能不同，被分别归属到这四个阶层之中。
然而，TCP/IP的架构由于需要有四个阶层，以及许多的规范，当服务***中的计算器要应用TCP/IP协议来进行通讯时，不仅消耗许多通讯资源，且反应速度也往往不符需求。
此外，传统服务器之间的以太网(Ethernet)互联采用OSI的五层协议规范，在进行节点之间的点对点互联时，协议的开销大。并且以太网最适合地理上分散的、具有长时延并且是动态网络配置的应用。而在微服务器(Micro server)的集群应用中，一个机箱里往往集成了上百个子***，因此具有空间小、密度高的特点。如果全部采用基于以太网的控制器进行处理器节点间的相互联结，支持大带宽容量和接口数量的网络接口控制器(NetworkInterface Controller)成本较高。
因此，微服务器中的各个处理器节点之间的相互联结，长时间延迟的以太网难以满足良好的实时性能要求，并且当处理器节点之间的相互联结超过1千兆(GbE)的速度时，大容量的交换机控制芯片的功耗大，不适于在高密度环境下的应用。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种微服务器及交换装置，用于解决现有技术中的以太网的环境架构难以满足高速数据传输的问题。
有鉴于上述之问题，本发明揭露的微服务器，包括多个计算板、至少一个交换装置与一个基板。所述多个计算板用于进行数据的运算处理，每一个计算板包括多个***芯片，每一个***芯片内嵌一个串行高速输入输出模块，所述***芯片之间通过串行高速输入输出模块所传输的串行高速输入输出数据进行相互之间的数据通讯。所述交换装置电性连接所述计算板，用于计算板之间的数据通讯。所述计算板包括一个X86***模块，电性连接所述服务器的一个外部网络，用于所述计算板的数据与外部网络间的高速数据传输。所述基板电性连接所述计算板，并电性连接至所述交换装置，所述基板用于微服务器的数据通讯以及微服务器的供电。其中，所述计算板之间透过所述基板进行数据通讯，所述计算板透过所述交换装置进行串行高速输入输出数据的通讯以及与外部网络的高速数据传输。
在一实施例中，所述X86***模块还包括一个X86处理器、一个网络控制器与一个以太网物理层芯片。所述X86处理器用以进行数据处理，所述X86处理器内嵌一个以太网控制器。所述网络控制器电性连接所述X86处理器以及至少一个第一网络连接器，用以将所述X86处理器传输的一个第一快捷外设互联标准信号转换为一个千兆网络讯号并透过所述第一网络连接器传输至所述外部网络。所述以太网物理层芯片电性连接所述X86处理器以及至少一个第二网络连接器，用以透过所述第二网络连接器传输所述以太网控制器的数据至所述外部网络。
在一实施例中，所述至少一个交换装置还包括一个第一协议转换单元与一个数据交换模块。所述第一协议转换单元电性连接所述X86处理器，用以将所述X86处理器所传输的一个第二快捷外设互联标准信号转换为一个第一串行高速输入输出信号。所述数据交换模块电性连接所述第一协议转换单元，用以对所述第一串行高速输入输出信号进行交换和分配，并提供一个第二串行高速输入输出信号。所述交换装置透过所述微服务器的基板将所述第二串行高速输入输出信号传输至所述微服务器的所述计算板，用以对所述计算板之间的数据进行交换处理以及将所述计算板的数据与所述外部网络进行传输。
本发明还提供一种交换装置，适用于一个微服务器，所述交换装置包括一个X86***模块、一个第一协议转换单元与一个数据交换模块。所述X86***模块电性连接一个外部网络，用以所述微服务器内的数据与所述外部网络的数据传输、路由管理以及任务设定，所述X86***模块包括一个X86处理器、一个网络控制器与一个以太网物理层芯片。所述X86处理器用以进行数据处理，所述X86处理器内嵌一个以太网控制器。所述网络控制器电性连接所述X86处理器以及至少一个第一网络连接器，用以将所述X86处理器传输的一个第一快捷外设互联标准信号转换为一个千兆网络讯号并透过所述第一网络连接器传输至所述外部网络。所述以太网物理层芯片电性连接所述X86处理器以及至少一个第二网络连接器，用以透过所述第二网络连接器传输所述以太网控制器的数据至所述外部网络。所述第一协议转换单元电性连接所述X86处理器，用以将所述X86处理器所传输的一个第二快捷外设互联标准信号转换为一个第一串行高速输入输出信号。所述数据交换模块电性连接所述第一协议转换单元，用以对所述第一串行高速输入输出信号进行交换和分配，并提供一个第二串行高速输入输出信号。所述交换装置透过所述微服务器的一个基板将所述第二串行高速输入输出信号传输至所述微服务器的多个计算板，用以对所述计算板之间的数据进行交换处理以及将所述计算板的数据与所述外部网络进行传输。
在一实施例中，所述数据交换模块为二级交换器，包括一个第一交换单元与多个第二交换单元。所述第一交换单元电性连接所述第一协议转换单元，用以将所述第一串行高速输入输出信号交换处理为一个第三串行高速输入输出信号。所述多个第二交换单元电性连接所述第一交换单元以及分别电性连接至所述计算板，用以对所述第三串行高速输入输出信号进行数据交换与分配为所述第二串行高速输入输出信号并传输至所述计算板。
藉由所述的交换模块架构、信号传递方法，微服务器中的多个***芯片无须藉由TCP/IP的复杂架构来传递信号。从而实现快速的信号传递，提升微服务器的效能。
以上关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利权利要求更进一步的解释。
附图说明
图1显示为依据本发明一实施例所实现的微服务器的示意图。
图2显示为依据本发明一实施例所实现的交换装置的示意图。
图3显示为依据本发明一实施例所实现的X86***模块的示意图。
图4显示为依据本发明一实施例所实现的数据交换模块的示意图。
图5显示为依据本发明另一实施例所实现的数据交换模块的示意图。
图6显示为依据本发明一实施例所实现的计算板的示意图。
图7显示为依据本发明一实施例所实现的计算板与交换模块的示意图。
组件标号说明
1100 计算板
1300 交换装置
1500 基板
2100 X86***模块
2300 第一协议转换单元
2500 数据交换模块
2700 外部网络
2130 X86处理器
2110 以太网物理层芯片
2111 第二网络连接器
2150 网络控制器
2151 第一网络连接器
2131 以太网控制器
2510 第一交换单元
2530 第二交换单元
2900 第二协议转换单元
2550 第三交换单元
1110 第一运算单元
1130 第二运算单元
1150 第三运算单元
1170 第四运算单元
1111 串行高速输入输出模块
1101 第一传输接口
1103 第二传输接口
3100 第一交换模块
3300 第二交换模块
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟悉相关技术者了解本发明的技术内容并据以实施，且根据本说明书所发明的内容、权利要求及图式，任何熟悉相关技术者可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的思想，但非以任何观点限制本发明的范畴。
请参照图1，图1为依据本发明一实施例所实现的微服务器的示意图。如图1所示，依据本发明一实施例所实现的微服务器，包括多个计算板1100、至少一个交换装置1300与一个基板1500。所述计算板1100用于进行数据的运算处理。所述交换装置1300电性连接所述计算板1100，用于计算板1100之间的数据通讯。基板电性1500连接所述计算板1100，并电性连接至所述交换装置1300。基板1500用于微服务器的数据通讯以及微服务器的供电。其中，所述计算板1100之间透过基板1500进行数据通讯，计算板1100透过交换装置1300进行串行高速输入输出数据的通讯以及与外部网络的高速数据传输。
在一实施例中，微服务器可容纳48组计算板1100。所述微服务器可以透过48组计算板提供执行电子邮件、数据库管理以及文字处理等功能。此外，由于微服务器的计算板1100亦具有计算能力，因此亦可提供信号过滤、搜寻与格式转换等需要大量运算的服务。
请参照图2，图2为依据本发明一实施例所实现的交换装置的示意图。如图2所示，交换装置包括一个X86***模块2100、一个第一协议转换单元2300与一个数据交换模块2500。X86***模块2100电性连接一个外部网络2700，用以传输微服务器内的数据与外部网络的数据、路由管理以及任务设定。第一协议转换单元2300电性连接所述X86***模块2100，用以将X86***模块2100所传输的第二快捷外设互联标准信号转换为第一串行高速输入输出信号。数据交换模块2500电性连接第一协议转换单元2300，用以对第一串行高速输入输出信号进行交换和分配，并提供一个第二串行高速输入输出信号。其中，数据交换模块2500透过微服务器的基板将第二串行高速输入输出信号传输至微服务器的多个计算板，用以对所述计算板之间的数据进行交换处理以及将计算板的数据与外部网络进行传输。在一实施例中，交换装置为两个支持所述通讯协议的中央分组交换器装设在一个电路板上。
请参照图3，图3为依据本发明一实施例所实现的X86***模块的示意图。如图3所示，X86***模块2100还包括一个X86处理器2130、一个网络控制器2150与一个以太网物理层芯片2110。X86***模块2100电性连接一个外部网络2700。X86处理器2130内嵌一个以太网控制器2131，并且X86处理器2130用以进行数据处理。网络控制器2150电性连接X86处理器2130以及至少一个第一网络连接器2151，用以将X86处理器2130传输的一个第一快捷外设互联标准信号转换为一个千兆网络讯号并透过第一网络连接器2151传输至外部网络2700。以太网物理层芯片2110电性连接X86处理器2130以及至少一个第二网络连接器2111，用以透过第二网络连接器2111传输以太网控制器2131的数据至外部网络2700。
此外，所述数据交换模块为二级交换器。请参照图4，图4为依据本发明一实施例所实现的数据交换模块的示意图。如图4所示，所述数据交换模块包括一个第一交换单元2510与多个第二交换单元2530。第一交换单元2510电性连接第一协议转换单元2300，用以将第一串行高速输入输出信号交换处理为第三串行高速输入输出信号。所述多个第二交换单元2530电性连接第一交换单元2510以及分别电性连接至计算板，用以对第三串行高速输入输出信号进行数据交换与分配为第二串行高速输入输出信号并传输至计算板。
请参照图5，图5为依据本发明另一实施例所实现的数据交换模块的示意图。如图5所示，在另一实施例中，交换装置还包括一个第二协议转换单元2900与一个第三交换单元2550。第三交换单元2550电性连接第二协议转换单元2900与所述第二交换单元2530，用以将第四串行高速输入输出信号交换处理为第五串行高速输入输出信号并传输至计算板。其中第一协议转换单元2300与第二协议转换单元2900互为冗余，第一交换单元2510与第三交换单元2550互为冗余。
有关于所述的计算板，每一个计算板包括多个***芯片，且每一个***芯片内嵌一个串行高速输入输出模块，所述***芯片之间通过串行高速输入输出模块所传输的串行高速输入输出数据进行相互之间的数据通讯。且当计算板上的某一***芯片失效时，计算板仍可透过其他未失效的***芯片执行运算。举例来说，请参照图6，图6为依据本发明一实施例所实现的计算板的示意图。如图6所示，每一个计算板1100包括四个***芯片，分别是第一运算单元1110、第二运算单元1130、第三运算单元1150与第四运算单元1170。第一、第二、第三与第四运算单元1110～1170可以通过串行高速输入输出模块1111互相沟通与传输数据。
此外，在本实施例中计算板包含一个第一传输接口1101与一个第二传输接口1103，用以接收与传递外部讯息，其中第一与第三运算单元1110、1150电性连接至第一传输接口1101，第二与第四运算单元1130、1170电性连接至第二传输接口1103。当外部讯息传递至计算板时，可透过第一传输接口1101或第二传输接口1103传递讯息至目标的运算单元，且第一传输接口1101与第二传输接口1103互为冗余。举例来说，若一个讯息欲传递至第一运算单元1110，当第一传输接口1101正常运作时，此讯息则顺利传递成功。若当第一传输接口1101无法正常运作时，此讯息仍可透过第二传输接口1103传递至第二或第四运算单元1130、1170，再透过串行高速输入输出模块1111传递至第一运算单元1110。如此一来可保证讯息成功传递。在本实施例中的计算板仅为其中一种实施状态，本发明并不以此为限。
在一实施例中，所述计算板的***芯片具有运算能力的***芯片。举例来说，***芯片可以是特殊应用集成电路(application-specific integrated circuit,ASIC)、进阶精简指令集机器(advanced RISC machine,ARM)、中央处理单元(central processingunit,CPU)、单芯片控制器或其他适于执行运算及控制指令的设备。此外，计算板过串行高速输入输出2.0协议与交换装置交换讯息，并且所述计算板内嵌4路串行高速输入输出2.0协议的接口。本发明并不以此为限。
此外，本发明提供一种信息交换方法，适用于所述微服务器，微服务器包括一个计算板与一个交换装置，计算板电性连接交换装置，交换装置包括一个X86***模块、一个第一协议转换单元与一个数据交换模块。所述信息交换方法包括当一个第一信息自计算板传递至交换装置时，数据交换模块接收第一信息并复制第一信息为一个第二信息，而后传递第一信息与第二信息至第一协议转换单元，第一协议转换单元再将第一信息与第二信息透过X86***模块传递至一个外部网络。
当一个第三信息自所述外部网络传递至交换装置时，X86***模块复制第三信息为一个第四信息后，并传递第三信息与第四信息至第一协议转换单元，第一协议转换单元依据第三信息与第四信息的信息透过数据交换模块传递至计算板。
在一实施例中，所述计算板包括多个***芯片，每一个***芯片内嵌一个串行高速输入输出模块，***芯片之间通过串行高速输入输出模块所传输的串行高速输入输出数据进行相互之间的数据通讯。当计算板接收到一个信息时，计算板将信息直接传递至欲传递的***芯片，或透过***芯片之间的串行高速输入输出模块传递至欲传递的***芯片。
在一实施例中，由于数据交换模块为二级交换器并包含一个第一交换单元与多个第二交换单元，当第一协议转换单元接收一个信息后，所述信息先传递至第一交换单元，再由第一交换单元传递至第二交换单元。在另一实施例中，当第二交换单元接收一个信息时，所述信息先传递至第一交换单元，再由第一交换单元传递至第一协议转换单元。
此外值得一提的是，所述第一信息与所述第二信息互为冗余，所述第三信息与所述第四信息互为冗余。因此，当第一信息或第二信息其中之一遗失时，另外一信息仍可取代遗失之信息传递至目的地。如此一来，可确保在***架构中信息传递的正确性。
请参照图7，图7为依据本发明一实施例所实现的计算板与交换模块的示意图。如图7所示，微服务器中的计算板1110亦可电性连接一个第一交换模块3100与一个第二交换模块3300。其中第一交换模块3100与第二交换模块3300互为冗余。当第一交换模块3100与第二交换模块3300其中之一故障时，计算板仍可透过未故障的交换模块传递讯息。如此一来，可确保在***架构中信息传递的正确性。
综上所述，本发明一实施例所实现的微服务器，包括多个计算板、至少一个交换装置与一个基板。所述计算板用于进行数据的运算处理。所述交换装置电性连接所述计算板，用于计算板之间的数据通讯。所述交换装置包括一个X86***模块。X86***模块电性连接微服务器的一个外部网络，用于所述计算板的数据与外部网络间的高速数据传输。基板电性连接所述计算板，并电性连接至所述交换装置，基板用于微服务器的数据通讯以及微服务器的供电。透过各组件的组合，微服务器可执行电子邮件、数据库管理以及文字处理等功能。此外，由于微服务器的计算板亦具有计算能力，因此亦可提供信号过滤、搜寻与格式转换等需要大量运算的服务。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种微服务器，其特征在于，包括：
多个计算板，用于进行数据的运算处理，每一所述计算板包括多个***芯片，每一所述***芯片内嵌一串行高速输入输出模块，所述多个***芯片之间通过所述串行高速输入输出模块所传输的串行高速输入输出数据进行相互之间的数据通讯；
至少一交换装置，电性连接所述多个计算板，用于所述多个计算板之间的数据通讯，包括：
一X86***模块，电性连接所述微服务器的一外部网络，用于所述多个计算板的数据与所述外部网络间的高速数据传输，所述X86***模块还包括：一X86处理器，用以进行数据处理，所述X86处理器内嵌一以太网控制器；一网络控制器，电性连接所述X86处理器以及至少一第一网络连接器，用以将所述X86处理器传输的一第一快捷外设互联标准信号转换为一千兆网络讯号并透过所述第一网络连接器传输至所述外部网络；以及一以太网物理层芯片，电性连接所述X86处理器以及至少一第二网络连接器，用以透过所述第二网络连接器传输所述以太网控制器的数据至所述外部网络；以及
一基板，电性连接所述多个计算板，并电性连接至所述至少一交换装置，所述基板用于所述微服务器的数据通讯以及所述微服务器的供电；
其中，所述多个计算板之间透过所述基板进行数据通讯，所述多个计算板透过所述至少一交换装置进行串行高速输入输出数据的通讯以及与所述外部网络的高速数据传输。
2.如权利要求1所述的微服务器，其特征在于，所述至少一交换装置还包括：
一第一协议转换单元，电性连接所述X86处理器，用以将所述X86处理器所传输的一第二快捷外设互联标准信号转换为一第一串行高速输入输出信号；以及
一数据交换模块，电性连接所述第一协议转换单元，用以对所述第一串行高速输入输出信号进行交换和分配，并提供一第二串行高速输入输出信号；
其中，所述交换装置透过所述微服务器的基板将所述第二串行高速输入输出信号传输至所述微服务器的多个计算板，用以对所述多个计算板之间的数据进行交换处理以及将所述多个计算板的数据与所述外部网络进行传输。
3.如权利要求1所述的微服务器，其特征在于，当所述多个计算板上的多个***芯片其中之一失效时，所述多个计算板仍可透过其他未失效的多个***芯片执行运算。
4.如权利要求1所述的微服务器，其特征在于，所述至少一交换装置为两个交换装置，当所述两个交换装置其中之一失效时，所述多个计算板中的多个***芯片仍可透过另一未失效的交换装置交换讯息。
5.如权利要求1所述的微服务器，其特征在于，所述至少一交换装置为两个支持所述计算板之间的数据进行交换处理以及将计算板的数据与外部网络进行传输的通讯协议的中央分组交换器装设在一电路板上。
6.如权利要求1所述的微服务器，其特征在于，所述多个计算板透过串行高速输入输出2.0协议与所述至少一交换装置交换讯息，并且所述多个计算板内嵌4路串行高速输入输出2.0协议的接口。
7.一种交换装置，适用于一微服务器，其特征在于，包括：
一X86***模块，电性连接一外部网络，用以所述微服务器内的数据与所述外部网络的数据传输、路由管理以及任务设定，所述X86***模块包括：
一X86处理器，用以进行数据处理，所述X86处理器内嵌一以太网控制器；
一网络控制器，电性连接所述X86处理器以及至少一第一网络连接器，用以将所述X86处理器传输的一第一快捷外设互联标准信号转换为一千兆网络讯号并透过所述第一网络连接器传输至所述外部网络；以及
一以太网物理层芯片，电性连接所述X86处理器以及至少一第二网络连接器，用以透过所述第二网络连接器传输所述以太网控制器的数据至所述外部网络；
一第一协议转换单元，电性连接所述X86处理器，用以将所述X86处理器所传输的一第二快捷外设互联标准信号转换为一第一串行高速输入输出信号；以及
一数据交换模块，电性连接所述第一协议转换单元，用以对所述第一串行高速输入输出信号进行交换和分配，并提供一第二串行高速输入输出信号；
其中，所述交换装置透过所述微服务器的一基板将所述第二串行高速输入输出信号传输至所述微服务器的多个计算板，用以对所述多个计算板之间的数据进行交换处理以及将所述多个计算板的数据与所述外部网络进行传输。
8.如权利要求7所述的交换装置，其特征在于，所述数据交换模块为二级交换器，包括：
一第一交换单元，电性连接所述第一协议转换单元，用以将所述第一串行高速输入输出信号交换处理为一第三串行高速输入输出信号；以及
多个第二交换单元，电性连接所述第一交换单元以及分别电性连接至所述多个计算板，用以对所述第三串行高速输入输出信号进行数据交换与分配为所述第二串行高速输入输出信号并传输至所述多个计算板。
9.如权利要求7所述的交换装置，其特征在于，所述交换装置装设在一电路板上。
10.如权利要求7所述的交换装置，其特征在于，所述X86***模块还包括一网络接口控制器，所述网络接口控制器电性连接所述X86处理器以及所述外部网络，用以交换所述X86处理器的高速数据与所述外部网络的数据。
11.如权利要求7所述的交换装置，其特征在于，还包括一第二协议转换单元，电性连接所述X86处理器，用以将所述X86处理器所传输的所述第二快捷外设互联标准信号转换为一第四串行高速输入输出信号。
12.如权利要求11所述的交换装置，其特征在于，所述数据交换模块为二级交换器，包括：
一第一交换单元，电性连接所述第一协议转换单元，用以将所述第一串行高速输入输出信号交换处理为一第三串行高速输入输出信号；以及多个第二交换单元，电性连接所述第一交换单元以及分别电性连接至所述多个计算板，用以对所述第三串行高速输入输出信号进行数据交换与分配为所述第二串行高速输入输出信号并传输至所述多个计算板；
所述交换装置还包括一第三交换单元，电性连接所述第二协议转换单元与所述多个第二交换单元，用以将所述第四串行高速输入输出信号交换处理为一第五串行高速输入输出信号并传输至所述多个计算板。
13.如权利要求12所述的交换装置，其特征在于，所述第一协议转换单元与所述第二协议转换单元互为冗余，所述第一交换单元与所述第三交换单元互为冗余。
CN201510311982.0A 2015-06-09 2015-06-09 微服务器 Active CN104980371B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510311982.0A CN104980371B (zh) 2015-06-09 2015-06-09 微服务器
US14/921,077 US9785594B2 (en) 2015-06-09 2015-10-23 Micro server and switch device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510311982.0A CN104980371B (zh) 2015-06-09 2015-06-09 微服务器

Publications (2)

Publication Number Publication Date
CN104980371A CN104980371A (zh) 2015-10-14
CN104980371B true CN104980371B (zh) 2019-01-11

Family

ID=54276490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510311982.0A Active CN104980371B (zh) 2015-06-09 2015-06-09 微服务器

Country Status (2)

Country Link
US (1) US9785594B2 (zh)
CN (1) CN104980371B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114928513A (zh) * 2022-05-05 2022-08-19 华东理工大学 基于srio协议的双总线通信***及通信方法
CN117873733B (zh) * 2024-03-11 2024-05-17 成都中科合迅科技有限公司 面向多场景的微服务切换运行控制方法和***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431432A (zh) * 2007-11-06 2009-05-13 联想(北京)有限公司 刀片服务器
CN101599837A (zh) * 2008-06-06 2009-12-09 佛山市顺德区顺达电脑厂有限公司 丛集***的网络切换架构
CN102932156A (zh) * 2012-11-05 2013-02-13 汕尾芯灵电子科技有限公司 一种微服务器及微服务器集群***
CN103631527A (zh) * 2012-08-20 2014-03-12 中国人民解放军信息工程大学 基于两级交换架构的dsp处理器阵列实现方法
CN103914418A (zh) * 2013-01-07 2014-07-09 三星电子株式会社 处理器模块、微型服务器以及使用处理器模块的方法
CN104063022A (zh) * 2014-05-14 2014-09-24 英业达科技有限公司 服务器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9002010B2 (en) * 2009-09-10 2015-04-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Secure communication of information over a wireless link
US9280504B2 (en) * 2012-08-24 2016-03-08 Intel Corporation Methods and apparatus for sharing a network interface controller
US9367406B2 (en) * 2013-08-14 2016-06-14 Intel Corporation Manageability redundancy for micro server and clustered system-on-a-chip deployments
US9639447B2 (en) * 2013-11-05 2017-05-02 Texas Instruments Incorporated Trace data export to remote memory using remotely generated reads
US10089197B2 (en) * 2014-12-16 2018-10-02 Intel Corporation Leverage offload programming model for local checkpoints

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431432A (zh) * 2007-11-06 2009-05-13 联想(北京)有限公司 刀片服务器
CN101599837A (zh) * 2008-06-06 2009-12-09 佛山市顺德区顺达电脑厂有限公司 丛集***的网络切换架构
CN103631527A (zh) * 2012-08-20 2014-03-12 中国人民解放军信息工程大学 基于两级交换架构的dsp处理器阵列实现方法
CN102932156A (zh) * 2012-11-05 2013-02-13 汕尾芯灵电子科技有限公司 一种微服务器及微服务器集群***
CN103914418A (zh) * 2013-01-07 2014-07-09 三星电子株式会社 处理器模块、微型服务器以及使用处理器模块的方法
CN104063022A (zh) * 2014-05-14 2014-09-24 英业达科技有限公司 服务器

Also Published As

Publication number Publication date
US9785594B2 (en) 2017-10-10
US20160364356A1 (en) 2016-12-15
CN104980371A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN1934831B (zh) 通信服务映射的集成电路和方法
US20130107709A1 (en) Distributed Chassis Architecture Having Integrated Service Appliances
US9077651B2 (en) Management of a distributed fabric system
CN104620184B (zh) 用于高级别应用的主智能电子装置
CN101820358A (zh) 高利用率以及多路的以太网光纤通道
CN206820773U (zh) 一种支持RapidIO和网络双交换功能的板卡
CN109413094B (zh) 基于hs-adix网络的航天数据传输***
WO2011125013A1 (en) Inter-working of efm-oam and cfm-oam for mobile backhaul networks
CN103916909A (zh) 基带池***
CN104980371B (zh) 微服务器
CN102811152A (zh) 一种多主总线网络通讯实时交易数据交换实现方法
CN105530205B (zh) 一种微波设备汇聚的装置和方法
CN106506306A (zh) 一种数据报文传输的方法和装置
CN102098196A (zh) 刀片服务器的数据传输方法
CN113765801B (zh) 应用于数据中心的报文处理方法和装置、电子设备和介质
CN106657377B (zh) 一种wia-pa/全互联制造网络信息服务适配器及实现方法
CN104202215A (zh) 一种以太网交换机电端口满负载的测试方法
WO2019134637A1 (zh) 多类型的层叠虚拟网络互连的方法、装置及***
CN102845042A (zh) 一种应用层多个活动物理接口的带宽聚集***及方法
CN112584261A (zh) 一种光传送网设备及业务数据的确定方法
CN104580000A (zh) 一种基于流表技术的RapidIO交换方法
CN109614354A (zh) 接口分配方法、板卡、设备及存储介质
CN114124852A (zh) 一种基于工业制造的数据交换机
CN110309031B (zh) 一种负载均衡微计算集群架构
TWI587675B (zh) 微伺服器及其交換裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant