CN103606562A - 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 - Google Patents
一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 Download PDFInfo
- Publication number
- CN103606562A CN103606562A CN201310395509.6A CN201310395509A CN103606562A CN 103606562 A CN103606562 A CN 103606562A CN 201310395509 A CN201310395509 A CN 201310395509A CN 103606562 A CN103606562 A CN 103606562A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- type
- buried layer
- bnl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 181
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 181
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 179
- 239000000758 substrate Substances 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 31
- 229910052760 oxygen Inorganic materials 0.000 claims description 31
- 239000001301 oxygen Substances 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000002210 silicon-based material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 24
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- VCUFZILGIRCDQQ-KRWDZBQOSA-N N-[[(5S)-2-oxo-3-(2-oxo-3H-1,3-benzoxazol-6-yl)-1,3-oxazolidin-5-yl]methyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C1O[C@H](CN1C1=CC2=C(NC(O2)=O)C=C1)CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F VCUFZILGIRCDQQ-KRWDZBQOSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003100 immobilizing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- -1 thickness is 20 μ m Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，所述晶体管结构自下而上依次含有一衬底层；一部分氧化层，其中左半部分为硅窗口，右半部分为埋氧层；一硅膜层以及一器件顶层。本发明公开的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管可以在埋氧层中引入更高的电场强度，从而提高器件的击穿电压；通过N型硅埋层提供的更多的电子，增强晶体管的电流驱动能力，并可以降低器件的导通电阻。
Description
技术领域
本发明设计属于半导体高压功率集成电路用器件领域，具体涉及一种具有N型硅埋层(Buried N-type Layer，BNL)的部分绝缘层上硅(PartialSilicon-on-Insulator，PSOI)横向双扩散金属氧化物半导体(LateralDouble-diffused Metal-Oxide-Semiconductor，LDMOS)，英文缩写BNLPSOI-LDMOS。
背景技术
功率集成电路发展主要分为两个方向，一个是高压集成电路，另一个是智能功率集成电路。但不论那种功率集成电路，其继续发展的一个最核心问题仍就是如何进一步提高高压大功率器件的性能，也即两个问题（1）器件功率控制容量：击穿电压和工作电流；（2）器件性能参数指标：导通电阻、工作频率以及开关速度等。因此，多种高压LDMOS新结构被提出，例如梯步埋氧层LDMOS、超级结LDMOS、碳化硅LDMOS等。而部分绝缘层上硅PSOI结构，不但能改善器件的散热性能，而且可以大幅提高器件击穿电压，此外它与现有工艺的兼容性良好。所以，部分绝缘层上硅LDMOS（PSOI LDMOS）应运而生，并备受关注。因而在现有的PSOI LDMOS的基础上有必要进行研究，进一步改进结构，从而使得器件的击穿电压、工作电流、导通电阻等性能更加优越。
发明内容
本发明的目的是为功率集成电路的继续发展提供一种具有高击穿电压、低导通电阻、高驱动能力的LDMOS晶体管。
本发明采用的技术方案如下：
一种具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于，所述晶体管结构自下而上依次含有：
一衬底层；
一部分氧化层，其中左半部分为硅窗口，右半部分埋氧层；
一硅膜层，硅膜层顶部左侧为硅体包围着的源区，右侧为漏区，剩余部分则为漂移区，沟道由源区和漂移区之间的硅体提供，漂移区中覆盖于二氧化硅之上，有一层掺杂浓度大于漂移区的N型硅埋层；
一器件顶层，器件顶层中，位于沟道上方是栅氧化层，漂移区是扩展氧化层，，扩展氧化层厚度大于栅氧化层，栅氧化层被栅电极全部覆盖，扩展氧化层靠近沟道的一部分才被场板覆盖，形成梯步栅电极。
所述衬底层的掺杂类型为P型，掺杂浓度为4×1014cm-3的硅材料,掺杂浓度也可根据器件性能需要重新调整，具体值根据设计要求和工艺来拟定。
所述硅窗口的掺杂类型和浓度与衬底层一致，所述埋氧层采用厚度小于或等于4μm的二氧化硅，优选为3μm的。
所述硅膜层所有区域都为硅材料，硅膜层厚度一般在20μm以下（含20μm），优选为20μm，也可以更大，但是硅膜更厚会导致器件制备、散热等一些不良问题。
所述沟道长为1-5μm。
所述源区和漏区长5μm，掺杂类型为N型，一般采用高掺杂，在1018cm-3量级之上即可,优选掺杂浓度为2×1019cm-3，掺杂浓度具体数值设置，以及长度的具体数值，由设计人员根据设计拟定。所述硅体掺杂类型为P型，硅体掺杂浓度一般为1017cm-3量级,掺杂浓度优选为1×1017cm-3，具体数值设置，由设计人员根据设计拟定。
所述漂移区长度为优选90μm,掺杂类型为N型，掺杂浓度为4×1014cm-3。
栅氧化层用厚20nm的二氧化硅，扩展氧化层采用厚50nm的二氧化硅，场板长为40μm，其过长过短都会影响器件性能（击穿电压等）。
所述硅窗口的掺杂类型和浓度与衬底层一致。
所述硅膜层所有区域都为硅材料。
所述晶体管结构中，衬底层、硅窗口、硅膜层均为硅材料。
所述晶体管的如下任一参数均可调，
(1)、源区、漏区、沟道、漂移区长度可调；
(2)、源区、漏区、沟道、漂移区、硅埋层、硅窗口和衬底层的掺杂材料、掺杂浓度可调；
(3)、栅氧化层、扩展氧化层和埋氧层的材料、厚度可调；
(4)、漂移区上方的栅电极场板长度可调；
(5)、在总器件长一定时，其硅窗口和埋氧层的长度可调。
本发明所提出的具有N型硅埋层的部分绝缘层上硅LDMOS（BNLPSOI-LDMOS），在源漏区、沟道区、漂移区和衬底的长度、材料、掺杂类型和掺杂浓度都相同，顶层硅膜厚度相同，埋氧层或部分埋氧层的厚度相同，所有的绝缘氧化物材料参数都一致的条件下，与传统的绝缘层上硅的LDMOS(Conventional Silicon-on-Insulator LDMOS，CSOI LDMOS)、传统的部分绝缘层上硅LDMOS(Conventional Partial Silicon-on-Insulator LDMOS，CPSOI LDMOS)以及具有N型硅埋层的绝缘层上硅LDMOS(Buried N-type LayerSilicon-on-Insulator LDMOS，BNL SOI-LDMOS)进行比较。本发明由于同时引入部分绝缘层上硅PSOI和N型硅埋层两种结构使得高压LDMOS器件硅膜层容纳载流子的能力更强，从而使得电流增大，导致器件的导通电阻(On-resistance，Ron)降低；另一方面，N型硅埋层可以向漏区下方的埋氧层中引入更多的电场，从而提高器件的耐压能力，同时由于PSOI引入的硅窗口，使得衬底层也可以分担部分电压，可以进一步提高器件的耐压能力，从而所提出器件的其击穿电压(Breakdown Voltage，BV)最高。因此，本发明为高压SOI-LDMOS进一步的性能优化，以及高压集成电路设计提供了一个新的选择。
附图说明
图1是本发明BNL-PSOI LDMOS的截面示意图；
图2是BNL-PSOI的硅窗口长为50微米，CPSOI的硅窗口长为70微米，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件漏端纵向电场分布的影响；
图3：BNL-PSOI的硅窗口长为50微米，CPSOI的硅窗口长为70微米，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件漏端纵向电压分布的影响；
图4：BNL-PSOI的硅窗口长为50微米，CPSOI的硅窗口长为70微米，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件上表面电场分布的影响；
图5：BNL-PSOI的硅窗口长为50微米，CPSOI的硅窗口长为70微米，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件下表面电场分布的影响；
图6：固定BNL-PSOI LDMOS的其他参数，改变硅窗口长度LW对器件击穿电压BV、埋氧层承担电压VI以及衬底承担电压Vsub的影响；
图7；固定BNL-PSOI LDMOS的其他参数，改变N型硅埋层的浓度NBNL和厚度tBNL对器件击穿电压的影响；
图8：固定BNL-PSOI LDMOS的其他参数，改变N型硅埋层的浓度NBNL对击穿状态下的漏端纵向电场分布的影响；
图9，：固定BNL-PSOI LDMOS的其他参数，改变N型硅埋层的厚度tBNL对击穿状态下的漏端纵向电场分布的影响；
图10：固定BNL-PSOI LDMOS的其他参数，在不同N型硅埋层的浓度NBNL和厚度tBNL条件组合下，随着硅窗口长度的增加，击穿电压(Breakdown Voltage，BV)与导通电阻(On-resistance，Ron)的关系；
图11：固定LDMOS的其他参数，两种PSOI结构的硅窗长度可变，比较四种器件结构的击穿电压和导通电阻的关系。
具体实施方式
下面将结合具体实施实例对本发明作进一步阐述。
如图1所示，本发明具有N型硅埋层的部分绝缘层上硅LDMOS（BNLPSOI-LDMOS）自下而上依次有四层：
（1）、衬底层10，掺杂类型为P型，掺杂浓度为4×1014cm-3的硅材料，掺杂浓度也可根据器件性能需要重新调整，具体值根据设计要求和工艺来拟定。
（2）、部分氧化层20，其中左半部分为硅窗口21，其掺杂类型和浓度与衬底一致，右半部分埋氧层22，采用厚度为3μm的二氧化硅；
（3）、硅膜层30，所述硅膜层所有区域都为硅材料，厚度为20μm，硅膜层30顶部左侧为硅体32包围着的源区31，右侧为漏区34，剩余部分则为漂移区33，沟道由源区31和漂移区33之间的硅体32提供，沟道长为5μm，漂移区33覆盖于二氧化硅之上，有一层掺杂浓度大于漂移区33的N型硅埋层35，源区31和漏区34长5μm，掺杂类型为N型，掺杂浓度为2×1019cm-3；硅体32掺杂类型为P型，掺杂浓度为1×1017cm-3；漂移区33长度为90μm，掺杂类型为N型，掺杂浓度为4×1014cm-3；
（4）、器件顶层40，器件顶层40中，位于沟道上方是薄的栅氧化层41，采用厚度为20nm的二氧化硅，位于漂移区33上方的是厚扩展氧化层42，采用厚50nm的二氧化硅，栅氧化层41被栅电极43全部覆盖，扩展氧化层42靠近沟道的一部分才被场板44覆盖，场板44长为40μm，从而形成梯步栅电极。
在N型硅埋层的部分绝缘层上硅LDMOS上设有电极45、46。
本发明具有N型硅埋层的部分绝缘层上硅LDMOS（BNL PSOI-LDMOS），其性能是基于三维的Sentaurus TCAD软件模拟研究得到的，并且模拟仿真研究中衬底和源端都是接地的。
实施例1：
BNL-PSOI的硅窗口长为50μm，CPSOI的硅窗口长为70μm，N型硅埋层掺杂浓度为9.2×1015cm-3厚度为0.5μm，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件漏端纵向电场分布的影响。
如图2所示，具有N型硅埋层的BNL-PSOI结构和BNL-SOI结构，可以在埋氧层中引入高电场，从而可以提高器件击穿电压。此外，BNL-PSOI引入的电场比BNL-SOI要低约2×104V/cm或2.6%，这是因为：空穴在界面上为了保持电性的连续性会重新分布。在BNL-SOI中，空穴在硅膜的底部（也即硅/埋氧层界面）会形成积累分布，但是在BNL-PSOI结构中，这些空穴可以通过硅窗被驱赶到衬底，所以漏端下方BNL-SOI的硅/埋氧层界面的空穴数目要更多一些。但是由于空穴只是少数载流子，和N型埋层的施主电离杂质相比是数量级上的差别，所以BNL-PSOI只比BNL-SOI小一点，而并不会相差很多。
实施例2：
BNL-PSOI的硅窗口长为50μm，CPSOI的硅窗口长为70μm，N型硅埋层掺杂浓度为9.2×1015cm-3厚度为0.5μm，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件漏端纵向电压分布的影响。
如图3所示，由于PSOI结构的衬底能分担一部分击穿电压，而SOI结构的衬底几乎没有承担电压。尽管对于BNL-PSOI和BNL-SOI，埋氧层承担的电压VI分别为225V和230V，但是BNL-PSOI的衬底承担电压Vsub为120V而BNL-SOI的Vsub近乎为零，于是总体上，BNL-PSOI比BNL-SOI可以得到高得多的击穿电压。此外，CPSOI和CSOI的VI分别只有156V和168V，和它们相比，BNL-PSOI的VI分别提高了44.2%和33.9%。因此，在这四种结构的LDMOS中，BNL-PSOI获得了最高的击穿电压。
实施例3：
BNL-PSOI的硅窗口长为50μm，CPSOI的硅窗口长为70μm，N型硅埋层掺杂浓度为9.2×1015cm-3厚度为0.5μm，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件上表面电场分布的影响。
如图4所示，由于硅和二氧化硅介电常数的不同，在硅窗口和埋氧层的交界处（即分别在硅窗口长为50μm和70μm处），CPSOI和BNL-PSOI上表面分别会有一个“凸起”，这个“凸起”起到拉低源漏端的电场强度，从而提高器件击穿电压。这意味着PSOI结构比SOI能进一步加强降低表面场（REduced SURfaceField，RESURF）效应。
实施例4：
BNL-PSOI的硅窗口长为50μm，CPSOI的硅窗口长为70μm，N型硅埋层掺杂浓度为9.2×1015cm-3厚度为0.5μm，固定LDMOS晶体管的其他参数，具有N型硅埋层的部分绝缘层上硅结构对器件下表面电场分布的影响。
如图5所示，对于两种PSOI结构器件，当从顶层硅膜的下表面逐渐上升到上表面的时候，图5中的尖峰会变成图4中的凸起。而BNL-PSOI的这些尖峰或凸起比CPSOI中对应的尖峰或凸起要高，则说明BNL-PSOI中拉低源漏端电场的作用要更强，这也意味着BNL-PSOI的RESURF效应要强于CPSOI。所以BNL-PSOI的RESURF效应是四种器件结构中最好的。
实施例5：
N型硅埋层掺杂浓度为9.2×1015cm-3厚度为0.5μm，固定BNL-PSOI LDMOS的其他参数，改变硅窗口长度LW对器件击穿电压BV、埋氧层承担电压VI以及衬底承担电压Vsub的影响（由于器件总长度不变，所以埋氧层长度和硅埋层的长度会随之发生相应的变化）。
如图6所示，在BNL-PSOI器件中，硅窗的长度对器件的击穿电压BV以及各区域的电压分布有极大的影响，可以清楚看到，击穿电压先增加后减小，以LW=50μm为转折点。在LW=50μm之前，埋氧层电压VI缓慢减小而衬底电压Vsub快速增大，此时随着硅窗长度的增加耗尽层刺入衬底层越深，击穿电压增大；然而在LW=50μm之后，随着硅窗长度的增加，埋氧层电压VI的减小开始变快（陡峭）而衬底电压Vsub的增大却开始变慢（变平），这表明此时的衬底载流子开始阻止耗尽层进一步向衬底区域延伸，从而BNL-PSOI的击穿电压开始下降。
实施例6：
硅窗口长为50μm，固定BNL-PSOI LDMOS的其他参数，改变N型硅埋层的掺杂浓度NBNL和厚度tBNL对器件击穿电压的影响。
如图7所示，当NBNL固定时，随着tBNL增加，击穿电压都是先增加后减小；而当tBNL固定时，随着NBNL增加，击穿电压都是先增加后减小。随着N型埋层的厚度tBNL的增大，击穿电压曲线的“开口口径”会越来越小，同时击穿电压最大值几乎保持不变，约为660伏。所以对于本实例来说，为了得到最优化的器件性能，N型埋层的厚度tBNL应该小于2μm，这样可以为器件的生产制造以及工作行为提供更多的边际空间，以保证器件的高效性和可靠性。
实施例7：
硅窗口长为50μm，N型硅埋层的厚度tBNL为0.5μm，固定BNL-PSOI LDMOS的其他参数，改变N型硅埋层的掺杂浓度NBNL对击穿状态下的漏端纵向电场分布的影响。
如图8所示，当N型硅埋层厚度tBNL固定不变时，随着掺杂浓度NBNL增加，硅/埋氧层界面处的电场也会增加。所以，随着掺杂浓度NBNL增加，器件的击穿电压也是先呈增加趋势，当增加到一定程度的时候，会由于电离积分过早地达到单位常量，从而使得器件击穿过早发生，导致击穿电压减小。因为如果从顶层硅膜往其底表面（硅/埋氧层界面）看，硅/埋氧层界面附近的电场是迅速升高的，可参见图8插图，但是，当掺杂浓度超过一定值时候，使得N型硅埋层中的电场有过高的增加，从而电离积分就会更容易达到单位常量，于是就降低了器件的击穿电压。此时，器件击穿发生在漏端下方的硅/埋氧层界面处。
实施例8：
硅窗口长为50μm，N型硅埋层的厚度NBNL为9.2×1015cm-3，固定BNL-PSOILDMOS的其他参数，改变N型硅埋层的厚度tBNL对击穿状态下的漏端纵向电场分布的影响。
如图9所示，较厚的N型硅埋层对纵向电场的改变更大，并且能够在硅埋层引入更高的纵向电场。这说明N型埋层中的所有电离施主离子都对硅/埋氧层界面上的高电场有贡献。所以和图8击穿电压-硅埋层掺杂浓度”关系类似，随着硅埋层厚度tBNL的增加，击穿电压会先增加，但是，当硅埋层厚度tBNL超过一定值时，硅/埋氧层界面处的电场太高，导致器件提前击穿，从而击穿电压减小。此时，器件击穿同样发生在漏端下方的硅/埋氧层界面处。
实施例9：
固定BNL-PSOI LDMOS的其他参数，在不同N型硅埋层的浓度NBNL和厚度tBNL条件组合下，随着硅窗口长度的增加，击穿电压(Breakdown Voltage，BV)与导通电阻(On-resistance，Ron)的关系。
如图10所示，实例9按照图7选取以使得器件能达到最大击穿电压。可以看到，随着硅窗长度的增加，导通电阻(Ron，sp)会和击穿电压（BV）一起增加。原因之一是由于较短的N型硅埋层（较大的硅窗长度）提供的电子更少，从而导致工作漏电流更小，也即意味着导通电阻变大；另外一个原因是由于硅窗的增加会导致耗尽区域变大而导致电流减小，这类似于传统PSOI结构中的“导通电阻-硅窗长度”关系。图中的导通电阻曲线随着N型硅埋层厚度的增加而整体往右下方移动，意味着硅埋层厚度越大的BNL-PSOI拥有更好的器件性能，即更大的击穿电压和更小的导通电阻。在图中不难发现，硅埋层厚度为0.5μm和1.0μm的两条曲线相互交叉耦合在一起，说明两条曲线在不同的工作区域各有优劣，例如：击穿电压在600～650V的区域，厚度为1.0μm的曲线要优于厚度为0.5μm的曲线；而在图中两端的区域则是厚度为0.5μm的曲线要更好。鉴于能有宽泛的最优器件性能范围作为设计参考，硅埋层厚度的范围选取自0.5μm到1.0μm之间。
实施例10：
BNL-PSOI和BNL-SOI的N型硅埋层掺杂浓度NBNL分别为1.1×1016cm-3和9.2×1015cm-3，硅埋层厚度tBNL为0.5μm，固定LDMOS的其他参数，两种PSOI结构的硅窗长度可变，比较四种器件结构的击穿电压和导通电阻的关系。
如图11所示，很清楚的看到BNL-PSOI的性能是所有器件结构中最好的。与CSOI和CPSOI相比，BNL-PSOI不仅仅能到达到高得多的660V击穿电压，并且其导通电阻也减小了13.6%～15.5%。而与BNL-SOI相比较，尽管BNL-PSOI的660V击穿电压所对应的导通电阻比BNL-SOI的要大7.8%，但是其660V的击穿电压约比BNL-SOI的高了20.4%，所以最终BNL-PSOI能得到更好的器件品质因数（Figure-of-merit，=BV2/Ron）
由实例1-10可知，本发明所提出的具有N型硅埋层的部分绝缘层上硅LDMOS（BNL-PSOI LDMOS）可以在埋氧层中引入更高的电场强度，从而提高器件的击穿电压；通过N型硅埋层提供的更多的电子，增强晶体管的电流驱动能力，并可以降低器件的导通电阻；由于硅埋层的重要影响，需全面考虑选择硅埋层的参数以获得较优良的器件性能。
综上所述，尽管本发明的具体实施方式对本发明进行了详细描述，但本领域一般技术人员应该明白的是，上述实施例仅仅是对本发明的优选实施例的描述，而非对本发明保护范围的限制，本领域一般技术人员在本发明所揭露的技术范围内，可轻易想到的变化，均在本发明的保护范围之内。
Claims (10)
1.一种具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于，所述晶体管结构自下而上依次含有：
一衬底层；
一部分氧化层，其中左半部分为硅窗口，右半部分为埋氧层；
一硅膜层，硅膜层顶部左侧为硅体包围着的源区，右侧为漏区，剩余部分则为漂移区，沟道由源区和漂移区之间的硅体提供，漂移区中覆盖于二氧化硅之上，有一层掺杂浓度大于漂移区的N型硅埋层；
一器件顶层，器件顶层中，位于沟道上方是栅氧化层，漂移区上方为扩展氧化层，扩展氧化层厚度大于栅氧化层，栅氧化层被栅电极全部覆盖，扩展氧化层靠近沟道的一部分才被场板覆盖，形成梯步栅电极。
2.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述衬底层的掺杂类型为P型，掺杂浓度为4×1014cm-3的硅材料。
3.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述硅窗口的掺杂类型和浓度与衬底层一致，所述埋氧层采用厚度小于或等于4μm的二氧化硅。
4.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述硅膜层所有区域都为硅材料，厚度小于或等于20μm。
5.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述沟道长为1-5μm。
6.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述源区和漏区长5μm，掺杂类型为N型，掺杂浓度为2×1019cm-3，所述硅体掺杂类型为P型，掺杂浓度为1×1017cm-3。
7.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述漂移区长度为90μm，掺杂类型为N型，掺杂浓度为4×1014cm-3。
8.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述栅氧化层为厚度为20nm的二氧化硅，扩展氧化层采用厚50nm的二氧化硅，场板长为40μm。
9.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述晶体管结构中，衬底层、硅窗口、硅膜层均为硅材料。
10.如权利要求1所述的具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于：所述晶体管的如下任一参数均可调，
(1)、源区、漏区、沟道、漂移区长度可调；
(2)、源区、漏区、沟道、漂移区、硅埋层、硅窗口和衬底层的掺杂材料、掺杂浓度可调；
(3)、栅氧化层、扩展氧化层和埋氧层的材料、厚度可调；
(4)、漂移区上方的栅电极场板长度可调；
(5)、在总器件长一定时，其硅窗口和埋氧层的长度可调。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310395509.6A CN103606562B (zh) | 2013-09-03 | 2013-09-03 | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310395509.6A CN103606562B (zh) | 2013-09-03 | 2013-09-03 | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103606562A true CN103606562A (zh) | 2014-02-26 |
| CN103606562B CN103606562B (zh) | 2017-01-04 |
Family
ID=50124777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310395509.6A Active CN103606562B (zh) | 2013-09-03 | 2013-09-03 | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103606562B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201203A (zh) * | 2014-08-13 | 2014-12-10 | 四川广义微电子股份有限公司 | 高耐压ldmos器件及其制造方法 |
| CN104966734A (zh) * | 2015-05-06 | 2015-10-07 | 深圳市海泰康微电子有限公司 | 用于高频电路设计的ldmos晶体管及其制备方法 |
| CN105206666A (zh) * | 2014-05-28 | 2015-12-30 | 北大方正集团有限公司 | 半导体器件 |
| CN106298475A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 减小半导体衬底上扩的方法 |
| CN112713193A (zh) * | 2020-12-30 | 2021-04-27 | 杭州电子科技大学温州研究院有限公司 | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278568A1 (en) * | 2006-05-31 | 2007-12-06 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| CN101477999A (zh) * | 2009-01-19 | 2009-07-08 | 电子科技大学 | 用于功率器件的具有界面电荷岛soi耐压结构 |
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
-
2013
- 2013-09-03 CN CN201310395509.6A patent/CN103606562B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278568A1 (en) * | 2006-05-31 | 2007-12-06 | Advanced Analogic Technologies, Inc. | High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same |
| CN101477999A (zh) * | 2009-01-19 | 2009-07-08 | 电子科技大学 | 用于功率器件的具有界面电荷岛soi耐压结构 |
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105206666A (zh) * | 2014-05-28 | 2015-12-30 | 北大方正集团有限公司 | 半导体器件 |
| CN105206666B (zh) * | 2014-05-28 | 2018-09-25 | 北大方正集团有限公司 | 半导体器件 |
| CN104201203A (zh) * | 2014-08-13 | 2014-12-10 | 四川广义微电子股份有限公司 | 高耐压ldmos器件及其制造方法 |
| CN104201203B (zh) * | 2014-08-13 | 2016-03-30 | 四川广义微电子股份有限公司 | 高耐压ldmos器件及其制造方法 |
| CN104966734A (zh) * | 2015-05-06 | 2015-10-07 | 深圳市海泰康微电子有限公司 | 用于高频电路设计的ldmos晶体管及其制备方法 |
| CN106298475A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 减小半导体衬底上扩的方法 |
| CN106298475B (zh) * | 2015-06-03 | 2020-07-14 | 北大方正集团有限公司 | 减小半导体衬底上扩的方法 |
| CN112713193A (zh) * | 2020-12-30 | 2021-04-27 | 杭州电子科技大学温州研究院有限公司 | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 |
| CN112713193B (zh) * | 2020-12-30 | 2023-05-02 | 杭州电子科技大学温州研究院有限公司 | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103606562B (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466025B2 (en) | Semiconductor device structures and related processes | |
| US9842925B2 (en) | Insulated gate semiconductor device having a shield electrode structure and method | |
| US10840367B2 (en) | Transistor structures having reduced electrical field at the gate oxide and methods for making same | |
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| US8878286B2 (en) | Semiconductor device with enhanced mobility and method | |
| CN203325907U (zh) | 绝缘栅半导体装置结构 | |
| CN101840935B (zh) | Soi横向mosfet器件 | |
| CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
| CN102610643B (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| KR101175228B1 (ko) | 반도체 장치 | |
| CN102779836B (zh) | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 | |
| US9412811B2 (en) | Semiconductor device having localized charge balance structure and method | |
| CN103219386B (zh) | 一种具有高k绝缘区的横向功率器件 | |
| EP3465766A1 (en) | Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) device cells using channel region extensions | |
| CN102231390B (zh) | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 | |
| KR102068842B1 (ko) | 반도체 전력소자 | |
| CN103606562B (zh) | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 | |
| US7253459B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| WO2014000340A1 (zh) | 槽栅半导体功率器件 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN102790092A (zh) | 一种横向高压dmos器件 | |
| CN104966734A (zh) | 用于高频电路设计的ldmos晶体管及其制备方法 | |
| CN101442069A (zh) | 一种具有倾斜表面漂移区的绝缘体上硅横向功率晶体管 | |
| CN104037206A (zh) | 超级结器件及制造方法 | |
| CN206259355U (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201208 Address after: No. 321, No. 88, qinlang Road, Hengqin New District, Zhuhai City, Guangdong Province Patentee after: Zhuhai Youte Lean Development Co., Ltd Address before: 518057, Guangdong Nanshan District hi tech Industrial Park, Shenzhen Southern Hong Kong University Research Base Patentee before: PEKING University SHENZHEN GRADUATE SCHOOL |
|
| TR01 | Transfer of patent right |