CN102790092A - 一种横向高压dmos器件 - Google Patents

一种横向高压dmos器件 Download PDF

Info

Publication number
CN102790092A
CN102790092A CN2012103040995A CN201210304099A CN102790092A CN 102790092 A CN102790092 A CN 102790092A CN 2012103040995 A CN2012103040995 A CN 2012103040995A CN 201210304099 A CN201210304099 A CN 201210304099A CN 102790092 A CN102790092 A CN 102790092A
Authority
CN
China
Prior art keywords
type semiconductor
conductive type
region
drift region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103040995A
Other languages
English (en)
Inventor
乔明
向凡
温恒娟
周锌
何逸涛
张波
李肇基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN2012103040995A priority Critical patent/CN102790092A/zh
Publication of CN102790092A publication Critical patent/CN102790092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种横向高压DMOS器件，属于半导体功率器件技术领域。本发明通过提高第一导电类型半导体降场层3的浓度，减小第一导电类型半导体降场层3在器件宽度方向上的面积，在降场层3之间提供了额外的第二导电类型半导体电流通道16，增加了电流流动路径的面积，同时也提供了相对较短的导电路径，并且可以增加第二导电类型半导体漂移区16的浓度，极大地降低了器件导通电阻。与常规具有降场层的横向高压DMOS器件相比，本发明提供的横向高压DMOS器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明提供的高压半导体器件可应用于消费电子、显示驱动等多种产品中。其电流能力较现有双通道横向高压DMOS器件电流能力有17%的提高。

Description

一种横向高压DMOS器件
技术领域
本发明属于半导体功率器件技术领域，涉及横向高压MOS器件及其制造方法。
背景技术
横向高压DMOS（Double-diffused MOSFET）作为功率器件的一种，其无论是在体硅中还是SOI（Silicon On Insulator）中都有着举足轻重的地位，随着智能功率集成电路的发展，横向高压DMOS器件又由于其源极、栅极和漏极位于硅片表面，易于通过内部连线将器件与低压逻辑单片集成而迅速发展。横向高压DMOS器件的导通电阻Ron与器件耐压BV存在Ron∝BV2.3～2.6的关系，即随着器件耐压BV的上升导通电阻Ron也不断上升，为了克服这个矛盾关系，J.A.APPLES等人提出了RESURF(Reduced SURface Field)降低表面场技术，提出了横向高压DMOS器件的耐压模型，该模型指出高压DMOS器件在器件击穿之前，漂移区在横向和纵向两个方向上分别耗尽，通过将漂移区结深、衬底电荷密度和阱电荷密度带入耗尽层宽度计算公式中，估算出漂移区单位面积杂质密度为1.2×1012cm-2时器件击穿耐压达到最高，此技术在器件耐压提高上起着重要作用，但对降低导通电阻却收效甚微。胡夏融，银杉等人分别在《A new high voltage SOI LDMOS with triple RESURF structure》与《Design of 700V tripleRESURF nLDMOS with low on-resistance》提出了SOI和体硅中的Triple RESURF技术，该技术通过向漂移区中引入降场层（如图1、2所示），即额外反向电荷，而使参与导电的载流子数量增加，在一定程度上解决了导通电阻与器件耐压之间的矛盾，却仍然满足不了高速发展的功率集成电路对横向高压DMOS器件的技术要求。
发明内容
技术问题
本发明提供一种横向高压DMOS器件及其制造方法。所述横向高压DMOS器件与传统具有降场层的横向高压DMOS器件相比，其导通电阻进一步降低并且并不额外占用芯片面积（或在相同的导通能力的情况下具有更小的芯片面积）。所述结构制造方法简单，工艺难度相对较低。
本发明技术方案如下：
一种横向高压DMOS器件，如图3所示，包括第一导电类型半导体衬底1、第二导电类型半导体漂移区2、第一导电类型半导体降场层3、第一导电类型半导体埋层4、第一导电类型半导体体区6、场氧化层7、栅氧化层8、多晶硅栅电极9、第二导电类型半导体漏区10、第二导电类型半导体源区11、第一导电类型半导体体接触区12、金属前介质13、源极金属14、漏极金属15；第二导电类型半导体漂移区2位于第一导电类型半导体衬底1表面，第二导电类型半导体漂移区2内部具有第一导电类型半导体降场层3，第二导电类型半导体漂移区2顶部一侧具有第二导电类型半导体漏区10，第二导电类型半导体漏区10表面是漏极金属15；与第二导电类型半导体漂移区2顶部另一侧相连的是第一导电类型半导体体区6，第一导电类型半导体体区6中具有相互独立、且与源极金属14均相连的第二导电类型半导体源区11和第一导电类型半导体体接触区12；第一导电类型半导体埋层4位于第一导电类型半导体体区6和第一导电类型半导体衬底1之间，其侧面与第二导电类型半导体漂移区2相接触；第一导电类型半导体体区6和第二导电类型半导体漂移区2相接的区域表面是栅氧化层8，第二导电类型半导体漂移区2的其余表面覆盖场氧化层7，栅氧化层8以及栅氧化层8与场氧化层7相接的区域表面是多晶硅栅电极9；多晶硅栅电极9、源极金属14和漏极金属15之间填充金属前介质13。图4所示为图3中沿BB’连线的剖面图，与图2所示传统横向高压DMOS剖面相比，本发明提供的横向高压DMOS器件与现有的横向高压DMOS器件不同的是，本发明提供的横向高压DMOS器件，在所述第一导电类型半导体降场层3中沿器件的宽度方向均匀嵌入得有第二导电类型半导体电流通道16；并适当提高第一导电类型半导体降场层3的掺杂浓度以维持降场效果，同时适当提高第二导电类型半导体电流通道16的掺杂浓度以维持电荷平衡和降低器件导通电阻。
本发明提供的横向高压DMOS器件，如图5所示，所述第一导电类型半导体降场层3为沿器件横向方向的分段线性变掺杂的不连续结构，其长度和掺杂浓度由第二导电类型半导体源区11向第二导电类型半导体漏区10逐渐降低；第一导电类型半导体降场层3中沿器件的宽度方向同样均匀嵌入得有第二导电类型半导体电流通道16。
本发明提供的横向高压DMOS器件，其工作原理与传统的横向高压DMOS器件类似，都是运用电荷平衡原理来提高器件的击穿电压，但本发明中的器件导通损耗低于传统横向高压DMOS器件。图1为传统的横向高压DMOS器件，包括第一导电类型半导体衬底1、第二导电类型半导体漂移区2、第一导电类型半导体降场层3、第一导电类型半导体埋层4、第一导电类型半导体体区6、场氧化层7、栅氧化层8、栅极9、第二导电类型半导体漏区10、第二导电类型半导体源区11、第一导电类型半导体体接触区12、金属前介质13、源极金属14、漏极金属15。器件导通时电流从第二导电类型半导体源区11经第二导电类型半导体漂移区2流到第二导电类型半导体漏区10，由于第一导电类型半导体降场层3的存在，电流流动路径的面积变小，且电流经漂移区2时的流动路径变长，所以器件的导通电阻变大，导通损耗增加。图3为本发明的横向高压DMOS器件，图4所示为图3中沿BB’剖面图，与现有的具有降场层结构的横向高压DMOS相比，本发明提供的器件通过提高第一导电类型半导体场层3的浓度，在降场层3中沿器件宽度方向均匀嵌入第二导电类型半导体电流通道16（相当于减小了第一导电类型半导体降场层3在器件宽度方向上的面积，从而增加了电流流动路径的面积，同时也提供了相对较短的导电路径，并且可以增加第二导电类型半导体电流通道16的浓度，以维持电荷平衡和降低器件导通电阻。）
本发明的有益效果是：
本发明通过提高第一导电类型半导体降场层3的浓度，减小第一导电类型半导体降场层3在器件宽度方向上的面积，在降场层3之间提供了额外的第二导电类型半导体电流通道16，增加了电流流动路径的面积，同时也提供了相对较短的导电路径，并且可以增加第二导电类型半导体漂移区16的浓度，极大地降低了器件导通电阻。与常规具有降场层的横向高压DMOS器件相比，本发明提供的横向高压DMOS器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明提供的高压半导体器件可应用于消费电子、显示驱动等多种产品中。其电流能力较现有双通道横向高压DMOS器件电流能力有17%的提高。
附图说明
图1是现有的具有降场层结构的横向高压DMOS器件结构示意图。
图2是现有的具有降场层结构的横向高压DMOS器件即图1所示结构沿AA’沿线剖面示意图。
图3是本发明提供的一种横向高压DMOS器件结构示意图。
图4是本发明提供的一种横向高压DMOS器件即图3所示结构沿BB’沿线剖面示意图。
图5是本发明提供的一种横向高压DMOS器件结构示意图。
图1至图5中：1是第一导电类型半导体衬底、2是第二导电类型半导体漂移区、3是第一导电类型半导体降场层、4是第一导电类型半导体埋层、6是第一导电类型半导体体区、7是场氧化层、8是栅氧化层、9是多晶硅栅电极、10是第二导电类型半导体漏区、11是第二导电类型半导体源区、12是第一导电类型半导体体接触区、13是金属前介质、14是源极金属、15是漏极金属、16是第二导电类型半导体电流通道。
图6（a）是通过三维器件仿真软件silvaco ATLAS定义的现有的具有双通道横向高压DMOS器件在具有第一导电类型半导体降场层3位置处横向截面图。
图6（b）是通过三维器件仿真软件silvaco ATLAS定义的现有的具有双通道横向高压DMOS器件在具有第二导电类型半导体16位置处横向截面图。
图7是现有的具有双通道横向高压DMOS器件和本发明提供的高压DMOS器件在线性区时漏源电流与漏源电压的关系曲线示意图。其中虚线为现有的双通道横向高压DMOS器件漏源电流与漏源电压关系曲线，实线为本发明提供的多电流通路高压DMOS器件漏源电流与漏源电压关系曲线。由图可知，在Vds=10V时，现有的双通道横向高压DMOS器件的电流为25μA/μm；本发明提供的器件电流为30μA/μm，电流能力较传统结构提高了17%。
具体实施方式
一种横向高压DMOS器件，如图3所示，包括第一导电类型半导体衬底1、第二导电类型半导体漂移区2、第一导电类型半导体降场层3、第一导电类型半导体埋层4、第一导电类型半导体体区6、场氧化层7、栅氧化层8、多晶硅栅电极9、第二导电类型半导体漏区10、第二导电类型半导体源区11、第一导电类型半导体体接触区12、金属前介质13、源极金属14、漏极金属15；第二导电类型半导体漂移区2位于第一导电类型半导体衬底1表面，第二导电类型半导体漂移区2内部具有第一导电类型半导体降场层3，第二导电类型半导体漂移区2顶部一侧具有第二导电类型半导体漏区10，第二导电类型半导体漏区10表面是漏极金属15；与第二导电类型半导体漂移区2顶部另一侧相连的是第一导电类型半导体体区6，第一导电类型半导体体区6中具有相互独立、且与源极金属14均相连的第二导电类型半导体源区11和第一导电类型半导体体接触区12；第一导电类型半导体埋层4位于第一导电类型半导体体区6和第一导电类型半导体衬底1之间，其侧面与第二导电类型半导体漂移区2相接触；第一导电类型半导体体区6和第二导电类型半导体漂移区2相接的区域表面是栅氧化层8，第二导电类型半导体漂移区2的其余表面覆盖场氧化层7，栅氧化层8以及栅氧化层8与场氧化层7相接的区域表面是多晶硅栅电极9；多晶硅栅电极9、源极金属14和漏极金属15之间填充金属前介质13。图4所示为图3中沿BB’连线的剖面图，与图2所示传统横向高压DMOS剖面相比，本发明提供的横向高压DMOS器件与现有的横向高压DMOS器件不同的是，本发明提供的横向高压DMOS器件，在所述第一导电类型半导体降场层3中沿器件的宽度方向均匀嵌入得有第二导电类型半导体电流通道16；并适当提高第一导电类型半导体降场层3的掺杂浓度以维持降场效果，同时适当提高第二导电类型半导体电流通道16的掺杂浓度以维持电荷平衡和降低器件导通电阻。
本发明提供的横向高压DMOS器件，如图5所示，所述第一导电类型半导体降场层3为沿器件横向方向的分段线性变掺杂的不连续结构，其长度和掺杂浓度由第二导电类型半导体源区11向第二导电类型半导体漏区10逐渐降低；第一导电类型半导体降场层3中沿器件的宽度方向同样均匀嵌入得有第二导电类型半导体电流通道16。
本发明提供的横向高压DMOS功率器件，可以选择用外延工艺来实现，也可以选择在体硅上用高能离子注入和扩散的工艺来实现，其工艺难度低，可操作性强，选择不同类型的衬底及杂质可以制造出n沟道和p沟道的横向高压DMOS器件。
关键工艺步骤
采用光刻和离子注入工艺，在第二导电类型半导体漂移区2中注入第一导电类型半导体形成第一导电类型半导体降场层3，所述第一导电类型半导体降场层3可一步形成单一浓度分布，也可多步形成分段线性掺杂的结构，同时在第一导电类型半导体衬底1中形成第一导电类型半导体埋层体区4；所述第一导电类型半导体降场层3和第一导电类型半导体埋层体区4的注入剂量为5E11cm-2～1E13cm-2；采用光刻和离子注入工艺，在相邻的第一导电类型半导体降场层3之间的第二导电类型半导体漂移区2注入第二导电类型半导体以形成高浓度的第二导电类型半导体电流通道16；所述第二导电类型半导体电流通道16的注入剂量为1E12cm-2～1E14cm-2。
需要说明的是，所述的第一导电类型半导体埋层4，在第二导电类型半导体漂移区2较薄或第一导电类型半导体体区6结深较深时，可以不做。所述第一导电类型半导体降场层3及第一导电类型半导体埋层4可以分步形成，也可以同时形成。所述第二导电类型半导体漂移区2浓度足够高时或第一导电类型半导体降场层3中嵌入的第二导电类型半导体导电通道的宽度足够宽时，提高第二导电类型半导体电流通道16浓度的过程可以不做。所述第二导电类型半导体漂移区2可以通过离子注入和扩散一次形成，也可以通过外延工艺来形成。

Claims (2)

1.一种横向高压DMOS器件，包括第一导电类型半导体衬底（1）、第二导电类型半导体漂移区（2）、第一导电类型半导体降场层（3）、第一导电类型半导体埋层（4）、第一导电类型半导体体区（6）、场氧化层（7）、栅氧化层（8）、多晶硅栅电极（9）、第二导电类型半导体漏区（10）、第二导电类型半导体源区（11）、第一导电类型半导体体接触区（12）、金属前介质（13）、源极金属（14）、漏极金属（15）；第二导电类型半导体漂移区（2）位于第一导电类型半导体衬底（1）表面，第二导电类型半导体漂移区（2）内部具有第一导电类型半导体降场层（3），第二导电类型半导体漂移区（2）顶部一侧具有第二导电类型半导体漏区（10），第二导电类型半导体漏区（10）表面是漏极金属（15）；与第二导电类型半导体漂移区（2）顶部另一侧相连的是第一导电类型半导体体区（6），第一导电类型半导体体区（6）中具有相互独立、且与源极金属（14）均相连的第二导电类型半导体源区（11）和第一导电类型半导体体接触区（12）；第一导电类型半导体埋层（4）位于第一导电类型半导体体区（6）和第一导电类型半导体衬底（1）之间，其侧面与第二导电类型半导体漂移区（2）相接触；第一导电类型半导体体区（6）和第二导电类型半导体漂移区（2）相接的区域表面是栅氧化层（8），第二导电类型半导体漂移区（2）的其余表面覆盖场氧化层（7），栅氧化层（8）以及栅氧化层（8）与场氧化层（7）相接的区域表面是多晶硅栅电极（9）；多晶硅栅电极（9）、源极金属（14）和漏极金属（15）之间填充金属前介质（13）；其特征在于，在所述第一导电类型半导体降场层（3）中沿器件的宽度方向均匀嵌入得有第二导电类型半导体电流通道（16）；并适当提高第一导电类型半导体降场层（3）的掺杂浓度以维持降场效果，同时适当提高第二导电类型半导体电流通道（16）的掺杂浓度以维持电荷平衡和降低器件导通电阻。
2.根据权利要求1所述的横向高压DMOS器件，其特征在于，所述第一导电类型半导体降场层（3）为沿器件横向方向的分段线性变掺杂的不连续结构，其长度和掺杂浓度由第二导电类型半导体源区（11）向第二导电类型半导体漏区（10）逐渐降低；第一导电类型半导体降场层（3）中沿器件的宽度方向同样均匀嵌入得有第二导电类型半导体（16）。
CN2012103040995A 2012-08-24 2012-08-24 一种横向高压dmos器件 Pending CN102790092A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103040995A CN102790092A (zh) 2012-08-24 2012-08-24 一种横向高压dmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103040995A CN102790092A (zh) 2012-08-24 2012-08-24 一种横向高压dmos器件

Publications (1)

Publication Number Publication Date
CN102790092A true CN102790092A (zh) 2012-11-21

Family

ID=47155448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103040995A Pending CN102790092A (zh) 2012-08-24 2012-08-24 一种横向高压dmos器件

Country Status (1)

Country Link
CN (1) CN102790092A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269441A (zh) * 2014-10-22 2015-01-07 桂林电子科技大学 等间距固定电荷区soi耐压结构及soi功率器件
CN104752500A (zh) * 2013-12-25 2015-07-01 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
CN104009090B (zh) * 2014-05-29 2017-05-31 西安电子科技大学 一种横向双扩散金属氧化物半导体场效应管
CN104269403B (zh) * 2014-10-22 2017-08-22 桂林电子科技大学 线性间距分布固定电荷岛soi耐压结构及功率器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771085A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种高压半导体器件及其制造方法
CN102097484A (zh) * 2011-01-12 2011-06-15 深圳市联德合微电子有限公司 一种多通道ldmos及其制备方法
CN102097469A (zh) * 2009-12-10 2011-06-15 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN102157560A (zh) * 2011-03-02 2011-08-17 电子科技大学 一种高压ldmos器件
CN102709325A (zh) * 2012-06-25 2012-10-03 电子科技大学 一种高压ldmos器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097469A (zh) * 2009-12-10 2011-06-15 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN101771085A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种高压半导体器件及其制造方法
CN102097484A (zh) * 2011-01-12 2011-06-15 深圳市联德合微电子有限公司 一种多通道ldmos及其制备方法
CN102157560A (zh) * 2011-03-02 2011-08-17 电子科技大学 一种高压ldmos器件
CN102709325A (zh) * 2012-06-25 2012-10-03 电子科技大学 一种高压ldmos器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752500A (zh) * 2013-12-25 2015-07-01 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
CN104009090B (zh) * 2014-05-29 2017-05-31 西安电子科技大学 一种横向双扩散金属氧化物半导体场效应管
CN104269441A (zh) * 2014-10-22 2015-01-07 桂林电子科技大学 等间距固定电荷区soi耐压结构及soi功率器件
CN104269441B (zh) * 2014-10-22 2017-05-10 桂林电子科技大学 等间距固定电荷区soi耐压结构及soi功率器件
CN104269403B (zh) * 2014-10-22 2017-08-22 桂林电子科技大学 线性间距分布固定电荷岛soi耐压结构及功率器件

Similar Documents

Publication Publication Date Title
CN109155337B (zh) 使用沟道区延伸部在碳化硅金属氧化物半导体（mos）器件单元中的电场屏蔽
CN104201206B (zh) 一种横向soi功率ldmos器件
CN103280457B (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN102194818B (zh) 一种基于p型外延层的bcd集成器件及其制造方法
CN101552291B (zh) N沟道超结纵向双扩散金属氧化物半导体管
CN102184939B (zh) 一种具有高k介质槽的半导体功率器件
CN102097389B (zh) 一种ldmos、集成该ldmos的半导体器件及其制造方法
CN103474466B (zh) 一种高压器件及其制造方法
CN102097484B (zh) 一种多通道ldmos及其制备方法
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN102723355B (zh) 槽栅半导体功率器件
CN103413830B (zh) 一种横向高压mosfet及其制造方法
CN102709325A (zh) 一种高压ldmos器件
CN101771085A (zh) 一种高压半导体器件及其制造方法
CN102263125B (zh) 一种横向扩散金属氧化物功率mos器件
CN102790092A (zh) 一种横向高压dmos器件
CN103413831A (zh) 一种横向高压器件及其制造方法
CN107564965A (zh) 一种横向双扩散mos器件
CN103915503A (zh) 一种横向高压mos器件及其制造方法
CN103904121A (zh) 一种横向高压器件及其制造方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN103560148B (zh) 一种超结器件的结终端结构及其制造方法
CN102522428A (zh) 高压ldmos结构
CN105576022A (zh) 具有超结结构的半导体器件及其制备方法
CN217788402U (zh) 一种4H-SiC基超结功率MOSFET器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121121