CN103594466B - 集成续流二极管的功率半导体器件及其形成方法 - Google Patents
集成续流二极管的功率半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN103594466B CN103594466B CN201310613993.5A CN201310613993A CN103594466B CN 103594466 B CN103594466 B CN 103594466B CN 201310613993 A CN201310613993 A CN 201310613993A CN 103594466 B CN103594466 B CN 103594466B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- doping
- semiconductor substrate
- cut
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000011161 development Methods 0.000 description 16
- 238000001259 photo etching Methods 0.000 description 16
- 238000002513 implantation Methods 0.000 description 15
- 238000000137 annealing Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 150000001398 aluminium Chemical class 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种集成续流二极管的功率半导体器件及其形成方法，该器件包括：具有第一掺杂类型的场截止区，该场截止区包括第一外延层，或者该场截止区包括半导体衬底以及位于该半导体衬底正面的第一外延层；位于场截止区正面上的第二外延层，第二外延层的背面与场截止区的正面贴合，第二外延层具有第一掺杂类型；IGBT器件的基区、发射区、栅介质层和栅极，形成于所述第二外延层的正面，基区具有第二掺杂类型，发射区具有第一掺杂类型；具有第二掺杂类型的集电区，位于场截止区的背面；具有第一掺杂类型的二极管接触区，位于场截止区的背面。本发明的功率半导体器件具有开关安全工作区宽、鲁棒性强以及制造成本低等优点。
Description
技术领域
本发明涉及IGBT器件及其制造工艺，尤其涉及一种集成续流二极管的功率半导体器件及其形成方法。
背景技术
绝缘栅双极型晶体管（IGBT，InsulatedGateBipolarTransistor）是近年来最令人注目及发展最快的一种新型电力电子器件。IGBT具有栅极高输入阻抗、开通和关断时具有较宽的安全工作区等特点，因此IGBT在电机驱动、电焊机、电磁炉，UPS电源等方面有很广泛的应用。
从器件结构上来看，IGBT可以看作是MOSFET器件和PNP双极型晶体管的复合元件，是在功率MOSFET工艺基础上进一步优化的产物。但与MOSFET器件不同的是，常规的IGBT器件不具有可用于续流功能的寄生体二极管结构。通常，IGBT器件制造商会在器件封装时同时将一颗续流二极管或快恢复二极管与IGBT器件封装一起，以便客户使用，但这无形之中增加IGBT器件厂商的生产成本。
现有技术虽然存在集成续流二极管的IGBT器件，但技术方案依然存在工艺复杂、制造成本高昂、器件应用范围狭窄等问题。
发明内容
本发明要解决的技术问题是提供一种集成续流二极管的功率半导体器件及其形成方法，形成的集成续流二极管的功率半导体器件具有开关安全工作区宽、鲁棒性强以及制造成本低等优点。
为解决上述技术问题，本发明提供了一种集成续流二极管的功率半导体器件，包括：
具有第一掺杂类型的场截止区，所述场截止区具有相对的正面和背面，所述场截止区包括第一外延层，或者该场截止区包括半导体衬底以及位于该半导体衬底正面的第一外延层；
位于所述场截止区正面上的第二外延层，所述第二外延层的背面与所述场截止区的正面贴合，所述第二外延层具有第一掺杂类型；
IGBT器件的基区、发射区、栅介质层和栅极，形成于所述第二外延层的正面，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
具有第二掺杂类型的集电区，位于所述场截止区的背面；
具有第一掺杂类型的二极管接触区，位于所述场截止区的背面。
根据本发明的一个实施例，所述第一外延层的掺杂浓度不低于所述半导体衬底的掺杂浓度。
根据本发明的一个实施例，所述第一外延层的厚度为2μm至50μm，所述第一外延层的掺杂浓度为5E14cm-3至1E16cm-3。
根据本发明的一个实施例，所述半导体衬底是纵向掺杂均匀的，所述半导体衬底的掺杂浓度为1E13cm-3至1E16cm-3。
根据本发明的一个实施例，所述半导体衬底的晶向为<100>。
根据本发明的一个实施例，所述第二外延层的厚度为40μm至120μm，所述第二外延层的掺杂浓度为5E13cm-3至1E15cm-3。
根据本发明的一个实施例，所述二极管接触区与集电区之间具有间隔。
根据本发明的一个实施例，所述二极管接触区与集电区之间的间隔为5μm至50μm。
本发明还提供了一种集成续流二极管的功率半导体器件的形成方法，包括：
提供具有第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面；
在所述半导体衬底的正面生长具有第一掺杂类型的第一外延层；
在所述第一外延层上生长具有第一掺杂类型的第二外延层；
在所述第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
从背面对所述半导体衬底进行减薄或者对所述半导体衬底和第一外延层进行减薄，保留的第一外延层或者所述第一外延层和保留的半导体衬底作为所述IGBT器件的场截止区；
在所述场截止区的背面分别形成第二掺杂类型的集电区和第一掺杂类型的二极管接触区。
根据本发明的一个实施例，所述第一外延层的掺杂浓度不低于所述半导体衬底的掺杂浓度。
根据本发明的一个实施例，所述场截止区是纵向掺杂均匀的。
根据本发明的一个实施例，所述第一外延层的厚度为2μm至50μm，所述第一外延层的掺杂浓度为5E14cm-3至1E16cm-3。
根据本发明的一个实施例，所述半导体衬底是纵向掺杂均匀的，所述半导体衬底的掺杂浓度为1E13cm-3至1E16cm-3。
根据本发明的一个实施例，所述半导体衬底的晶向为<100>。
根据本发明的一个实施例，所述第二外延层的厚度为40μm至120μm，所述第二外延层的掺杂浓度为5E13cm-3至1E15cm-3。
根据本发明的一个实施例，所述二极管接触区与集电区之间具有间隔。
根据本发明的一个实施例，所述二极管接触区与集电区之间的间隔为5μm至50μm。
与现有技术相比，本发明具有以下优点：
本发明实施例的集成续流二极管的功率半导体器件具有场截止区，该场截止区优选为双层结构，包括相叠的半导体衬底以及位于其上的第一外延层，而且该场截止区的厚度可以较传统的IGBT器件的场截止区更厚，如此，不仅使得IGBT器件在工作时以及在复杂工作状态下的外加电场能够较大程度地施加在场截止区上，从而降低了IGBT器件正面基区底部的电场强度，而且同时还可以有效减小集成在IGBT器件体内的续流二极管的正向电流压降以提高集成在IGBT器件体内的续流二极管的抗雪崩击穿能力。
本发明实施例的功率半导体器件的场截止区中的第一外延层通过生长外延层的方式来形成，因而场截止区的浓度和厚度可以精确控制和调节，使得形成的功率半导体器件具有更强的鲁棒性。
此外，本发明实施例的集成续流二极管的功率半导体器件中，二极管接触区和集电区之间可以具有间隔，也就是利用场截止区将二极管接触区和集电区隔离开，可以有效降低二极管接触区和集电区之间的电场峰值，从而可以减小离化电流，改善IGBT器件在关断时造成的电流震荡对集成的续流二极管的冲击，提高IGBT器件的安全工作范围。
再者，本发明实施例的集成续流二极管的功率半导体器件中，集电区的面积优选为占整个场截止区背面的面积比例可以通过光刻版图结构进行精确的控制和调整，从而可以兼顾IGBT器件饱和压降以及集成的续流二极管的正向导通压降。
另外，本发明实施例的集成续流二极管的功率半导体器件的形成方法可以利用常规类型的半导体衬底作为工艺衬片，在半导体衬底上生长第一外延层、第二外延层，并进一步在第二外延层上形成IGBT器件的正面结构，该工艺衬片不仅具有保护作用，而且将其部分移除之后，可以在该半导体衬底的背面形成IGBT器件的背面结构。采用该形成方法，减少了传统工艺中在器件正面结构形成后，再通过掩膜工艺以及离子注入、退火等工艺来形成场截止区的工艺步骤，降低了工艺难度，减少了制备过程中的碎片率。并且能通过外延工艺较为准确地控制场截止区的厚度以及掺杂浓度，改善集成的续流二极管的正向导通压降以及抗雪崩击穿能力。
附图说明
图1是本发明实施例的集成续流二极管的功率半导体器件的剖面结构示意图；
图2是本发明实施例的集成续流二极管的功率半导体器件的剖面结构示意图及其横向和纵向电场强度分布图；
图3是本发明实施例的集成续流二极管的功率半导体器件中集电区占的面积比例对器件性能的影响示意图；
图4是本发明实施例的集成续流二极管的功率半导体器件的形成方法的流程示意图；
图5至图9是本发明实施例的集成续流二极管的功率半导体器件的形成方法中各步骤对应的剖面结构示意图；
图10是本发明另一实施例的集成续流二极管的功率半导体器件的剖面结构示意图；
图11至图15是本发明另一实施例的集成续流二极管的功率半导体器件的形成方法中各步骤对应的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
参考图1，本实施例的集成续流二极管的功率半导体器件可以包括：场截止区N0，其具有第一掺杂类型，例如N型掺杂；位于场截止区N0正面的第二外延层202，该第二外延层202的背面和场截止区N0的正面贴合，第二外延层202的掺杂类型和场截止区N0的掺杂类型相同，例如都为N型掺杂；栅介质层203，位于第二外延层202的正面；栅极204，位于栅介质层203上；基区206，位于第二外延层202的正面、栅介质层203的一侧，基区206具有第二掺杂类型，例如P型掺杂；发射区207，位于基区206内，发射区207具有第一掺杂类型，例如N型掺杂；集电区211，位于场截止区N0的背面，集电区211具有第二掺杂类型，例如P型掺杂；二极管接触区210，位于场截止区N0的背面，二极管接触区210具有第一掺杂类型，例如N型掺杂。
此外，该功率半导体器件还可以包括：介质层205，覆盖栅极204以及第二外延层202的正面，介质层205上可以具有接触孔208，该接触孔208中填充有发射极209；集电极212，覆盖场截止区N0的背面。
图1所示的实例中，场截止区N0可以包括半导体衬底214以及位于半导体衬底214上的第一外延层201，或者，场截止区N0也可以仅包括第一外延层201。。在场截止区N0包括半导体衬底214和第一外延层201时，该半导体衬底214可以选择常规的晶向为<100>的半导体衬底，以节约成本。此外，更加优选地，第一外延层201的掺杂浓度不低于半导体衬底214的掺杂浓度，也就是第一外延层201的掺杂浓度可以高于半导体衬底214的掺杂浓度或者二者相等。
场截止区N0的设置不仅使得IGBT器件在工作时以及在复杂工作状态下的外加电场能够较大程度地施加在场截止区N0上，从而降低了IGBT器件正面基区206底部的电场强度，而且，可以通过调整场截止区N0的厚度以及掺杂浓度对IGBT器件中集成的续流二极管结构进行优化，改善续流二极管的正向导通压降以及抗雪崩击穿能力，使得形成的功率半导体器件具有更强的鲁棒性。
作为一个优选的实施例，集电区211和二极管接触区210之间可以具有间隔。尤其对于1200V规格的功率器件，该间隔优选为5μm至50μm。
集电区211和二极管接触区210之间具有间隔，或者说集电区211和二极管接触区210之间由场截止区N0隔开，可以有效改善IGBT器件在关断时造成的电流震荡对IGBT器件内集成的续流二极管的冲击。
进一步而言，例如在高速直流电机驱动应用过程中，IGBT器件作为开关器件对负载电机进行控制，由于负载电机是电感性的，作为开关元件的IGBT器件在关断时，器件的集电极与发射极之间电压会急剧上升。如果采用二极管接触区210和集电区211相接触的设置方式，那么在逆导型IGBT器件纵向下表面区域的二极管接触区210与集电区211之间会形成一尖峰电场，该电场强度随着集电极212与发射极209之间的电压升高而提高。由于该电场的存在，则在二极管接触区210与集电区211两边生成空穴与电子，产生出的空穴与电子在电场的作用下向两边运动形成离化电流。这种离化电流最终会导致IGBT器件关断时，集电极电流与集电极电压产生严重的振荡，甚至会导致器件或电路损坏。
参考图2，本实施例的功率半导体器件中，二极管接触区210与集电区211通过纵向掺杂均匀的场截止区N0进行隔离，可以有效地降低在二极管接触区210与集电区211之间的电场峰值，从而减少了离化电流，提高IGBT器件开关安全工作范围。
仍然参考图1，作为一个优选的实施例，集电区211的面积占场截止区N0背面总面积的比例可以通过光刻版图结构进行精确的控制和调整，以兼顾IGBT器件饱和压降以及集成的续流二极管的正向导通压降。
参考图1和图3，以电压规格为600V的某种IGBT产品为例，发明人对集电区211的面积占场截止区N0背面总面积的比例对整个IGBT器件性能的影响进行了分析，其中Vcesat表示IGBT器件饱和压降，而Vf表示集成的续流二极管的正向导通压降，可以看出，在比例为20%～60%内时，可以兼顾IGBT器件饱和压降以及集成的续流二极管的正向导通压降。此外，通过发明人的研究发现：对于采用不同元胞结构的IGBT产品，该优选比例并非是固定不变的，以某型应用于感应加热的IGBT产品为例，其优选比例为2%～15%。故，针对不同IGBT器件正面的元胞结构的实现方式，可以通过调整集电区211的面积占场截止区N0的总面积的比例进行匹配，从而获得适应不同应用环境的IGBT器件。
仍然参考图1，作为一个优选的实施例，该第一外延层201的厚度为2μm至50μm，其掺杂浓度为5E14cm-3至1E16cm-3；该半导体衬底214是纵向掺杂均匀的，其掺杂浓度为1E13cm-3至1E16cm-3。第二外延层202的厚度为40μm至120μm，第二外延层202的掺杂浓度为5E13cm-3至1E15cm-3。
需要说明的是，虽然以上实施例中第一掺杂类型为N型，第二掺杂类型为P型，但本领域技术人员应当理解，该掺杂类型可以互换，也就是第一掺杂类型可以是P型，第二掺杂类型可以是N型。
参考图4，本实施例提供了一种集成续流二极管的功率半导体器件的形成方法，包括如下步骤：
步骤S11，提供具有第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面；
步骤S12，在所述半导体衬底的正面生长具有第一掺杂类型的第一外延层；
步骤S13，在所述第一外延层上生长具有第一掺杂类型的第二外延层；
步骤S14，在所述第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
步骤S15，从背面对所述半导体衬底进行减薄或者对所述半导体衬底和第一外延层进行减薄，保留的第一外延层或者所述第一外延层和保留的半导体衬底作为所述IGBT器件的场截止区；
步骤S16，在所述场截止区的背面分别形成第二掺杂类型的集电区和第一掺杂类型的二极管接触区。
下面结合图6至图10对该形成方法进行详细说明。
参考图5，提供半导体衬底214。作为一个优选的实施例，该半导体衬底214可以是常规的<100>晶向的直拉半导体衬底，该<100>晶向的半导体衬底214的导电类型例如可以为N型，掺杂浓度可以为高掺杂浓度或低掺杂浓度，甚至也可以为本征掺杂浓度。从方便工艺管理以及节约成本的角度考虑，可以选取掺杂浓度在1E13cm-3至1E16cm-3，掺杂电阻率在1ohm*cm至10ohm*cm之间的直拉衬底片。
之后在半导体衬底214上生长N型掺杂的第一外延层201。该第一外延层201的厚度例如可以是2μm至50μm，掺杂浓度可以是5E14cm-3至1E16cm-3。该第一外延层201的形成方法例如可以是外延生长。
接下来，在已经生长好的第一外延层201的正面上生长N型掺杂的第二外延层202。第二外延层202可以作为IGBT器件的漂移区。该第二外延层202的掺杂浓度优选为比第一外延层201的掺杂浓度低。该第二外延层202的厚度例如可以是40μm至120μm，掺杂浓度可以是5E13cm-3至1E15cm-3。该第二外延层202的形成方法例如可以是外延生长。
之后，可以对形成的第二外延层202的表面进行清洗，例如可以采用配比为1：15的HF溶液进行清洗。清洗处理之后，可以在第二外延层202的表面生长氧化层。该氧化层的厚度例如为4000～10000之间，该氧化层例如可以是在氧气或湿氧气氛下生长形成。
之后，可以通过光刻、显影、离子注入以及高温退火等工艺过程，制备IGBT器件的分压环结构。
在形成IGBT器件的分压环结构的基础上，可以通过光刻、显影、离子注入以及高温退火等工艺过程，形成IGBT器件的有源区。
关于氧化层、分压环结构以及有源区的形成工艺，可以采用现有技术中任何适当的工艺。另外，为了清楚地示出本实施例的改进之处，上述氧化层、分压环结构以及有源区并未在图中示出。
参考图6，在已经形成的IGBT器件的有源区上形成IGBT器件的栅介质层203。该栅介质层203的材料例如可以是氧化硅，其厚度例如可以是800至1500之间。
之后，在栅介质层203的表面淀积多晶硅层，该多晶硅层的厚度例如可以在5000至10000之间。该多晶硅层的掺杂类型可以为N型掺杂，掺杂后的多晶硅层的电阻率可以在0.5ohm/sqrt至50ohm/sqrt之间。
接下来，可以通过光刻、显影以及刻蚀等工艺过程，对多晶硅层进行图形化，形成IGBT器件的栅极204。
在形成IGBT器件的栅极204的基础上，可以利用栅极204作为自然掩蔽层，通过离子注入、高温退火等工艺形成P型掺杂的IGBT器件的基区206。
在形成IGBT器件的基区206之后，通过光刻、显影、离子注入以及高温退火等工艺步骤形成N型掺杂的IGBT器件的发射区207。
在已制备的IGBT器件的发射区207以及栅极204上方淀积介质层205，介质层205的厚度可以为6000至15000之间。该介质层205的材料例如可以是硼磷硅玻璃（BPSG）。
之后，通过光刻、显影以及刻蚀等工艺过程，在介质层205中形成接触孔208。
接下来，在接触孔208中填充导电材料，形成发射极电极209。例如，可以淀积铝层，并对该铝层进行刻蚀，形成IGBT器件的发射极电极209。
参考图7，从半导体衬底214的背面进行减薄。减薄的方法例如可以是研磨，可以研磨至剩余的半导体衬底214的厚度为预设的厚度。另外，也可以将半导体衬底214全部研磨去除，暴露出第一外延层201的背面或者进一步研磨该第一外延层201至预设的厚度。在图7所示的实施例中，半导体衬底214被部分移除，场截止区N0包括保留的半导体衬底214以及第一外延层201。
参考图8，通过光刻、显影、选择性离子注入以及退火等工艺过程，在场截止区N0的背面（本实施例中具体为半导体衬底214的背面）形成N型掺杂的二极管接触区210。
参考图9，通过光刻、显影、选择性离子注入以及低温退火等工艺，在场截止区N0的背面（本实施例中具体为半导体衬底214的背面）形成P型掺杂的集电区211。
优选地，该集电区211和二极管接触区210之间具有间隔，由场截止区N0隔开。对于1200V规格的功率器件，集电区211和二极管接触区210之间的间隔为5μm至50μm。
之后，在集电区211以及二极管接触区210的下方形成集电极212。
参考图10，图10提供了示出了本发明的集成续流二极管的功率半导体器件的另一种实施例，该实施例所述的功率半导体器件可以包括：半导体衬底214，其具有第一掺杂类型，例如N型掺杂；位于半导体衬底214正面的第一外延层201，第一外延层201的掺杂类型也是第一掺杂类型，该半导体衬底214和第一外延层201共同作为IGBT器件的场截止区；位于第一外延层214正面的第二外延层202，该第二外延层202的背面和第一外延层201的正面贴合，第二外延层202的掺杂类型和半导体衬底214以及第一外延层201的掺杂类型相同，例如都为N型掺杂，该第二外延层202作为IGBT器件的漂移区；纵向的沟槽结构213，位于第二外延层202的体内；栅介质层203，位于沟槽结构213的内表面；栅极204，位于栅介质层203上；具有纵向分布掺杂分布的基区206，位于第二外延层202的正面、栅介质层203的两侧（或者说是沟槽结构213的两侧），基区206具有第二掺杂类型，例如P型掺杂；发射区207，位于基区206内，发射区207具有第一掺杂类型，例如N型掺杂；集电区211，位于半导体衬底214的背面，集电区211具有第二掺杂类型，例如P型掺杂；二极管接触区210，位于半导体衬底214的背面，二极管接触区210具有第一掺杂类型，例如N型掺杂。
此外，该功率半导体器件还可以包括：介质层205，覆盖栅极204以及第二外延层202的正面，介质层205上可以具有接触孔208，该接触孔208中填充有发射极209；集电极212，覆盖半导体衬底214的背面。
下面结合图11至图15对该形成方法进行详细说明。
参考图11，提供半导体衬底214。作为一个优选的实施例，该半导体衬底214可以是常规的<100>晶向的直拉半导体衬底，该<100>晶向的半导体衬底214的导电类型例如可以为N型，掺杂浓度可以为高掺杂浓度或低掺杂浓度。从方便工艺管理以及节约成本的角度考虑，可以选取掺杂浓度在5E14cm-3至1E16cm-3，掺杂电阻率在1ohm*cm至10ohm*cm之间的直拉衬底片。
之后在半导体衬底214上生长N型掺杂的第一外延层201，并在第一外延层201上生长N型掺杂的第二外延层202。第二外延层202可以作为IGBT器件的漂移区。第一外延层201的掺杂浓度优选为不低于半导体衬底214的掺杂浓度。该第一外延层201的厚度例如为2μm至50μm，第一外延层201的掺杂浓度例如为5E14cm-3至1E16cm-3；该第二外延层202的厚度例如可以是40μm至120μm，掺杂浓度可以是5E13cm-3至1E15cm-3。该第一外延层201和第二外延层202的形成方法例如可以是外延生长。
之后，可以对形成的第二外延层202的表面进行清洗，例如可以采用配比为1：15的HF溶液进行清洗。清洗处理之后，可以在第二外延层202的表面生长氧化层。该氧化层的厚度例如为4000～10000之间，该氧化层例如可以是在氧气或湿氧气氛下生长形成。
之后，可以通过光刻、显影、离子注入以及高温退火等工艺过程，制备IGBT器件的分压环结构。
在形成IGBT器件的分压环结构的基础上，可以通过光刻、显影、离子注入以及高温退火等工艺过程，形成IGBT器件的有源区。
关于氧化层、分压环结构以及有源区的形成工艺，可以采用现有技术中任何适当的工艺。另外，为了清楚地示出本实施例的改进之处，上述氧化层、分压环结构以及有源区并未在图中示出。
参考图12，在已经形成的IGBT器件的有源区上通过光刻、显影以及刻蚀工艺形成IGBT器件的沟槽结构213，之后，在沟槽结构213的内侧壁形成栅介质层203。该栅介质层203的材料例如可以是氧化硅，其厚度例如可以是800至1500之间。
之后，在栅介质层203的表面淀积多晶硅层，该多晶硅层的厚度例如可以在5000至20000之间。该多晶硅层的掺杂类型可以为N型掺杂，掺杂后的多晶硅层的电阻率可以在0.5ohm/sqrt至50ohm/sqrt之间。
接下来，可以通过光刻、显影以及刻蚀等工艺过程，对多晶硅层进行图形化，形成IGBT器件的栅极204。
在形成IGBT器件的栅极204的基础上，通过光刻、显影、离子注入以及高温退火等工艺形成P型掺杂的IGBT器件的基区206。
在形成IGBT器件的基区206之后，通过光刻、显影、离子注入以及高温退火等工艺步骤形成N型掺杂的IGBT器件的发射区207。
在已制备的IGBT器件的发射区207以及栅极204上方淀积介质层205，介质层205的厚度可以为6000至15000之间。该介质层205的材料例如可以是硼磷硅玻璃（BPSG）。
之后，通过光刻、显影以及刻蚀等工艺过程，在介质层205中形成接触孔208。
接下来，在接触孔208中填充导电材料，形成发射极电极209。例如，可以淀积铝层，并对该铝层进行刻蚀，形成IGBT器件的发射极电极209。
参考图13，从半导体衬底214的背面进行减薄。减薄的方法例如可以是研磨，可以研磨至保留的半导体衬底214为预设厚度。
参考图14，通过光刻、显影、选择性离子注入以及退火等工艺过程，在场截止区（也就是保留的半导体衬底214以及第一外延层201）的背面形成N型掺杂的二极管接触区210。
参考图15，通过光刻、显影、选择性离子注入以及低温退火等工艺，在场截止区（也就是保留的半导体衬底214以及第一外延层201）的背面形成P型掺杂的集电区211。
优选地，该集电区211和二极管接触区210之间具有间隔，由场截止区隔开。对于某型1200V规格的功率器件，集电区211和二极管接触区210之间的间隔为5μm至50μm。
之后，在集电区211以及二极管接触区210的下方形成集电极212。
以上实施例中，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂，但本领域技术领域应当理解，第一掺杂类型可以为P型掺杂，第二掺杂类型可以为N型掺杂。
采用上述实施例给出的形成方法至少具有如下优点：
1、本实施例在集成续流二极管的功率半导体器件中设置了场截止区，二极管接触区和集电区都形成在场截止区的背面，可以有效扩展IGBT器件的开关安全工作区；
2、本实施例采用外延生长的方式来形成场截止区中的第一外延层，与传统的逆导型IGBT器件制造工艺相比，本实施例的方案能够形成更厚的而且纵向具有均匀掺杂浓度的场截止区，不仅可以有效降低器件在工作状态下IGBT器件正面基区底部的电场强度，提高IGBT器件的工作强度，同时也能够灵活的调整集成在IGBT器件体内的续流二极管的正向导通压降以及抗雪崩击穿能力；
3、与传统的逆导型IGBT制造工艺方案相比，本实施例的方案在半导体衬底上方形成IGBT器件的场截止区以及漂移区，场截止区的掺杂浓度以及厚度能够得到精确的控制与调整，有利于提高形成的功率器件的鲁棒性；
4、与传统的逆导IGBT制造工艺方案相比，本实施例的方案在半导体衬底上方形成IGBT器件的场截止区以及漂移区，避免了在器件正面结构形成后，再通过研磨工艺以及离子注入与退火工艺形成场截止区的工艺过程，降低了工艺难度，减少了场截止区制备过程中的碎片率；
5、与传统的采用离子注入方式形成场截止区的IGBT制造工艺方案相比，本实施例的方案可以采用常规的<100>衬底片，能够避免对衬底片的特殊需求，从而可以有效降低原材料的采购成本以及管理成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。因此，凡是未脱离本发明技术方案的内容，只是依据本发明的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本发明技术方案的保护范围内。
Claims (16)
1.一种集成续流二极管的功率半导体器件，其特征在于，包括：
具有第一掺杂类型且纵向掺杂均匀的场截止区，所述场截止区具有相对的正面和背面，所述场截止区包括第一外延层，或者该场截止区包括半导体衬底以及位于该半导体衬底正面的第一外延层；
位于所述场截止区正面上的第二外延层，所述第二外延层的背面与所述场截止区的正面贴合，所述第二外延层具有第一掺杂类型；
IGBT器件的基区、发射区、栅介质层和栅极，形成于所述第二外延层的正面，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
具有第二掺杂类型的集电区，位于所述场截止区的背面；
具有第一掺杂类型的二极管接触区，位于所述场截止区的背面。
2.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述第一外延层的掺杂浓度不低于所述半导体衬底的掺杂浓度。
3.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述第一外延层的厚度为2μm至50μm，所述第一外延层的掺杂浓度为5E14cm-3至1E16cm-3。
4.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述半导体衬底是纵向掺杂均匀的，所述半导体衬底的掺杂浓度为1E13cm-3至1E16cm-3。
5.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述半导体衬底的晶向为<100>。
6.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述第二外延层的厚度为40μm至120μm，所述第二外延层的掺杂浓度为5E13cm-3至1E15cm-3。
7.根据权利要求1所述的集成续流二极管的功率半导体器件，其特征在于，所述二极管接触区与集电区之间具有间隔。
8.根据权利要求7所述的集成续流二极管的功率半导体器件，其特征在于，所述二极管接触区与集电区之间的间隔为5μm至50μm。
9.一种集成续流二极管的功率半导体器件的形成方法，其特征在于，包括：
提供具有第一掺杂类型的半导体衬底，所述半导体衬底具有相对的正面和背面；
在所述半导体衬底的正面生长具有第一掺杂类型的第一外延层；
在所述第一外延层上生长具有第一掺杂类型的第二外延层；
在所述第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极，所述基区具有第二掺杂类型，所述发射区具有第一掺杂类型，所述第一掺杂类型和第二掺杂类型相反；
从背面对所述半导体衬底进行减薄或者对所述半导体衬底和第一外延层进行减薄，保留的第一外延层或者所述第一外延层和保留的半导体衬底作为所述IGBT器件的场截止区，所述场截止区是纵向掺杂均匀的；
在所述场截止区的背面分别形成第二掺杂类型的集电区和第一掺杂类型的二极管接触区。
10.根据权利要求9所述的形成方法，其特征在于，所述第一外延层的掺杂浓度不低于所述半导体衬底的掺杂浓度。
11.根据权利要求9所述的形成方法，其特征在于，所述第一外延层的厚度为2μm至50μm，所述第一外延层的掺杂浓度为5E14cm-3至1E16cm-3。
12.根据权利要求9所述的形成方法，其特征在于，所述半导体衬底是纵向掺杂均匀的，所述半导体衬底的掺杂浓度为1E13cm-3至1E16cm-3。
13.根据权利要求9所述的形成方法，其特征在于，所述半导体衬底的晶向为<100>。
14.根据权利要求9所述的形成方法，其特征在于，所述第二外延层的厚度为40μm至120μm，所述第二外延层的掺杂浓度为5E13cm-3至1E15cm-3。
15.根据权利要求9所述的形成方法，其特征在于，所述二极管接触区与集电区之间具有间隔。
16.根据权利要求15所述的形成方法，其特征在于，所述二极管接触区与集电区之间的间隔为5μm至50μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310613993.5A CN103594466B (zh) | 2013-11-27 | 2013-11-27 | 集成续流二极管的功率半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310613993.5A CN103594466B (zh) | 2013-11-27 | 2013-11-27 | 集成续流二极管的功率半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594466A CN103594466A (zh) | 2014-02-19 |
| CN103594466B true CN103594466B (zh) | 2016-05-04 |
Family
ID=50084542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310613993.5A Active CN103594466B (zh) | 2013-11-27 | 2013-11-27 | 集成续流二极管的功率半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594466B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3154091A1 (en) * | 2015-10-07 | 2017-04-12 | ABB Technology AG | Reverse-conducting semiconductor device |
| CN105609419B (zh) * | 2016-02-25 | 2018-03-13 | 杭州士兰集成电路有限公司 | 半导体器件及其制造方法 |
| CN108258029B (zh) * | 2016-12-29 | 2020-06-23 | 无锡华润华晶微电子有限公司 | 反向导通绝缘栅双极晶体管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5360984A (en) * | 1991-11-29 | 1994-11-01 | Fuji Electric Co., Ltd. | IGBT with freewheeling diode |
| CN101419970A (zh) * | 2007-10-24 | 2009-04-29 | 富士电机电子技术株式会社 | 具有控制电路的半导体器件 |
| CN103035691A (zh) * | 2012-03-12 | 2013-04-10 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及其制造方法 |
| CN103268861A (zh) * | 2013-04-03 | 2013-08-28 | 吴宗宪 | 一种通过多次外延制造fs型igbt的方法 |
| CN203644779U (zh) * | 2013-11-27 | 2014-06-11 | 杭州士兰集成电路有限公司 | 集成续流二极管的功率半导体器件 |
-
2013
- 2013-11-27 CN CN201310613993.5A patent/CN103594466B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5360984A (en) * | 1991-11-29 | 1994-11-01 | Fuji Electric Co., Ltd. | IGBT with freewheeling diode |
| CN101419970A (zh) * | 2007-10-24 | 2009-04-29 | 富士电机电子技术株式会社 | 具有控制电路的半导体器件 |
| CN103035691A (zh) * | 2012-03-12 | 2013-04-10 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及其制造方法 |
| CN103268861A (zh) * | 2013-04-03 | 2013-08-28 | 吴宗宪 | 一种通过多次外延制造fs型igbt的方法 |
| CN203644779U (zh) * | 2013-11-27 | 2014-06-11 | 杭州士兰集成电路有限公司 | 集成续流二极管的功率半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594466A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107785415A (zh) | 一种soi‑rc‑ligbt器件及其制备方法 | |
| CN107004716A (zh) | 半导体装置 | |
| CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN102800591A (zh) | 一种fs-igbt器件的制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN107170816B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN107068744A (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN103594466B (zh) | 集成续流二极管的功率半导体器件及其形成方法 | |
| CN110473917A (zh) | 一种横向igbt及其制作方法 | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN110190128A (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN104078494B (zh) | 功率半导体设备及其制作方法 | |
| CN103928321B (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN104078354B (zh) | 功率半导体器件及其制造方法 | |
| CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN203644779U (zh) | 集成续流二极管的功率半导体器件 | |
| KR101386132B1 (ko) | 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법 | |
| CN203607411U (zh) | 集成续流二极管的功率半导体器件 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN104299992B (zh) | 一种横向沟槽绝缘栅双极型晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |