CN103579367B - 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 - Google Patents
一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 Download PDFInfo
- Publication number
- CN103579367B CN103579367B CN201310553976.7A CN201310553976A CN103579367B CN 103579367 B CN103579367 B CN 103579367B CN 201310553976 A CN201310553976 A CN 201310553976A CN 103579367 B CN103579367 B CN 103579367B
- Authority
- CN
- China
- Prior art keywords
- type
- doping
- anode
- chip
- negative electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000011084 recovery Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 230000003139 buffering effect Effects 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 53
- 239000010410 layer Substances 0.000 claims description 49
- 150000002500 ions Chemical class 0.000 claims description 42
- 238000001259 photo etching Methods 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 230000004913 activation Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- -1 boron ion Chemical class 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 claims description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000005234 chemical deposition Methods 0.000 claims description 6
- 238000005289 physical deposition Methods 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 claims 2
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种功率器件及其制造方法，具体涉及一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法。二极管芯片包括金属阴极和金属阳极，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底，场氧化层以及钝化保护层结构，其阳极为低浓度P型掺杂区，阴极为低浓度N型缓冲掺杂区和低浓度N型增强掺杂区，并通过正面保护工艺形成背面注入掺杂的特殊制造方式形成器件结构。本发明通过降低阳极与阴极发射极区的掺杂浓度从而降低PN结自键电势差，减少P型掺杂区域注入的空穴总量，从而整体优化了恢复二极管的性能，在保证快恢复二极管具有较低正向导通压降的同时，提高器件的动态性能。
Description
技术领域
本发明涉及一种功率器件及其制造方法，具体涉及一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法。
背景技术
在电力***、机车牵引、新能源等高端市场领域，快速恢复二极管大部应用于开关器件的续流二极管，为开关器件绝缘栅双极晶体管做匹配使用。其具有正向导通压降低，器件自身损耗小，恢复速度快等特点，是未来高压大电流的发展方向。
传统的大功率快恢复二极管为了追求更快的开关特性和更好的恢复软度，通常采用寿命控制的制造加工技术，上述制造技术的工艺流程复杂制造成本较高。
发明内容
针对现有技术的不足，本发明的目的是提供一种低浓度掺杂发射区的快恢复二极管芯片，另一目的是提供一种低浓度掺杂发射区的快恢复二极管芯片的制造方法，本发明不需要寿命控制制造加工技术，而是通过降低阳极与阴极发射极区的掺杂浓度从而降低PN结自键电势差，减少P型掺杂区域注入的空穴总量，从而整体优化了恢复二极管的性能。
本发明的目的是采用下述技术方案实现的：
本发明提供一种低浓度掺杂发射区的快恢复二极管芯片，所述芯片包括金属阴极和金属阳极，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底，场氧化层以及钝化保护层结构，其改进之处在于，所述P型掺杂层为低浓度的阳极P型掺杂发射区，所述N型掺杂层包括依次连接的低浓度的阴极N型缓冲掺杂区和低浓度的阴极N型增强掺杂区，所述金属阴极设置于N型衬底的底面，所述场氧化层设置于阳极P型掺杂发射区的上部，所述钝化保护层结构设置在场氧化层和金属阳极的上表面，所述金属阳极与阳极P型掺杂发射区连接；
所述N型衬底为N型单晶硅片衬底，其厚度为200um-600um；其承受的电压为600V-6500V。
进一步地，所述阳极P型掺杂发射区掺入的离子为硼离子，掺杂浓度为5e16至5e17；所述P型掺杂发射区的浓度为N型单晶硅片衬底浓度的5×102-2×103倍；所述阳极P型掺杂发射区的厚度为5-20um；所述阳极P型掺杂发射区开有窗口；
在所述阳极P型掺杂发射区的两端对称设置有终端P型掺杂场限环，所述P型掺杂场限环中掺入的离子为硼离子，掺杂浓度为1e18至1e20；在所述终端P型掺杂场限环的外侧设有N型掺杂截止环，所述N型掺杂截止环中掺入的离子为磷离子或砷离子，掺杂浓度为1e20至1e21；所述终端P型掺杂场限环和N型掺杂截止环均开有窗口；
所述N型掺杂截止环的击穿电压为600V-6500V。
进一步地，所述阴极N型缓冲掺杂区和阴极N型增强掺杂区掺入的离子均为磷离子或砷离子；所述阴极N型缓冲掺杂区的浓度为N型单晶硅片衬底浓度的1×103-5×103倍；所述阴极N型增强掺杂区的浓度为N型单晶硅片衬底浓度的5×103-5×104倍；
所述阴极N型增强掺杂区设置于阴极N型缓冲掺杂区与金属阴极之间；所述阴极N型缓冲掺杂区的厚度为15-50um；所述阴极N型增强掺杂区的厚度为3-10um；
所述金属阴极的厚度为1-2um。
进一步地，所述场氧化层对称设置在阳极P型掺杂发射区的上表面，在所述场氧化层的上表面设有隔离氧化层；所述场氧化层的厚度为1-3um；隔离氧化层的厚度为1.0-3.0um；
所述钝化保护层结构对称设置在场氧化层和金属阳极的上表面；所述钝化保护层结构的厚度为2-15um；所述金属阳极的厚度为4-15um。
本发明基于另一目的提供的一种低浓度掺杂发射区的快恢复二极管芯片的制造方法，其改进之处在于，所述方法包括下述步骤：
（一）选择N型单晶硅片衬底；
（二）制造芯片的阴极N型缓冲掺杂区；
（三）制造芯片终端P型掺杂场限环：
（四）制造芯片场氧化层：对均匀掺杂的N型单晶硅片衬底进行高温氧化，在所述N型单晶硅片表面生长出1.0至2.0um的场氧化层，待N型掺杂截止环和阳极P型掺杂发射区完成后完全形成场氧化层形貌；
（五）制造芯片N型掺杂截止环；
（六）制造芯片阳极P型掺杂发射区；
（七）制造芯片阴极N型增强掺杂区；
（八）制造芯片隔离氧化硅层：使用化学淀积方式生长硼磷掺杂玻璃膜质，进行二极管芯片隔离，并进行接触孔的光刻和刻蚀形成隔离氧化硅层；
（九）制造芯片金属阳极：使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成金属阳极结构，完成芯片正面阳极的电极连接；
（十）制造芯片钝化保护层结构：使用化学淀积方式生长氮氧化硅膜质或使用旋转涂布方式生长聚酰亚胺膜质，经过烘烤、光刻和刻蚀工艺后形成钝化保护层结构；
（十一）制造芯片背面金属阴极结构：对N型单晶硅片衬底进行研磨减薄或湿法刻蚀洗净，采用物理淀积方式或蒸发方式形成背面金属阴极结构，完成芯片金属阴极的电特性连接。
进一步地，所述步骤（二）中，制造芯片的阴极N型缓冲掺杂区包括：对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成N型低浓度掺杂缓冲区的杂质，再进行温度为1125℃-1225℃、时间为30小时至100小时的退火工艺，进行注入离子的激活与推结，推结到所深度为15-50um，形成阴极N型缓冲掺杂区后去除正面保护牺牲层膜质。
进一步地，所述步骤（三）中，制造芯片终端P型掺杂场限环包括：对均匀掺杂的N型单晶硅片衬底进行高温氧化，在N型单晶硅片表面生长出为0.01um-0.03um的氧化膜，并进行光刻，采用离子注入方式生成P型掺杂场限环的杂质，再进行温度为1125℃-1225℃、时间为10小时至30小时的退火工艺，进行离子的激活与推结，推结到深度为10-30um，形成终端P型掺杂场限环。
进一步地，所述步骤（五）中，制造芯片N型掺杂截止环：对场氧化层结构采用光刻和刻蚀方式，打开N型掺杂截止环的掺杂窗口，形成场氧化层部分结构，在N型单晶硅片正面采用离子注入方式生成N型掺杂截止环的杂质，再进行温度为1125℃-1225℃、时间为5小时至20小时的退火工艺，进行离子的激活与推结，推结到深度为5-20um，形成芯片N型掺杂截止环。
进一步地，所述步骤（六）中，制造芯片阳极P型掺杂发射区包括：对步骤（五）中的场氧化层采用光刻和刻蚀方式，打开P型低浓度发射区的掺杂窗口，完全形成场氧化层，采用离子注入方式进行阳极P型掺杂发射区掺杂，采用温度为1125℃-1225℃、时间为3小时至15小时的热退火方式对阳极P型掺杂发射区掺杂的激活与推结，推结到深度为5-20um，形成阳极P型掺杂发射区。
进一步地，所述步骤（七）中，制造芯片阴极N型增强掺杂区包括：对均匀掺杂的N型单晶硅片衬底正面采用淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成阴极N型增强掺杂区的杂质，再进行温度为1125℃-1225℃、时间为2小时至10小时退火工艺，进行注入离子的激活与推结，推结到1-5um深度范围内，形成阴极N型增强掺杂区后去除正面保护牺牲层膜质。
与现有技术比，本发明达到的有益效果是：
1、采用低浓度的阳极P型掺杂发射区、阴极N型缓冲掺杂区和N型增强掺杂区，可不用寿命控制技术，保证快恢复二极管优良的电特性参数，具体表现为：
（一）在均匀掺杂的N型单晶硅片正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度缓冲区域进行掺杂（相对于其他传统结构的快恢复二极管浓度较低，应为N型单晶硅片衬底浓度的1e3至5e3倍内），采用高温长时间热退火方式对N型低浓度缓冲区的杂质进行激活与推结，以保证N型单晶硅衬底与N型低浓度缓冲区的结处空穴浓度提高，获得较好的开关软度。
（二）采用光刻，打开终端保护P型场限环的注入窗口，采用离子注入方式进P型场限环掺杂，采用高温长时间热退火方式对P型场限环掺杂的激活与推结：采用高温热氧化的方式生长场氧化硅，；采用光刻和刻蚀方式，打开终端保护N型场截止环的注入窗口，采用离子注入方式进N型截止环掺杂，采用高温长时间热退火方式对N型场限环掺杂的激活与推结，以保证快恢复二极管的终端横向电场的截止，保证其击穿电压在（600V至6500V）之间。
（三）采用光刻和刻蚀方式，打开芯片正面有源P型低浓度发射区的注入窗口，采用离子注入方式进P型发射区低浓度掺杂（相对于其他传统结构的快恢复二极管浓度较低，应为N型单晶硅片衬底浓度的5e2至2e3倍内），采用高温长时间热退火方式对P型发射区低浓度掺杂的激活与推结，以保P型低浓度发射区与N型单晶硅的结处空穴浓度降低，获得较低的反向恢复峰值电流；P型低浓度发射区与N型单晶硅的结处自建电势差减少，获得较低的导通压降；P型低浓度发射区与N型单晶硅的结处空穴注入总量减少，获得较快的导开关速度。
（四）在均匀掺杂的N型单晶硅片正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度增强区掺杂（相对于其他传统结构的快恢复二极管浓度较低，应为N型单晶硅片衬底浓度的5e3至5e4倍内），采用高温热退火方式对N型低浓度增强区的杂质进行激活与推结，以保N型单晶硅衬底与N型低浓度增强区的结处空穴浓度提高，获得较好的开关软度。
（五）采用淀积方式生长隔离氧化硅，采用光刻和刻蚀方式，打开接触窗口，采用淀积或蒸发方式生长正面金属，采用光刻和刻蚀方式去除不需要的金属部分，采用淀积和涂布方式生长钝化层，采用光刻和刻蚀方式，打开焊接窗口，以保证芯片正面的阳极电性连接和对于芯片整体的保护。
（六）采用淀积或蒸发方式生长背面金属，以保证芯片正面的阴极电性连接。
2、所采用的制造加工工艺为通用工艺，易实现。
附图说明
图1是本发明提供的低浓度掺杂发射极区的高压快恢复二极管结构示意图；其中：01-N型衬底；02-低浓度的阴极N型缓冲掺杂区；03-终端P型掺杂场限环；04-场氧化层；05-N型掺杂截止环；06-低浓度的阳极P型掺杂发射区；07-低浓度的阴极N型增强掺杂区；08-隔离氧化硅层；09-金属阳极；10-钝化保护层；11-金属阴极；
图2是本发明提供的低浓度掺杂发射极区的高压快恢复二极管制造工艺流程图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明提供的低浓度掺杂发射极区的高压快恢复二极管结构示意图如图1所示，所述二极管包括金属阴极11和金属阳极09，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底01，场氧化层04以及钝化保护层10结构，所述P型掺杂层为低浓度的阳极P型掺杂发射区06，所述N型掺杂层包括依次连接的低浓度的阴极N型缓冲掺杂区02和低浓度的阴极N型增强掺杂区07，所述金属阴极11设置于N型衬底的底面，所述场氧化层04设置于阳极P型掺杂发射区06的上部，所述钝化保护层10结构设置在场氧化层04和金属阳极09的上表面，所述金属阳极09与阳极P型掺杂发射区06连接；
所述N型衬底为N型单晶硅片衬底，其衬底N杂质的掺杂浓度与衬底厚度需要根据不同的击穿电压和正向导通压降需求（600V至6500V）进行选择。其厚度为200um-600um；其承受的电压为600V-6500V。
所述阳极P型掺杂发射区掺入的离子为硼离子，掺杂浓度为5e16至5e17；所述P型掺杂发射区的浓度为N型单晶硅片衬底浓度的5×102-2×103倍；所述阳极P型掺杂发射区的厚度为5-20um；所述阳极P型掺杂发射区开有窗口；在所述阳极P型掺杂发射区的两端对称设置有终端P型掺杂场限环，所述P型掺杂场限环中掺入的离子为硼离子，掺杂浓度为1e18至1e20；在所述终端P型掺杂场限环的外侧设有N型掺杂截止环，所述N型掺杂截止环中掺入的离子为磷离子或砷离子，掺杂浓度为1e20至1e21；所述终端P型掺杂场限环和N型掺杂截止环均开有窗口；所述N型掺杂截止环的击穿电压为600V-6500V。
所述阴极N型缓冲掺杂区和阴极N型增强掺杂区掺入的离子均为磷离子或砷离子；所述阴极N型缓冲掺杂区的浓度为N型单晶硅片衬底浓度的1×103-5×103倍；所述阴极N型增强掺杂区的浓度为N型单晶硅片衬底浓度的5×103-5×104倍；
所述阴极N型增强掺杂区设置于阴极N型缓冲掺杂区与金属阴极之间；所述阴极N型缓冲掺杂区的厚度为15-50um；所述阴极N型增强掺杂区的厚度为3-10um；所述金属阴极的厚度为1-2um。
所述场氧化层对称设置在阳极P型掺杂发射区的上表面，在所述场氧化层的上表面设有隔离氧化层；所述场氧化层的厚度为1-3um；隔离氧化层的厚度为1.0-3.0um；
所述钝化保护层结构对称设置在场氧化层和金属阳极的上表面；所述钝化保护层结构的厚度为2-15um；所述金属阳极的厚度为4-15um。
本发明还提供低浓度掺杂发射区的快恢复二极管芯片的制造方法，其流程图如图2所示，包括下述步骤：
（一）选择N型单晶硅片衬底01，其衬底N杂质的掺杂浓度与衬底厚度需要根据不同的击穿电压和正向导通压降需求（600V至6500V）进行选择。
（二）制造低浓度的N型掺杂缓冲区02结构：制造芯片的阴极N型缓冲掺杂区包括：对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成N型低浓度掺杂缓冲区的杂质，再进行温度为1125℃-1225℃、时间为30小时至100小时的退火工艺，进行注入离子的激活与推结，推结到所深度为15-50um，形成阴极N型缓冲掺杂区后去除正面保护牺牲层膜质。
（三）制造芯片终端P型掺杂场限环03结构：制造芯片终端P型掺杂场限环包括：对均匀掺杂的N型单晶硅片衬底进行高温氧化，在N型单晶硅片表面生长出为0.01um-0.03um的氧化膜，并进行光刻，采用离子注入方式生成P型掺杂场限环的杂质，再进行温度为1125℃-1225℃、时间为10小时至30小时的退火工艺，进行离子的激活与推结，推结到深度为10-30um，形成终端P型掺杂场限环。
（四）制造芯片场氧化层04结构：对均匀掺杂的N型单晶硅片衬底01进行高温氧化的方式，在硅片表面生长出1.0至2.0um的场氧化层，待后续05、06结构完成后可完全形成场氧化层04结构形貌。
（五）制造芯片N型掺杂截止环05结构：对场氧化层04结构采用光刻和刻蚀方式，打开N型掺杂截止环的掺杂窗口，形成场氧化层04部分结构，在N型单晶硅片正面采用离子注入方式生成N型掺杂截止环05的杂质，再进行温度为1125℃-1225℃、时间为5小时至20小时的退火工艺，进行离子的激活与推结，推结到深度为5-20um，形成芯片N型掺杂截止环05。
（六）制造芯片低浓度的阳极P型掺杂发射区06结构：对步骤（五）中的场氧化层04采用光刻和刻蚀方式，打开P型低浓度发射区的掺杂窗口，完全形成场氧化层04，采用离子注入方式进行阳极P型掺杂发射区掺杂，采用温度为1125℃-1225℃、时间为3小时至15小时的热退火方式对阳极P型掺杂发射区掺杂的激活与推结，推结到深度为5-20um，形成阳极P型掺杂发射区06。
（七）制造低浓度的阴极N型掺杂增强区07结构：对均匀掺杂的N型单晶硅片衬底01正面采用淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成阴极N型增强掺杂区的杂质，再进行温度为1125℃-1225℃、时间为2小时至10小时退火工艺，进行注入离子的激活与推结，推结到1-5um深度范围内，形成阴极N型增强掺杂区07后去除正面保护牺牲层膜质。
（八）制造芯片隔离氧化硅层08结构：使用化学淀积方式生长硼磷掺杂玻璃膜质，进行器件隔离；
（九）制造芯片正面金属阳极09结构：进行接触孔的光刻和刻蚀形成08结构，使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成09结构，完成了芯片正面阳极的电极连接，形成09结构。
（十）制造芯片钝化保护层10结构：使用化学淀积方式生长氮氧化硅膜质或使用旋转涂布方式生长聚酰亚胺膜质，经过烘烤、光刻、刻蚀工艺后形成钝化保护10结构。
（十一）制造芯片背面金属阴极电极11结构：对01N型单晶硅片衬底方式进行研磨减薄或湿法刻蚀洗净，采用物理淀积或蒸发形成背面金属阴极11结构，完成芯片阴极的电特性连接。
本发明提供的低浓度掺杂发射区的快恢复二极管芯片及其制造方法，采用低浓度的阳极P型掺杂发射区、阴极N型缓冲掺杂区和N型增强掺杂区，可不用寿命控制技术，保证快恢复二极管优良的电特性参数。所采用的制造方法，加工工艺为通用工艺，易于实现。本发明可以在保证快恢复二极管具有较低正向导通压降的同时，提高器件的动态性能。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
Claims (6)
1.一种低浓度掺杂发射区的快恢复二极管芯片的制造方法，其特征在于，所述低浓度掺杂发射区的快恢复二极管芯片包括金属阴极和金属阳极，P型掺杂层，N型掺杂层，以及设置在P型掺杂层与N型掺杂层之间的N型衬底，场氧化层以及钝化保护层结构，所述P型掺杂层为低浓度的阳极P型掺杂发射区，所述N型掺杂层包括依次连接的低浓度的阴极N型缓冲掺杂区和低浓度的阴极N型增强掺杂区，所述金属阴极设置于N型衬底的底面，所述场氧化层设置于阳极P型掺杂发射区的上部，所述钝化保护层结构设置在场氧化层和金属阳极的上表面，所述金属阳极与阳极P型掺杂发射区连接；
所述N型衬底为N型单晶硅片衬底，其厚度为200μm-600μm；其承受的电压为600V-6500V；
所述阳极P型掺杂发射区掺入的离子为硼离子，掺杂浓度为5e16至5e17；所述P型掺杂发射区的浓度为N型单晶硅片衬底浓度的5×102-2×103倍；所述阳极P型掺杂发射区的厚度为5-20μm；所述阳极P型掺杂发射区开有窗口；
在所述阳极P型掺杂发射区的两端对称设置有终端P型掺杂场限环，所述P型掺杂场限环中掺入的离子为硼离子，掺杂浓度为1e18至1e20；在所述终端P型掺杂场限环的外侧设有N型掺杂截止环，所述N型掺杂截止环中掺入的离子为磷离子或砷离子，掺杂浓度为1e20至1e21；所述终端P型掺杂场限环和N型掺杂截止环均开有窗口；
所述N型掺杂截止环的击穿电压为600V-6500V；
所述阴极N型缓冲掺杂区和阴极N型增强掺杂区掺入的离子均为磷离子或砷离子；所述阴极N型缓冲掺杂区的浓度为N型单晶硅片衬底浓度的1×103-5×103倍；所述阴极N型增强掺杂区的浓度为N型单晶硅片衬底浓度的5×103-5×104倍；
所述阴极N型增强掺杂区设置于阴极N型缓冲掺杂区与金属阴极之间；所述阴极N型缓冲掺杂区的厚度为15-50μm；所述阴极N型增强掺杂区的厚度为3-10μm；
所述金属阴极的厚度为1-2μm；
所述场氧化层对称设置在阳极P型掺杂发射区的上表面，在所述场氧化层的上表面设有隔离氧化层；所述场氧化层的厚度为1-3μm；隔离氧化层的厚度为1.0-3.0μm；
所述钝化保护层结构对称设置在场氧化层和金属阳极的上表面；所述钝化保护层结构的厚度为2-15μm；所述金属阳极的厚度为4-15μm；
所述方法包括下述步骤：
(一)选择N型单晶硅片衬底；
(二)制造芯片的阴极N型缓冲掺杂区；
(三)制造芯片终端P型掺杂场限环：
(四)制造芯片场氧化层：对均匀掺杂的N型单晶硅片衬底进行高温氧化，在所述N型单晶硅片表面生长出1.0至3.0μm的场氧化层，待N型掺杂截止环和阳极P型掺杂发射区完成后完全形成场氧化层形貌；
(五)制造芯片N型掺杂截止环；
(六)制造芯片阳极P型掺杂发射区；
(七)制造芯片阴极N型增强掺杂区；
(八)制造芯片隔离氧化硅层：使用化学淀积方式生长硼磷掺杂玻璃膜质，进行二极管芯片隔离，并进行接触孔的光刻和刻蚀形成隔离氧化硅层；
(九)制造芯片金属阳极：使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成金属阳极结构，完成芯片正面阳极的电极连接；
(十)制造芯片钝化保护层结构：使用化学淀积方式生长氮氧化硅膜质或使用旋转涂布方式生长聚酰亚胺膜质，经过烘烤、光刻和刻蚀工艺后形成钝化保护层结构；
(十一)制造芯片背面金属阴极结构：对N型单晶硅片衬底进行研磨减薄或湿法刻蚀洗净，采用物理淀积方式或蒸发方式形成背面金属阴极结构，完成芯片金属阴极的电特性连接。
2.如权利要求1所述的制造方法，其特征在于，所述步骤(二)中，制造芯片的阴极N型缓冲掺杂区包括：对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成N型低浓度掺杂缓冲区的杂质，再进行温度为1125℃-1225℃、时间为30小时至100小时的退火工艺，进行注入离子的激活与推结，推结到所深度为15-50μm，形成阴极N型缓冲掺杂区后去除正面保护牺牲层膜质。
3.如权利要求1所述的制造方法，其特征在于，所述步骤(三)中，制造芯片终端P型掺杂场限环包括：对均匀掺杂的N型单晶硅片衬底进行高温氧化，在N型单晶硅片表面生长出为0.01μm-0.03μm的氧化膜，并进行光刻，采用离子注入方式生成P型掺杂场限环的杂质，再进行温度为1125℃-1225℃、时间为10小时至30小时的退火工艺，进行离子的激活与推结，推结到深度为10-30μm，形成终端P型掺杂场限环。
4.如权利要求1所述的制造方法，其特征在于，所述步骤(五)中，制造芯片N型掺杂截止环：对场氧化层结构采用光刻和刻蚀方式，打开N型掺杂截止环的掺杂窗口，形成场氧化层部分结构，在N型单晶硅片正面采用离子注入方式生成N型掺杂截止环的杂质，再进行温度为1125℃-1225℃、时间为5小时至20小时的退火工艺，进行离子的激活与推结，推结到深度为5-20μm，形成芯片N型掺杂截止环。
5.如权利要求1所述的制造方法，其特征在于，所述步骤(六)中，制造芯片阳极P型掺杂发射区包括：对步骤(四)中的场氧化层采用光刻和刻蚀方式，打开P型低浓度发射区的掺杂窗口，完全形成场氧化层，采用离子注入方式进行阳极P型掺杂发射区掺杂，采用温度为1125℃-1225℃、时间为3小时至15小时的热退火方式对阳极P型掺杂发射区掺杂的激活与推结，推结到深度为5-20μm，形成阳极P型掺杂发射区。
6.如权利要求1所述的制造方法，其特征在于，所述步骤(七)中，制造芯片阴极N型增强掺杂区包括：对均匀掺杂的N型单晶硅片衬底正面采用淀积的方式生长保护牺牲层膜质，在N型单晶硅片背面采用离子注入方式生成阴极N型增强掺杂区的杂质，再进行温度为1125℃-1225℃、时间为2小时至10小时退火工艺，进行注入离子的激活与推结，推结到3-10μm深度范围内，形成阴极N型增强掺杂区后去除正面保护牺牲层膜质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310553976.7A CN103579367B (zh) | 2013-11-08 | 2013-11-08 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310553976.7A CN103579367B (zh) | 2013-11-08 | 2013-11-08 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103579367A CN103579367A (zh) | 2014-02-12 |
| CN103579367B true CN103579367B (zh) | 2016-09-21 |
Family
ID=50050730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310553976.7A Active CN103579367B (zh) | 2013-11-08 | 2013-11-08 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579367B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106856207A (zh) * | 2016-11-28 | 2017-06-16 | 珠海格力电器股份有限公司 | Frd芯片的终端结构、其制备方法及具有其的frd芯片 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105023836B (zh) * | 2014-04-25 | 2017-12-05 | 国家电网公司 | 一种功率器件的背面buffer层制作方法 |
| CN106298693A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种高压芯片钝化层的制造方法 |
| CN106711232A (zh) * | 2015-11-16 | 2017-05-24 | 上海联星电子有限公司 | 一种快恢复二极管及其制作方法 |
| CN107293480A (zh) * | 2016-04-01 | 2017-10-24 | 无锡华润华晶微电子有限公司 | 一种高压二极管及其制作方法 |
| WO2018014792A1 (zh) * | 2016-07-20 | 2018-01-25 | 全球能源互联网研究院 | 钝化层制造方法及高压半导体功率器件、正面电极 |
| CN108269742A (zh) * | 2016-12-30 | 2018-07-10 | 无锡昌德微电子股份有限公司 | 一种超快恢复二极管结构的实现方法 |
| CN111341851A (zh) * | 2020-03-16 | 2020-06-26 | 江阴新顺微电子有限公司 | 一种组合终端结构快恢复二极管芯片及制造工艺 |
| CN113371674B (zh) * | 2021-05-28 | 2024-06-25 | 杭州电子科技大学温州研究院有限公司 | 一种宽量程压力传感器芯片及其单片集成制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011024214A1 (ja) * | 2009-08-25 | 2013-01-24 | パナソニック株式会社 | 高速回復ダイオード |
| EP2320451B1 (en) * | 2009-11-09 | 2013-02-13 | ABB Technology AG | Fast recovery Diode |
-
2013
- 2013-11-08 CN CN201310553976.7A patent/CN103579367B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106856207A (zh) * | 2016-11-28 | 2017-06-16 | 珠海格力电器股份有限公司 | Frd芯片的终端结构、其制备方法及具有其的frd芯片 |
| CN106856207B (zh) * | 2016-11-28 | 2020-02-11 | 珠海零边界集成电路有限公司 | Frd芯片的终端结构、其制备方法及具有其的frd芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103579367A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103579367B (zh) | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN104409485B (zh) | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 | |
| CN106252425A (zh) | 一种全背接触光伏电池的金属化方法及电池、组件和*** | |
| CN102916042B (zh) | 逆导igbt器件结构及制造方法 | |
| CN104810283A (zh) | 一种适用于压接式封装的igbt芯片制造方法 | |
| CN203562431U (zh) | 一种低浓度掺杂发射区的快恢复二极管芯片 | |
| CN104810282A (zh) | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 | |
| CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN105720107B (zh) | 一种快恢复二极管及其制造方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN104425259A (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN100505262C (zh) | 一种半导体脉冲功率开关及其制备方法 | |
| CN204243050U (zh) | 一种快恢复二极管 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN107230625A (zh) | 氮化镓晶体管及其制造方法 | |
| CN108493110A (zh) | 一种利用全固态电池实现增强型iii-v hemt器件的方法 | |
| CN105448673B (zh) | 一种碳化硅器件背面欧姆接触的制作方法 | |
| CN205595336U (zh) | 一种逆导型igbt背面结构 | |
| CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN102437211A (zh) | 一种背电极太阳能电池结构及其制造方法 | |
| CN104681652A (zh) | 一种倒装多结太阳能电池及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |