CN106856207A - Frd芯片的终端结构、其制备方法及具有其的frd芯片 - Google Patents
Frd芯片的终端结构、其制备方法及具有其的frd芯片 Download PDFInfo
- Publication number
- CN106856207A CN106856207A CN201611076971.XA CN201611076971A CN106856207A CN 106856207 A CN106856207 A CN 106856207A CN 201611076971 A CN201611076971 A CN 201611076971A CN 106856207 A CN106856207 A CN 106856207A
- Authority
- CN
- China
- Prior art keywords
- terminal
- epitaxial wafer
- ring
- substrate
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- -1 boron ion Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
本发明提供了一种FRD芯片的终端结构、其制备方法及具有其的FRD芯片。该FRD芯片具有衬底和设置在衬底上的外延片，FRD芯片包括终端结构和有源结构，终端结构围绕FRD芯片的有源结构设置在外延片中，衬底向外延片延伸的方向为深度方向，终端结构包括：终端耐压环数量为一个，设置在外延片中；终端截止环设置在终端耐压环的远离有源结构的一侧的外延片中，其中衬底、外延片和终端截止环的掺杂离子类型相同，终端耐压环和外延片的掺杂离子为反型离子。将终端耐压环设置为一个，使得终端结构相对于现有技术中分压环的方案所占面积大大减小且该终端耐压环起到足够的耐压性能，因此，提高了芯片的导电能力且减小了制作终端耐压环的成本。
Description
技术领域
本发明涉及FRD芯片领域，具体而言，涉及一种FRD芯片的终端结构、其制备方法及具有其的FRD芯片。
背景技术
快恢复二极管(FRD)具有开关性能好、反向恢复时间短、正向电流大等优点，在电力电子电路中常与三端功率开关器件并联使用，作为高频、大电流的续流二极管或整流管，目前在电磁炉、电源、变频家电、变频焊机、电动车等产品上已广泛使用。根据快恢复二极管的特点，其主要应用于高压领域，因此通常需要在快恢复二极管的芯片边界处采用终端保护技术，即设置终端区减小表面电场强度，提高快恢复二极管的击穿电压。由于终端区分压只是为了提高快恢复二极管的击穿电压，对导电能力并无贡献，因此如何优化终端耐压结构，减少终端结构面积，将有助于提高快恢复二极管的导电能力。
发明内容
本发明的主要目的在于提供一种FRD芯片的终端结构、其制备方法及具有其的FRD芯片，以解决如何在保证器件耐压性能的同时提高芯片的导电能力的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种FRD芯片的终端结构，FRD芯片具有衬底和设置在衬底上的外延片，FRD芯片包括终端结构和有源结构，终端结构围绕FRD芯片的有源结构设置在外延片中，衬底向外延片延伸的方向为深度方向，终端结构包括：终端耐压环，数量为一个，设置在外延片中；终端截止环，设置在终端耐压环的远离有源结构的一侧的外延片中，其中衬底、外延片和终端截止环的掺杂离子类型相同，终端耐压环和外延片的掺杂离子为反型离子。
进一步地，上述终端耐压环沿深度方向的深度为5～8μm。
进一步地，上述终端耐压环中掺杂离子为P型离子，优选为硼离子。
进一步地，上述终端耐压环中掺杂离子的注入剂量为E12～E13。
根据本申请的另一方面，提供了一种FRD芯片，包括有源结构和终端结构，该终端结构为上述任一种终端结构。
进一步地，上述FRD芯片还包括：场氧化层，设置在终端结构对应的外延片上，且避让终端截止环设置；金属互连层，覆盖场氧化层、部分有源结构以及部分终端截止环；阳极，设置在有源结构上；钝化层，设置在金属互连层的另一部分表面上以及部分阳极的裸露表面上；以及阴极，设置在衬底的远离外延片的表面上。
根据本申请的又一方面，提供了一种上述任一种终端结构的制备方法，该制备方法包括：遮盖外延片的远离衬底的部分表面，使欲设置终端耐压环的表面裸露，裸露的表面为第一分面；对外延片进行第一次离子注入，在对应第一分面的位置得到终端耐压环，第一次离子注入的掺杂离子与外延片中的掺杂离子为反型离子；遮盖外延片的远离衬底的另一部分表面，使欲设置终端截止环的表面裸露；对外延片进行第二次离子注入，得到终端截止环，第二次离子注入的掺杂离子与外延片中的掺杂离子为相同类型的离子。
进一步地，上述第一次离子注入的注入剂量为E12～E13。
进一步地，上述第一次离子注入的掺杂离子为P型离子，优选P型离子为硼离子；外延片中的掺杂离子为N型离子，优选N型离子为磷离子。
进一步地，上述制备方法包括：步骤S1，在外延片的远离衬底的表面上设置光刻胶，并对光刻胶进行图形化处理使第一分面裸露，得到光刻胶掩膜；步骤S2，对具有外延片进行第一次离子注入，得到终端耐压环；步骤S3，去除光刻胶掩膜，并在外延片的远离衬底的表面上设置氧化层；步骤S4，对氧化层进行刻蚀，使外延片位于终端耐压环的远离有源结构的一侧表面裸露；以及步骤S5，对外延片进行第二次离子注入，得到终端截止环。
应用本发明的技术方案，将终端耐压环设置为一个，使得终端结构在衬底的延展方向上的面积为衬底的总面积的20～40％，相对于现有技术中分压环的方案所占据面积大大减小，约减少20％左右，且该终端耐压环起到足够的耐压性能，因此，提高了芯片的导电能力且减小了制作终端耐压环的成本；使得芯片相对于现有技术具有分压环的芯片在实现相同导电能力的前提下，芯片的面积大大减小，因此降低了芯片的制作成本。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有技术常规的芯片剖面结构示意图；
图2示出了根据本申请一种优选实施例提供的芯片剖面结构示意图，其中示出了终端结构的剖面结构；
图3示出了在外延片的远离衬底的表面上光刻胶掩膜后的剖面结构示意图；
图4示出了对图3中外延片进行第一次离子注入得到终端耐压环后的剖面结构示意图；
图5示出了去除图4中的光刻胶掩膜并在外延片的远离衬底的表面上设置氧化层且对氧化层进行刻蚀后的剖面结构示意图；
图6示出了对图5中的外延片进行第二次离子注入得到终端截止环后的剖面结构示意图；
图7示出了对图6所示的外延片进行离子注入形成P阱区后的剖面结构示意图；
图8示出了在图7所示的结构上形成金属互连层后的剖面结构示意图；
图9示出了在图8所示的结构上形成阳极后的剖面结构示意图；
图10示出了在图9所示结构上形成钝化层后的剖面结构示意图；以及
图11示出了对图10所示的衬底进行减薄处理且在衬底的远离外延片的表面上形成阴极后的剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、外延片；30、终端结构；31、终端耐压环；32、终端截止环；30’、光刻胶掩膜；40、有源结构；41、P阱区；50、场氧化层；50’、氧化层；60、金属互连层；70、阳极；70’、金属；80、钝化层；90、阴极。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如背景技术所记载的，终端区分压只是为了提高快恢复二极管的击穿电压，对导电能力并无贡献，因此如何优化终端耐压结构，减少终端区结构面积，将有助于提高快恢复二极管的导电能力，但是减少终端结构面积可能导致芯片耐压性能下降。
为了解决如何在保证器件耐压性能的同时提高芯片的导电能力的问题，本申请发明人经过研究发现，目前常用的终端结构30中的终端耐压环31为多个(具体可参考图1)，其***设置终端截止环32，组合形成分压环，大大占据了终端结构30的面积，而如果将终端耐压环31合并为一个，并且将其面积减小到一定程度，惊喜发现不仅能够保证器件的耐压性能而且能够提高芯片的导电能力。因此本申请提供了FRD芯片的终端结构、其制备方法及具有其的FRD芯片。
在本申请一种典型的实施方式中，提供了一种FRD芯片的终端结构，如图2所示，FRD芯片具有衬底10和设置在衬底10上的外延片20，FRD芯片包括终端结构30和有源结构40，终端结构30围绕FRD芯片的有源结构40设置在外延片20中，衬底10向外延片20延伸的方向为深度方向，上述终端结构包括终端耐压环31和终端截止环32，终端耐压环31的数量为一个；终端截止环32，设置在终端耐压环31的远离有源结构40的一侧的外延片20中，其中衬底10、外延片20和终端截止环32的掺杂离子类型相同，终端耐压环31和外延片20的掺杂离子为反型离子。
本申请将终端耐压环31设置为一个，使得终端结构在衬底10的延展方向上的面积为衬底10的总面积的20～40％，相对于现有技术中分压环的方案所占据面积大大减小，约减少20％左右，且该终端耐压环31起到足够的耐压性能，因此，提高了芯片的导电能力且减小了制作终端耐压环31的成本；使得芯片相对于现有技术具有分压环的芯片在实现相同导电能力的前提下，芯片的面积大大减小，因此降低了芯片的制作成本。
上述终端耐压环31的沿横向的最大截面面积在外延片中的占比根据产品的耐压和电流有一定关系，但是均在上述范围内变化，其中以2A600V的产品为例，该比例不超过5.5％。
为了进一步提高上述终端耐压环31的耐压性能，优选终端耐压环31沿深度方向的深度为5～8μm。进一步优选上述终端耐压环31中掺杂离子的注入剂量为E12～E13。同样，上述深度与产品的电压有关系，当电压为600V时，该深度在7μm左右。
此外，针对目前常规芯片的衬底10为N型重掺杂衬底10，其外延片20为N型轻掺杂衬底10，优选上述终端耐压环31中掺杂离子为P型离子，优选为硼离子。当然，如果衬底10为P型衬底10，外延片20为P型外延片20，那么终端耐压环31中的掺杂离子为N型离子，优选为磷离子。
在本申请另一种典型的实施方式中，提供了一种FRD芯片，如图2所示，包括有源结构40和终端结构30，该终端结构30为上述任一种终端结构，该终端结构在衬底的延展方向上的面积为衬底的总面积的20～40％。由于本申请的终端结构30具有面积小、耐压性能满足要求的特点，因此使具有其的芯片相对于现有技术具有分压环的芯片在实现相同导电能力的前提下，芯片的面积大大减小，因此降低了芯片的制作成本。
在本申请一种优选的实施例中，优选如图2所示，上述FRD芯片还包括场氧化层50、金属互连层60、阳极70、钝化层80和阴极90，场氧化层50设置在终端结构30对应的外延片20上，且避让终端截止环32设置；金属互连层60覆盖场氧化层50、部分有源结构40以及部分终端截止环32；阳极70设置在有源结构40上；钝化层80设置在金属互连层60的另一部分裸露表面上以及部分阳极70的裸露表面上；以及阴极90设置在衬底10的远离外延片20的表面上。
在本申请另一种典型的实施方式中，提供了一种上述任一种终端结构的制备方法，该制备方法包括：遮盖外延片20的远离衬底10的部分表面，使欲设置终端耐压环31的表面裸露，裸露的表面为第一分面，外延片20的远离衬底10的表面为第一表面；对外延片20进行第一次离子注入，在对应第一分面的位置得到终端耐压环31，第一次离子注入的掺杂离子与外延片20中的掺杂离子为反型离子；遮盖外延片20的远离衬底10的另一部分表面，使欲设置终端截止环32的表面裸露；对外延片20进行第二次离子注入，得到终端截止环32，第二次离子注入的掺杂离子与外延片20中的掺杂离子为相同类型的离子。
通过控制所遮盖的外延片20的表面面积，来控制本申请的终端耐压环31的面积，进而减小终端耐压环31的面积，所得到的终端结构30具有面积小、耐压性能满足要求的特点。在此基础上制作的芯片相对于现有技术具有分压环的芯片在实现相同导电能力的前提下，芯片的面积大大减小，因此降低了芯片的制作成本。
本申请上述的第一次离子注入和第二次离子注入包括现有技术中常规的离子注入流程，即包括注入离子的步骤以及后续的扩散推进步骤。
为了进一步提高终端耐压环31的耐压性能，优选上述第一次离子注入的注入剂量为E12～E13。
在本申请一种优选的实施例中，第一次离子注入的掺杂离子为P型离子，优选P型离子为硼离子；外延片20中的掺杂离子为N型离子，优选N型离子为磷离子。
上述制备终端耐压环31和终端截止环32的步骤中所采用的遮盖物可以有多种选自，以下将举例说明，优选上述制备方法包括：步骤S1，在外延片20的远离衬底10的表面上设置光刻胶，并对光刻胶进行图形化处理使第一分面裸露，得到如图3所示的光刻胶掩膜30’；步骤S2，对图3中外延片20进行第一次离子注入，得到如图4所示的终端耐压环31；步骤S3，去除图4中的光刻胶掩膜30’，并在外延片20的远离衬底10的表面上设置氧化层50’；步骤S4，对氧化层50’进行刻蚀，使外延片20位于终端耐压环31的远离有源结构40的一侧表面裸露，得到图5所示的结构；以及步骤S5，对图5中的外延片20进行第二次离子注入，得到如图6所示的终端截止环32。
第一次离子注入时采用光刻胶做掩膜，第二次离子注入时采用氧化层做掩膜，当然第二次离子注入时也可以采用光刻胶做掩膜。上述第二次离子注入的条件本领域技术人员可以参考现有技术中制作终端截止环的离子注入条件，在此不再赘述。上述对氧化层可以为氧化硅层，且可以采用化学气相沉积、等离子体沉积等多种沉积方式设置，在此不再赘述；对于氧化层的刻蚀可以采用湿法刻蚀或者干法刻蚀，具体的刻蚀条件均可参考现有技术，在此也不再赘述。
在形成上述终端结构后，本领域技术人员可以在此基础上进一步完整制作芯片的结构，为了更好地理解本申请芯片的结构，以下将对芯片的制作方法进行进一步说明。
在得到图6所示的终端截止环32后，在氧化层50’和裸露的外延片20上设置光刻胶，并对该光刻胶进行图形化处理，使欲设置有源结构40的位置的氧化层50’表面裸露出来，然后刻蚀去除该部分的氧化层50’剩余的氧化层形成图7所示的场氧化层50，接着在该位置制备有源结构40，比如对外延片20进行离子注入形成图7所示的P阱区41等，具体的制备过程可以参考现有技术FRD芯片的有源区制备方法，在此不再赘述。
在完成有源结构40制备后，在图7所示的有源结构40、场氧化层50和终端截止环32上沉积介电材料、导电材料，并对介电材料和导电材料进行刻蚀，形成图8所示的金属互连层60，该金属互连层60覆盖场氧化层50、部分有源结构40以及终端截止环32的裸露表面上。
在形成金属互连层60之后，在图8所示的有源结构40上、金属互连层60的裸露表面以及终端截止环32的裸露表面上沉积金属70’，并且对金属70’进行刻蚀，形成图9所示的阳极70，该阳极70设置在有源结构40上。
形成阳极70之后，在图9所示的阳极70、金属70’的裸露表面上以及金属互连层60的裸露表面上沉积介电材料，然后对介电材料进行刻蚀，形成图10所示的钝化层80。
形成钝化层80之后，对衬底10进行减薄处理后，在衬底10的远离外延片20的表面上沉积或者蒸发设置金属，形成图11所示的阴极90。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
本申请将终端耐压环设置为一个，使得终端结构在衬底的延展方向上的面积为衬底的总面积的20～40％，相对于现有技术中分压环的方案所占据面积大大减小，约减少20％左右，且该终端耐压环起到足够的耐压性能，因此，提高了芯片的导电能力且减小了制作终端耐压环的成本；使得芯片相对于现有技术具有分压环的芯片在实现相同导电能力的前提下，芯片的面积大大减小，因此降低了芯片的制作成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种FRD芯片的终端结构，所述FRD芯片具有衬底(10)和设置在所述衬底(10)上的外延片(20)，所述FRD芯片包括终端结构(30)和有源结构(40)，所述终端结构(30)围绕所述FRD芯片的有源结构(40)设置在所述外延片(20)中，所述衬底(10)向所述外延片(20)延伸的方向为深度方向，其特征在于，所述终端结构(30)包括：
终端耐压环(31)，数量为一个，设置在所述外延片(20)中；
终端截止环(32)，设置在所述终端耐压环(31)的远离所述有源结构(40)的一侧的所述外延片(20)中，其中所述衬底(10)、所述外延片(20)和所述终端截止环(32)的掺杂离子类型相同，所述终端耐压环(31)和所述外延片(20)的掺杂离子为反型离子。
2.根据权利要求1所述的终端结构，其特征在于，所述终端耐压环(31)沿所述深度方向的深度为5～8μm。
3.根据权利要求1所述的终端结构，其特征在于，所述终端耐压环(31)中掺杂离子为P型离子，优选为硼离子。
4.根据权利要求1所述的终端结构，其特征在于，所述终端耐压环(31)中掺杂离子的注入剂量为E12～E13。
5.一种FRD芯片，包括有源结构(40)和终端结构(30)，其特征在于，所述终端结构(30)为权利要求1至4中任一项所述的终端结构。
6.根据权利要求5所述的FRD芯片，其特征在于，所述FRD芯片还包括：
场氧化层(50)，设置在所述终端结构(30)对应的外延片(20)上，且避让所述终端截止环(32)设置；
金属互连层(60)，覆盖所述场氧化层(50)、部分所述有源结构(40)以及部分所述终端截止环(32)；
阳极(70)，设置在所述有源结构(40)上；
钝化层(80)，设置在所述金属互连层(60)的另一部分表面上以及部分所述阳极(70)的裸露表面上；以及
阴极(90)，设置在衬底(10)的远离所述外延片(20)的表面上。
7.一种权利要求1至4中任一项所述的终端结构的制备方法，其特征在于，所述制备方法包括：
遮盖外延片(20)的远离衬底(10)的部分表面，使欲设置终端耐压环(31)的表面裸露，所述裸露的表面为第一分面；
对所述外延片(20)进行第一次离子注入，在对应所述第一分面的位置得到终端耐压环(31)，所述第一次离子注入的掺杂离子与所述外延片(20)中的掺杂离子为反型离子；
遮盖所述外延片(20)的远离所述衬底(10)的另一部分表面，使欲设置终端截止环(32)的表面裸露；
对所述外延片(20)进行第二次离子注入，得到终端截止环(32)，所述第二次离子注入的掺杂离子与所述外延片(20)中的掺杂离子为相同类型的离子。
8.根据权利要求7所述的制备方法，其特征在于，所述第一次离子注入的注入剂量为E12～E13。
9.根据权利要求7所述的制备方法，其特征在于，所述第一次离子注入的掺杂离子为P型离子，优选所述P型离子为硼离子；所述外延片(20)中的掺杂离子为N型离子，优选所述N型离子为磷离子。
10.根据权利要求7所述的制备方法，其特征在于，所述制备方法包括：
步骤S1，在外延片(20)的远离衬底(10)的表面上设置光刻胶，并对所述光刻胶进行图形化处理使所述第一分面裸露，得到光刻胶掩膜；
步骤S2，对具有所述外延片(20)进行第一次离子注入，得到终端耐压环(31)；
步骤S3，去除所述光刻胶掩膜，并在所述外延片(20)的远离所述衬底(10)的表面上设置氧化层；
步骤S4，对所述氧化层进行刻蚀，使所述外延片(20)位于所述终端耐压环(31)的远离有源结构(40)的一侧表面裸露；以及
步骤S5，对所述外延片(20)进行第二次离子注入，得到终端截止环(32)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611076971.XA CN106856207B (zh) | 2016-11-28 | 2016-11-28 | Frd芯片的终端结构、其制备方法及具有其的frd芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611076971.XA CN106856207B (zh) | 2016-11-28 | 2016-11-28 | Frd芯片的终端结构、其制备方法及具有其的frd芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106856207A true CN106856207A (zh) | 2017-06-16 |
| CN106856207B CN106856207B (zh) | 2020-02-11 |
Family
ID=59125673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611076971.XA Active CN106856207B (zh) | 2016-11-28 | 2016-11-28 | Frd芯片的终端结构、其制备方法及具有其的frd芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106856207B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533859A (zh) * | 2008-03-12 | 2009-09-16 | 三洋电机株式会社 | 二极管 |
| CN102208435A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 功率半导体器件的终端及功率半导体器件 |
| CN103022114A (zh) * | 2012-11-02 | 2013-04-03 | 国网智能电网研究院 | 一种基于截止环的高压大功率igbt芯片及其设计方法 |
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN103579367B (zh) * | 2013-11-08 | 2016-09-21 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
-
2016
- 2016-11-28 CN CN201611076971.XA patent/CN106856207B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533859A (zh) * | 2008-03-12 | 2009-09-16 | 三洋电机株式会社 | 二极管 |
| CN102208435A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 功率半导体器件的终端及功率半导体器件 |
| CN103022114A (zh) * | 2012-11-02 | 2013-04-03 | 国网智能电网研究院 | 一种基于截止环的高压大功率igbt芯片及其设计方法 |
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
| CN103579367B (zh) * | 2013-11-08 | 2016-09-21 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106856207B (zh) | 2020-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8981470B2 (en) | Semiconductor device and manufacturing method of the same | |
| TW501203B (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| CN100570886C (zh) | 减小晶体管延伸电极电容的结构及制作方法 | |
| US8895418B2 (en) | Semiconductor device and method for producing a semiconductor device | |
| JP6701789B2 (ja) | Ｒｂ‐ｉｇｂｔ | |
| CN102142372A (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| CN109860300A (zh) | 半导体器件及其制造方法 | |
| US9384960B2 (en) | Method of manufacturing a semiconductor device with a continuous silicate glass structure | |
| CN104009087B (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN107425054A (zh) | 一种功率半导体器件的终端结构 | |
| CN104616986B (zh) | 一种快恢复二极管的制备方法 | |
| CN106856207A (zh) | Frd芯片的终端结构、其制备方法及具有其的frd芯片 | |
| CN106384718B (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
| CN210296386U (zh) | 整流二极管 | |
| CN114023823A (zh) | 一种具有esd保护的mosfet结构及制造方法 | |
| CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
| CN104183485B (zh) | 一种超级势垒整流器结构及其制作方法 | |
| CN103177958A (zh) | 一种集成式肖特基二极管及其制造方法 | |
| CN107895738B (zh) | 一种阱局部高掺的mos型器件及制备方法 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN211088282U (zh) | 一种快恢复二极管 | |
| CN101916725B (zh) | 一种双极型晶体管的制作方法 | |
| CN112133743A (zh) | 可控硅结构及其制造方法 | |
| CN107275391B (zh) | 用于碳化硅半导体功率器件的复合终端结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191025 Address after: 519360 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan No. six Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |