CN103578981B - 场终止绝缘栅双极型晶体管的制备方法 - Google Patents
场终止绝缘栅双极型晶体管的制备方法 Download PDFInfo
- Publication number
- CN103578981B CN103578981B CN201210250474.2A CN201210250474A CN103578981B CN 103578981 B CN103578981 B CN 103578981B CN 201210250474 A CN201210250474 A CN 201210250474A CN 103578981 B CN103578981 B CN 103578981B
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation
- wafer
- facad structure
- implanter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 109
- 238000000034 method Methods 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 46
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供一种场终止绝缘栅双极型晶体管的制备方法，属于绝缘栅双极型晶体管（IGBT）技术领域。该制备方法中，包括步骤：提供已经基本形成场终止绝缘栅双极型晶体管的正面结构的晶片；在所述晶片的正面结构上沉积正面保护层；将所述晶片翻转使其背面朝向正面注入机，并使用该正面注入机对所述晶片的背面的场终止层进行离子注入掺杂以形成集电极层；以及去除所述正面保护层。该制备方法中可以使用正面注入机实现集电极层的离子注入，使其容易与前道工艺线兼容，并且FS‑IGBT的正面结构得到有效保护，FS‑IGBT的良率和可靠性高。
Description
技术领域
本发明属于绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）技术领域，涉及场终止（Field Stop，FS）IGBT，尤其涉及一种在晶片正面形成正面保护层以实现可以使用正面注入机对晶片的背面进行离子注入工艺的IGBT制备方法。
背景技术
IGBT是一种常见的功率型器件，其中包括一种FS-IGBT。在FS-IGBT的常规制备方法的前道工艺中，通常是先在晶片（wafer）的背面形成FS层之后、再按照常规的IGBT正面前道工艺流程来进行流片，然后在其背面的FS层之上进行离子注入掺杂，以形成诸如P+层的集电极层。
但是，在进行集电极层的离子注入时，通常需要使用背面注入机来完成该步骤的离子注入工艺。而在半导体制作中，背面注入机和正面注入机是两者不同的设备，背面注入机通常在后道工艺线上设置，正面注入机通常是在前道工艺线上设置；如果在前道工艺中采用背面注入机对FS层进行离子注入，这将要求将晶片流转到后道工艺线的背面注入机上完成，再返回前道工艺线上，这样，就会出现后道返现、难以与前道工艺线兼容的问题，过程复杂，这通常也是半导体工艺流程设计中需要避免的。
如果进行集电极层的离子注入时直接采用正面注入机进行离子注入，这样容易导致晶片正面被与之接触的承载面损伤和/或污染，可能会正面的后道工艺的良率等下降，不利于FS-IGBT的正常功能的实现。
有鉴于此，有必要提出一种新型的FS-IGBT制备方法。
发明内容
本发明的目的之一在于，使FS-IGBT的背面的集电极层离子注入可以通过正面离子注入机完成，从而使之容易与前道工艺线兼容。
本发明的又一目的在于，防止FS-IGBT的正面结构在其背面的集电极层离子注入过程中被损伤和/或污染。
为实现以上目的或者其他目的，本发明提供一种场终止绝缘栅双极型晶体管的制备方法，其包括以下步骤：
提供已经基本形成场终止绝缘栅双极型晶体管的正面结构的晶片；
在所述晶片的正面结构上沉积正面保护层；
将所述晶片翻转使其背面朝向正面注入机，并使用该正面注入机对所述晶片的背面的场终止层进行离子注入掺杂以形成集电极层；以及
去除所述正面保护层。
按照本发明一实施例的制备方法，其中，提供的所述晶片中，包括正面结构中已经完成的位于栅电极之上的隔离介质层；其中，所述正面保护层沉积于该隔离介质层之上。
按照本发明一实施例的制备方法，其中，提供的所述晶片中，在所述晶片的背面的场终止层上，形成有用于在制备所述正面结构的过程中对所述场终止层进行保护的背面保护层。
进一步，在所述晶片翻转步骤之前，还包括步骤：
去除所述背面保护层。
按照本发明一实施例的制备方法，其中，所述正面保护层是至少由氧化层和氮化硅层形成的复合层结构，所述氧化层沉积形成于所述氮化硅层上。
进一步，去除所述正面保护层的步骤中，对所述氮化硅层采用全剥离方法去除，从而去除所述正面保护层。
进一步，所述氧化层的厚度范围为100nm至700nm，所述氮化硅层的厚度范围为30nm至200nm。
按照本发明一实施例的制备方法，其中，在所述晶片的正面结构上沉积正面保护层的步骤中，也同时在所述晶片的背面沉积有基本相同的正面保护层。
进一步，在所述晶片翻转步骤之前，还包括步骤：
去除所述晶片的背面的正面保护层。
按照本发明一实施例的制备方法，其中，在去除所述正面保护层的步骤之后，还包括步骤：完成金属电极的制备。
按照本发明一实施例的制备方法，其中，所述集电极层的掺杂浓度范围为1E16离子/cm3至1E20离子/cm3。
本发明的技术效果是，制备过程所使用的形成于晶片的正面结构上的正面保护层，从而可以采用正面注入机实现集电极层的离子注入，使其容易与前道工艺线兼容，有利于简化制备工艺流程； 并且，该正面保护层可以防止FS-IGBT的正面结构在其背面的集电极层离子注入过程中被损伤和/或污染，保证了FS-IGBT的良率和可靠性。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是按照本发明一实施例的FS-IGBT制备方法的流程示意图。
图2至图8是对应于图1所示实施例的方法流程的结构变化示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意出。
本文中，用于制备FS-IGBT的晶片中，其背面定义为用于形成FS层的一面，其正面定义为至少用于形成FS-IGBT的栅端的一面；其中，“正面注入机”是指晶片正常置放时，可相向于晶片的正面来设置的离子注入设备，其可以对正常置放的晶片的正面进行正面离子注入；“背面注入机”是指晶片正常置放时，可相向于晶片的背面来设置的离子注入设备，其可以对正常置放的晶片的背面进行正面离子注入。
在描述中，使用方向性术语（例如“上”、“下”等）以及类似术语描述的各种实施方式的部件表示附图中示出的方向或者能被本领域技术人员理解的方向。这些方向性术语用于相对的描述和澄清，而不是要将任何实施例的定向限定到具体的方向或定向。
图1所示为按照本发明一实施例的FS-IGBT制备方法的流程示意图。图2至图8所示为对应于图1所示实施例的方法流程的结构变化示意图。在如图所示的实施例中，以垂直于晶片表面并从晶片表面指向正面注入机的方向定义为z方向，平行于晶片表面的方向定义为x方向。以下结合图1至图8对本发明实施例的光刻方法进行说明。
首先，步骤S10，提供已经基本形成FS-IGBT的正面结构的晶片。如图2所示，晶片100为N-掺杂的半导体衬底，其掺杂浓度为欲形成的IGBT的漂移层的掺杂浓度，因此，晶片100的掺杂浓度范围选择为8E12离子/cm3至1E13离子/cm3，例如为9E12离子/cm3。晶片100的背面上已经离子注入掺杂以形成FS层120，在该实施例中，为防止离子注入造成半导体衬底晶格损伤，在晶片100的背面形成薄氧化层121。薄氧化层120的厚度范围为10nm至200nm（例如为100nm）。在本发明中，前道工艺与后道工艺按照本领域技术人员的定义来区分。在本发明的一实施例中，正面结构包括P-体区140、发射极层142、栅介质层143、多晶硅栅电极144和隔离介质层145，隔离介质层145用于实现多晶硅栅电极144与发射电极（图2中未示出）之间的隔离。在该实施例中，正面结构为平面型IGBT的正面结构，但是，IGBT的正面结构并不受本发明实施例的限制，在其他实施例中，正面结构也可以为沟槽型IGBT的正面结构。正面结构的前道工艺方法也不是限制性的，其可以采用各种前道工艺方法来完成正面结构的制备。在该实施例中，优选地，已经完成覆盖栅电极144的隔离介质层145。
继续如图2所示，在该实施例中，优选地，在完成FS-IGBT的正面结构的前道工艺过程中，也可以采用背面保护层122来防止FS层120被损伤和/或污染。因此，提供的晶片包括在其背面的FS层120上形成的背面保护层122。在一实例中，背面保护层122可以但不限于为多晶硅层，其厚度范围为100nm至2000nm，例如为500nm。
进一步，步骤S20，在晶片的正面结构上沉积正面保护层。如图3所示，在该实施例中，正面保护层150选择为复合层结构，其包括氧化层152和氧化层152之上的氮化硅层（SiN）151；氧化层152的厚度范围为100-700nm，例如，选择为300nm；氮化硅层151的厚度范围为30-200nm，例如，选择为70nm。正面保护层150的具体复合层结构并不受图示实施例限制，其可以也可以设置为其他具有保护功能的复合层结构；甚至，正面保护层在其他实施例中也可以设置为单层结构。本领域技术人员可以根据具体前道工艺线的条件等来选择设置正面保护层150的材料类型和结构。
在该实施例中，在对晶片的正面沉积形成正面保护层150时，也同时在其背面上，也即背面保护层122上，沉积形成了与正面保护层150相同的结构，即氧化层152a和氧化层152a之上的氮化硅层151a。
进一步，步骤S30，如图4所示，将晶片背面的正面保护层部分去除。在该实施例中，对于氧化层152a和氮化硅层151a，可以先通过湿法腐蚀的方法去除氧化层152a，再通过全剥离方法去除氮化硅层151a。
进一步，步骤S40，如图5所示，将晶片背面的背面保护层去除，以准备进行集电极层离子注入。具体地，可以但不限于采用干法刻蚀去除多晶硅的背面保护层122。
进一步，步骤S50，将晶片翻转使晶片的背面朝向正面注入机，并使用正面注入机对晶片的背面的FS层进行离子注入以形成集电极层。如图6所示，对晶片翻转后，FS层120朝向正面注入机（此时晶片为非正常置放），因此，可以顺利使用正面注入机对其进行离子注入；同时，晶片的正面上的正面保护层150可以实现对FS-IGBT的正面结构的保护，防止在其过程中，正面注入机的工作台（例如晶片承载台）等对其造成损伤和/或污染。具体地，离子注入可以但不限于采用硼离子注入，并通过推阱工艺形成P+层130，也即集电极层130。当然，推阱工艺也可以在正面保护层150去除之后再进行。
因此，该步骤可以采用正面注入机实现集电极层的离子注入，从而容易与前道工艺线兼容，可以避免使用后道工艺线的背面离子注入机。并且，正面保护层150可以防止FS-IGBT的正面结构在其背面的集电极层离子注入过程中被损伤和/或污染，保证了FS-IGBT的良率和可靠性。
具体地，集电极层11的掺杂浓度范围为1E16离子/cm3至1E20离子/cm3，例如为1E19离子/cm3。集电极层130的具体离子注入工艺条件，例如注入能量等不是限制性的，其可以选择设置各种正面注入机所能完成的各种工艺条件实现离子注入。
进一步，步骤S60，如图7所示，去除晶片正面的正面保护层150。在该实施例中，使用全剥离方法去除氮化硅层151，从而去除整个正面保护层150，去除过程方便并不会损坏FS-IGBT的正面结构，有利于提高FS-IGBT的制备良率和FS-IGBT的可靠性。
进一步，步骤S70，完成金属电极的制备。在该实施例中，如图8所示，在晶片的背面完成背金工艺，以形成集电极135 ，在晶片的正面构图制备金属电极以形成发射电极148。
至此，基本地形成了本发明一实施例的FS-IGBT。
以上例子主要说明了本发明的FS-IGBT的制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。
Claims (8)
1.一种场终止绝缘栅双极型晶体管的制备方法，其特征在于，包括以下步骤：
提供已经形成场终止绝缘栅双极型晶体管的正面结构的晶片，其中所述晶片包括正面结构中已经完成的覆盖于栅电极之上的隔离介质层；
在所述晶片的正面结构的隔离介质层之上沉积正面保护层，其中所述正面保护层是至少由氧化层和氮化硅层形成的复合层结构，所述氧化层沉积形成于所述氮化硅层上；
将所述晶片翻转使其背面朝向正面注入机，并使用该正面注入机对所述晶片的背面的场终止层进行离子注入掺杂以形成集电极层；以及
对所述氮化硅层采用全剥离方法去除，从而去除所述正面保护层。
2.如权利要求1所述的制备方法，其特征在于，提供的所述晶片中，在所述晶片的背面的场终止层上，形成有用于在制备所述正面结构的过程中对所述场终止层进行保护的背面保护层。
3.如权利要求2所述的制备方法，其特征在于，在所述晶片翻转步骤之前，还包括步骤：
去除所述背面保护层。
4.如权利要求1所述的制备方法，其特征在于，所述氧化层的厚度范围为100nm至700nm，所述氮化硅层的厚度范围为30nm至200nm。
5.如权利要求1所述的制备方法，其特征在于，在所述晶片的正面结构上沉积正面保护层的步骤中，也同时在所述晶片的背面沉积有与正面保护层结构相同的背面保护层。
6.如权利要求5所述的制备方法，其特征在于，在所述晶片翻转步骤之前，还包括步骤：
去除所述晶片的背面的与正面保护层结构相同的背面保护层。
7.如权利要求1所述的制备方法，其特征在于，在去除所述正面保护层的步骤之后，还包括步骤：完成金属电极的制备。
8.如权利要求1所述的制备方法，其特征在于，所述集电极层的掺杂浓度范围为1E16离子/cm3至1E20离子/cm3。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210250474.2A CN103578981B (zh) | 2012-07-19 | 2012-07-19 | 场终止绝缘栅双极型晶体管的制备方法 |
| PCT/CN2013/078545 WO2014012426A1 (zh) | 2012-07-19 | 2013-06-30 | 一种场终止igbt的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210250474.2A CN103578981B (zh) | 2012-07-19 | 2012-07-19 | 场终止绝缘栅双极型晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578981A CN103578981A (zh) | 2014-02-12 |
| CN103578981B true CN103578981B (zh) | 2016-09-07 |
Family
ID=49948260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210250474.2A Active CN103578981B (zh) | 2012-07-19 | 2012-07-19 | 场终止绝缘栅双极型晶体管的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103578981B (zh) |
| WO (1) | WO2014012426A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104517836B (zh) * | 2013-09-26 | 2018-01-23 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017850A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺 |
| CN101419970A (zh) * | 2007-10-24 | 2009-04-29 | 富士电机电子技术株式会社 | 具有控制电路的半导体器件 |
| CN102087956A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 离子注入工艺中的基片背面注入方法 |
| CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10205323B4 (de) * | 2001-02-09 | 2011-03-24 | Fuji Electric Systems Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
| JP2008085050A (ja) * | 2006-09-27 | 2008-04-10 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2012
- 2012-07-19 CN CN201210250474.2A patent/CN103578981B/zh active Active
-
2013
- 2013-06-30 WO PCT/CN2013/078545 patent/WO2014012426A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017850A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺 |
| CN101419970A (zh) * | 2007-10-24 | 2009-04-29 | 富士电机电子技术株式会社 | 具有控制电路的半导体器件 |
| CN102087956A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 离子注入工艺中的基片背面注入方法 |
| CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014012426A1 (zh) | 2014-01-23 |
| CN103578981A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103489863B (zh) | 采用鳍式场效应晶体管工艺的同质结二极管结构 | |
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| US8039322B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN103311317B (zh) | 碳化硅半导体装置及其制造方法 | |
| JP5895950B2 (ja) | 半導体装置の製造方法 | |
| CN103165754A (zh) | 一种抗电势诱导衰减的太阳能电池的制备工艺 | |
| CN102593038A (zh) | 浅沟槽隔离的制造方法 | |
| CN102270640A (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
| CN102856194B (zh) | 制造反向阻断绝缘栅双极晶体管的方法 | |
| CN102832121B (zh) | 快恢复二极管制造方法 | |
| CN105637647A (zh) | 使用自对准注入和封盖制造太阳能电池发射极区 | |
| CN1474459A (zh) | 具有高度结构可靠性和低寄生电容的半导体器件 | |
| CN103578981B (zh) | 场终止绝缘栅双极型晶体管的制备方法 | |
| TWI534911B (zh) | 高效能絕緣柵雙極電晶體及其製作方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN104425258B (zh) | 反向导通场截止绝缘栅双极型晶体管的制造方法 | |
| JP5700025B2 (ja) | 半導体装置とその製造方法 | |
| WO2014125565A1 (ja) | 半導体装置とその製造方法 | |
| CN104425251A (zh) | 一种反向导通场截止型绝缘栅双极型晶体管的制造方法 | |
| JP2011166034A (ja) | 半導体装置の製造方法 | |
| CN103578959B (zh) | 一种fs-igbt器件阳极的制造方法 | |
| CN106847909A (zh) | 一种fs型igbt器件的制造方法 | |
| CN104425250A (zh) | 一种igbt的制造方法 | |
| CN103594356A (zh) | 一种场终止型igbt器件的制造方法 | |
| CN104347398A (zh) | 一种igbt的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171127 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: No. 5, Hanjiang Road, Wuxi national high and New Technology Industrial Development Zone Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |