CN103545380A - 薄膜晶体管及其制作方法 - Google Patents

薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN103545380A
CN103545380A CN201310559447.8A CN201310559447A CN103545380A CN 103545380 A CN103545380 A CN 103545380A CN 201310559447 A CN201310559447 A CN 201310559447A CN 103545380 A CN103545380 A CN 103545380A
Authority
CN
China
Prior art keywords
thin
layer
opening
oxygen
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310559447.8A
Other languages
English (en)
Inventor
张志榜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103545380A publication Critical patent/CN103545380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856Source regions
    • H01L29/0869Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0886Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管及其制作方法。薄膜晶体管包括氧化物半导体层、栅绝缘层、栅极、氧吸收层、绝缘层以及多个导电电极。氧化物半导体层包括多个低氧区以及位于低氧区之间的通道区。栅绝缘层位于氧化物半导体层与栅极之间,并覆盖通道区而暴露低氧区。氧吸收层位于低氧区上,并具有多个第一开口。第一开口暴露具有第一面积的低氧区。绝缘层覆盖氧吸收层、氧化物半导体层与门栅极,并具有多个第二开口。第二开口位于第一开口内以暴露具有第二面积的低氧区。第二面积小于第一面积。导电电极位于第二开口中以接触低氧区。

Description

薄膜晶体管及其制作方法
【技术领域】
本发明是有关于一种半导体元件及其制作方法,且特别是有关于一种薄膜晶体管及其制作方法。
【背景技术】
随着现代信息科技的进步,各种不同规格的显示器已被广泛地应用在消费者电子产品的屏幕之中,例如手机、笔记型电脑、数字相机以及个人数字助理(Personal Digital Assistant,PDA)等。在该多个显示器中,由于液晶显示器(Liquid Crystal Display,LCD)及有机电激发光显示器(Organic Electro-luminescent Display,OELD或称为OLED)具有轻薄以及消耗功率低的优点,因此在市场中成为主流商品。LCD与OLED的制程包括将半导体元件阵列排列于基板上,而半导体元件包含薄膜晶体管(Thin FilmTransistor,TFT)。
随着显示器的解析度越来越高,薄膜晶体管的尺寸也越来越小。目前已发展了一种自行对准式的顶栅极(self-align top-gate)结构的薄膜晶体管以克服光刻制程中对位的限制,并且改善栅极-漏极与栅极-源极的寄生电容(parasitic capacitance)(亦即,Cgd与Cgs)的问题。在现行技术中,需要进行整面性的铝薄膜溅镀且厚度需控制在5纳米左右,并搭配退火过程使高阻值的氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)与铝薄膜进行氧化反应而变成低阻值的氧化铟镓锌。然而,由于现行技术的导电电极会透过接触窗与侧边的氧化铝或反应不完全的铝接触,因此容易造成漏电流偏高的问题,进而导致元件失效。
【发明内容】
本发明提供一种薄膜晶体管及其制作方法,使得自行对准式的顶栅极结构的薄膜晶体管具有较佳的元件特性。
本发明提出一种薄膜晶体管,其配置于基板上。此薄膜晶体管包括氧化物半导体层、栅绝缘层、栅极、氧吸收层、绝缘层以及多个导电电极。氧化物半导体层配置于所述基板上,氧化物半导体层包括通道区以及多个低氧区,通道区位于低氧区之间。栅绝缘层覆盖通道区而暴露出低氧区。栅绝缘层位于氧化物半导体层与栅极之间。氧吸收层配置于氧化物半导体层的低氧区上,并具有多个第一开口。各第一开口暴露出具有第一面积的其中一低氧区。绝缘层配置于所述基板上,其覆盖氧吸收层、氧化物半导体层以与门栅极,且绝缘层具有多个第二开口。各第二开口位于其中一第一开口之内以暴露出具有第二面积的其中一低氧区,其中,第二面积小于第一面积。多个导电电极分别设置于第二开口中以接触具有第二面积的低氧区。
本发明另提出一种薄膜晶体管的制作方法,其包括以下步骤。于基板上形成氧化物半导体层,氧化物半导体层具有通道区及多个低氧区,且通道区位于低氧区之间。于基板上形成栅绝缘层,栅绝缘层覆盖氧化物半导体层的通道区。于基板上形成栅极,栅绝缘层位于栅极与氧化物半导体层之间。于基板上形成氧吸收层,氧吸收层接触于氧化物半导体的低氧区。于氧吸收层中形成多个第一开口,各第一开口暴露出具有第一面积的其中一低氧区。于基板上形成绝缘层,绝缘层覆盖氧吸收层、氧化物通半导体层以与门栅极。于绝缘层中形成多个第二开口,各第二开口位于其中一第一开口之内以暴露出具有第二面积的其中一低氧区,其中,第二面积小于第一面积。于第二开口中形成多个导电电极。
基于上述,在本发明的薄膜晶体管及其制作方法中,氧吸收层可设置有第一开口,绝缘层可设置有第二开口,且第二开口位于第一开口内。再者,导电电极位于第二开口中以与低氧区接触而不接触氧吸收层。因此,本发明的绝缘层被配置于导电电极与氧吸收层之间以使此两者不接触且电性绝缘。如此一来,本发明可避免导电电极与侧边的氧吸收层中的氧吸收材料(例如氧化铝或反应不完全的铝)接触,进而可改善漏电流以使薄膜晶体管具有较佳的元件特性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
【附图说明】
图1是依照本发明的第一实施例的薄膜晶体管的剖面示意图。
图2是图1中的A区域的上视示意图。
图3A至图3D是依照本发明的第一实施例的薄膜晶体管的制作方法的剖面示意图。
图4是依照本发明的第二实施例的薄膜晶体管的剖面示意图。
图5为比较例的薄膜晶体管的漏极电流-栅极电压曲线图。
图6为实验例的薄膜晶体管的漏极电流-栅极电压曲线图。
【符号说明】
100、200:薄膜晶体管
110:基板
120:缓冲层
130:氧化物半导体层
132:通道区
134:低氧区
140:岛状结构
142:栅绝缘层
144:栅极
150:氧吸收层
150a:第一开口
152:第一部分
154:第二部分
160:绝缘层
160a:第二开口
170:导电电极
510、520、530、540、550、560、610、620、630、640、650、
660:曲线
A:区域
A1:第一面积
A2:第二面积
OS:长度
T:厚度
【具体实施方式】
图1是依照本发明的第一实施例的薄膜晶体管100的剖面示意图,而图2是图1中的A区域的上视示意图,其中,所述A区域为其中一个第一开口的区域。
薄膜晶体管100配置于基板110上。基板110的材质例如是玻璃、石英、有机聚合物或是金属等等。再者,在本实施例中,缓冲层120配置于薄膜晶体管100与基板110之间,亦即在基板110上可配置有缓冲层120。缓冲层120的材质例如是氧化物。然而,本发明不限于此。在本发明的其他实施例中,亦可不包括缓冲层120,只要基板110可忍受薄膜晶体管100的制作方法中的光刻蚀刻制程即可。
请同时参照图1及图2,此薄膜晶体管100包括氧化物半导体层130、栅绝缘层142、栅极144、氧吸收层150、绝缘层160以及多个导电电极170。
氧化物半导体层130配置于缓冲层120上。氧化物半导体层130的材质例如是金属氧化物半导体材料,而金属氧化物半导体材料包括氧化铟镓锌(IGZO)或其他合适的材料。氧化物半导体层130包括通道区132以及多个低氧区134,其中,通道区132位于两相邻的低氧区134之间。再者,氧化物半导体层130的低氧区134的氧浓度低于通道区132的氧浓度。
栅绝缘层142覆盖通道区132而暴露出低氧区134。栅绝缘层142的材质例如是氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料。再者,栅极144配置于栅绝缘层142上,亦即栅绝缘层142位于氧化物半导体层130与栅极144之间。栅极144的材质包括金属、金属氧化物、有机导电材料或上述的组合。栅极144与栅绝缘层142共同构成岛状结构140,且岛状结构140位于氧化物半导体层130的通道区132上。在本实施例中,栅极144的宽度与栅绝缘层142的宽度大致接近,但本发明不限于此。在本发明的其他实施例中,栅极144的宽度也可以是小于栅绝缘层142的宽度。
氧吸收层150配置于氧化物半导体层130的低氧区134上,并具有多个第一开口150a。各第一开口150a暴露出具有第一面积A1的其中一低氧区134(如图2所示,A区域为其中一个第一开口150a的区域)。再者,在本实施例中,氧吸收层150可共形地覆盖栅极144,并且可更延伸至氧化物通道层130之外。换言之,氧吸收层150可包括第一部分152与第二部分154,其中,第一部分152接触于氧化物半导体层130的低氧区134,而第二部分154接触于栅极144、栅绝缘层142或缓冲层120。第一部分152具有第一氧浓度,而第二部分154具有第二氧浓度,其中,第一氧浓度高于第二氧浓度。氧吸收层150的材质包括镁、铝、硅、钛、钒、铬、镍、钇、锆、铌、钼、铈、钕、铪、钽、钨或上述的组合,但本发明不限于此。在本发明的其他实施例中,氧吸收层150也可以是其他合适的氧吸收材料,只要此氧吸收材料可吸收低氧区134的氧以获得所需的低阻值的低氧区134即可。氧吸收层150的厚度T例如是2nm~20nm,较佳是4nm~10nm。
绝缘层160配置于氧吸收层150上,且部分绝缘层160配置于第一开口150a中。绝缘层160的材质例如是氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料。详言之,绝缘层160覆盖氧吸收层150、氧化物半导体层130以与门栅极144,且绝缘层160具有多个第二开口160a。各第二开口160a位于其中一第一开口150a之内以暴露出具有第二面积A2的其中一低氧区134,其中,第二面积A2小于第一面积A1。
多个导电电极170分别设置于第二开口160a中以接触具有第二面积A2的低氧区134。导电电极170的材质包括金属、金属氧化物、有机导电材料或上述的组合。另外,在图1中OS长度是表示介于通道区132边界到导电电极170(源极/漏极)边界的长度,此区域为低阻值的区域。
值得一提的是,氧吸收层150与导电电极170由绝缘层160分隔开来。详言之,部分绝缘层160配置于第一开口150a中,并且此部分绝缘层160位于导电电极170(位于第二开口160a中)与氧吸收层150(位于第一开口150a以外的区域)之间以使此两者不接触且电性绝缘。如此一来,本发明可避免导电电极170透过第二开口160a(亦即,接触窗开口)与侧边的氧吸收层150中的氧吸收材料(例如氧化铝或反应不完全的铝)接触,进而可改善漏电流以使薄膜晶体管100具有较佳的元件特性。
关于薄膜晶体管100的制作方法将于下文中详细地描述。图3A至图3D是依照本发明的第一实施例的薄膜晶体管100的制作方法的剖面示意图。
请参照图3A,首先,于基板110上形成缓冲层120以整面性地覆盖基板110。接着,于缓冲层120上形成氧化物半导体层130。形成氧化物半导体层130的方法包括将氧化物半导体材料层(未绘示)形成于缓冲层120上,再将氧化物半导体材料层图案化以形成氧化物半导体层130。图案化的方法包括进行光刻蚀刻制程或其他合适的方法。再者,氧化物半导体层130具有通道区132及多个低氧区134,且通道区132位于两相邻的低氧区134之间。
然后,于氧化物半导体层130上形成栅绝缘层142与栅极144。栅极144与栅绝缘层142共同构成岛状结构140,且岛状结构140位于氧化物半导体层130的通道区132上。详言之,栅绝缘层142覆盖氧化物半导体层130的通道区132,且栅绝缘层142位于栅极144与氧化物半导体层130之间。形成栅绝缘层142与栅极144的方法包括依序将绝缘材料层(未绘示)与导电层(未绘示)形成于氧化物半导体层130及缓冲层120上,再将导电层与绝缘材料层图案化以形成栅极144以与门绝缘层142。图案化的方法包括进行光刻蚀刻制程或其他合适的方法。在本实施例中,采用同一个图案化步骤形成栅绝缘层142与形成栅极144,但本发明不限于此。在本发明的其他实施例中,亦可以是采用不同的图案化步骤形成栅绝缘层142与形成栅极144,以使栅极144的宽度小于栅绝缘层142的宽度。
请参照图3A,之后,于基板110上形成氧吸收层150,氧吸收层150至少接触于氧化物半导体130的低氧区134。在本实施例中,形成氧吸收层150的方法包括先将氧吸收材料(未绘示)形成于基板110上,使得至少部分的氧吸收材料接触氧化物半导体层130。此时,进行退火制程使氧吸收材料吸收氧化物半导体层130的氧而形成低氧区134。因而,氧吸收层150具有第一氧浓度的第一部分152以及具有第二氧浓度的第二部分154,其中,第一氧浓度高于第二氧浓度。并且,第一部分152即直接接触氧化物半导体层130,而第二部分154没有接触氧化物半导体层130。
接着,请参照图3B,于氧吸收层150的第一部分152中形成多个第一开口150a,各第一开口150a暴露出具有第一面积A1的其中一个低氧区134。形成第一开口150a的方法包括在氧吸收层150吸收低氧区134的氧使低氧区134的氧浓度低于通道区132的氧浓度之后,进行图案化步骤以移除部分的氧吸收层150而形成第一开口150a。图案化的方法包括进行光刻蚀刻制程或其他合适的方法。
请参照图3C,接着,于基板110上形成绝缘层160,且绝缘层160覆盖氧吸收层150、氧化物半导体层130以与门栅极144。在本实施例中,形成绝缘层160的方法包括先将绝缘材料(未绘示)形成于氧吸收层150上并填入第一开口150a中。接着,于绝缘层160中形成多个第二开口160a,各第二开口160a位于其中一第一开口150a之内以暴露出具有第二面积A2的其中一低氧区134,其中,第二面积A2小于第一面积A1。形成第二开口160a的方法包括进行图案化步骤以移除部分的绝缘层160而形成第二开口160a。图案化的方法包括进行光刻蚀刻制程或其他合适的方法。
值得一提的是,在本发明的一实施例中,第一开口150a与第二开口160a可借由相同一个光罩(未绘示)并采用不同的图案化步骤来形成,因此不需要制作额外的光罩,进而可避免增加成本。此时,为了让第一开口150a与第二开口160a的尺寸不同,两道图案化步骤的制程条件,诸如曝光强度、光阻厚度、蚀刻深度等,可以有所不同。然而,本发明不限于此。在本发明的其他实施例中,也可以是借由不同光罩(未绘示)分别形成第一开口150a与形成第二开口160a。
请参照图3D,然后,至少于第二开口160a中形成多个导电电极170。在本实施例中,形成导电电极170的方法包括先将导电电极材料(未绘示)形成于绝缘层160上并填入第二开口160a中,再将绝缘层160上的导电电极170图案化而形成。图案化的方法包括进行光刻蚀刻制程或其他合适的方法。
图4是依照本发明的第二实施例的薄膜晶体管200的剖面示意图。图4的实施例与上述图1的实施例相似,因此相同的元件以相同的符号表示,且不再重复说明。请参照图4,图4的实施例与上述图1的实施例的不同的处在于氧吸收层150仅包括第一部分152,而不包括第二部分154。
薄膜晶体管200的制作方法与上述薄膜晶体管100的制作方法相似,因此仅针对此两者不同的处说明而不再加以赘述。薄膜晶体管200的制作方法与上述薄膜晶体管100的制作方法的不同的处在于更包括移除图3A中氧吸收层150的第二部分154(亦即,未接触低氧区134的部分的氧吸收层150)的步骤。举例来说,在进行图案化步骤以移除部分的氧吸收层150而形成第一开口150a时(如图3B所示),可同时借由此图案化步骤移除氧吸收层150的第二部分154,但本发明不限于此。在本发明的其它实施例中,也可以在形成第一开口150a之前或之后,增加额外的步骤以移除氧吸收层150的第二部分154。
另外,形成氧吸收层150的氧吸收材料为铝时,第一部分152的材质例如是氧化铝,而第二部分154的材质例如是铝。因此,移除图3A中所示的第二部分154的方法可借由氧化铝与铝对蚀刻液的选择性不同来选择合适的蚀刻液进行湿式蚀刻制程以移除第二部分154。
以下将说明本发明的自行对准式的顶栅极结构的薄膜晶体管的设计具有的元件特性,其中,比较例是使用图1的薄膜晶体管100的结构,不过氧吸收层与导电电极接触,而实验例是使用图1的薄膜晶体管100的结构,并且氧吸收层150与导电电极170由绝缘层160分隔开来。
图5为比较例的薄膜晶体管的漏极电流-栅极电压(Ids-Vgs)曲线图。在图5中,曲线510~560所表示的薄膜晶体管的通道宽度与长度皆为5微米,曲线510~530所表示的薄膜晶体管的漏极电压(Vd)为10伏特,而曲线540~560所表示的薄膜晶体管的漏极电压为0.1伏特。再者,曲线510与曲线540所表示的薄膜晶体管的氧化物半导体层的单边的OS长度为1微米、曲线520与曲线550所表示的薄膜晶体管的氧化物半导体层的单边的OS长度为1.5微米以及曲线530与曲线560所表示的薄膜晶体管的氧化物半导体层的单边的OS长度为2微米。其中,单边的OS长度是表示介于通道区边界到导电电极(源极/漏极)边界的长度,此区域为低阻值的区域。由图5可得知,由于当栅极电压为负值时漏极电流偏高(约1.0E-10~1.0E-13安培),因此比较例的薄膜晶体管的结构有漏电流偏高的问题。
图6为实验例的薄膜晶体管的漏极电流-栅极电压曲线图。在图6中,曲线610~660所表示的薄膜晶体管的通道宽度与长度皆为5微米,曲线610~630所表示的薄膜晶体管的漏极电压为10伏特,而曲线640~660所表示的薄膜晶体管的漏极电压为0.1伏特。再者,曲线610与曲线640所表示的薄膜晶体管的氧化物半导体层的单边的OS长度为1微米、曲线620与曲线650所表示的薄膜晶体管的氧化物半导体层的单边的OS长度为1.5微米以及曲线630与曲线660所表示的薄膜晶体管的氧化物半导体层的单边的OS长度为2微米。由图6可得知,当栅极电压为负值时漏极电流非常小(约1.0E-12~1.0E-14安培,且如图6中的噪声所示已达机台的检测极限)。相较的下,本发明的薄膜晶体管100的结构由于氧吸收层150与导电电极170被绝缘层160分隔开来,故可改善漏电流的问题而具有较佳的元件特性。
综上所述,在本发明的薄膜晶体管及其制作方法中,氧吸收层的第一开口暴露出具有第一面积的低氧区,且绝缘层的第二开口位于第一开口内以暴露出具有第二面积的低氧区,其中,第二面积小于第一面积。换言之,氧吸收层可配置于第一开口以外的区域,绝缘层可配置于第二开口以外的区域,且第二开口位于第一开口内。再者,导电电极位于第二开口中以与低氧区的第二面积接触。因此,本发明的绝缘层被配置于导电电极(位于第二开口中)与氧吸收层(位于第一开口以外的区域)之间以使此两者不接触且电性绝缘。如此一来,本发明可避免导电电极透过第二开口(亦即,接触窗开口)与侧边的氧吸收层中的氧吸收材料(例如氧化铝或反应不完全的铝)接触,进而可改善漏电流以使薄膜晶体管具有较佳的元件特性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (21)

1.一种薄膜晶体管,配置于一基板上,该薄膜晶体管包括:
一氧化物半导体层,配置于该基板上,该氧化物半导体层包括一通道区以及多个低氧区,该通道区位于该多个低氧区之间;
一栅绝缘层,覆盖该通道区而暴露出该多个低氧区;
一栅极,该栅绝缘层位于该氧化物半导体层与该栅极之间;
一氧吸收层,配置于该氧化物半导体层的该多个低氧区上,并具有多个第一开口,各该第一开口暴露出具有一第一面积的其中一该低氧区;
一绝缘层,配置于该基板上,覆盖该氧吸收层、该氧化物半导体层以及该栅极,且该绝缘层具有多个第二开口,各该第二开口位于其中一该第一开口之内以暴露出具有一第二面积的其中一该低氧区,其中,该第二面积小于该第一面积;以及
多个导电电极,分别设置于该多个第二开口中以接触具有该多个第二面积的该多个低氧区。
2.如权利要求1所述的薄膜晶体管,其特征在于,该氧吸收层的材质包括镁、铝、硅、钛、钒、铬、镍、钇、锆、铌、钼、铈、钕、铪、钽、钨或上述的组合。
3.如权利要求1所述的薄膜晶体管,其特征在于,该氧吸收层的一第一部分具有一第一氧浓度,该第一部分接触于该氧化物半导体层。
4.如权利要求3所述的薄膜晶体管,其特征在于,该氧吸收层更包括一第二部分,该第二部分具有一第二氧浓度,且该第一氧浓度高于该第二氧浓度。
5.如权利要求1所述的薄膜晶体管,其特征在于,该氧吸收层覆盖该栅极并且更延伸至该氧化物通道层之外。
6.如权利要求1所述的薄膜晶体管,其特征在于,该氧吸收层的厚度为2nm~20nm。
7.如权利要求1所述的薄膜晶体管,其特征在于,该氧吸收层的厚度为4nm~10nm。
8.如权利要求1所述的薄膜晶体管,其特征在于,该氧吸收层与该多个导电电极由该绝缘层分隔开来。
9.如权利要求1所述的薄膜晶体管,其特征在于,该氧化物半导体层的该多个低氧区的氧浓度低于该通道区的氧浓度。
10.如权利要求1所述的薄膜晶体管,其特征在于,该栅极与该栅绝缘层共同构成一岛状结构,且该岛状结构位于该氧化物半导体层的该通道区上。
11.如权利要求1所述的薄膜晶体管,其特征在于,该多个导电电极的材质包括金属、金属氧化物、有机导电材料或上述的组合。
12.一种薄膜晶体管的制作方法,包括:
于一基板上形成一氧化物半导体层,具有一通道区及多个低氧区,且该通道区位于该多个低氧区之间;
于该基板上形成一栅绝缘层,该栅绝缘层覆盖该氧化物半导体层的该通道区;
于该基板上形成一栅极,该栅绝缘层位于该栅极与该氧化物半导体层之间;
于该基板上形成一氧吸收层,该氧吸收层接触于该氧化物半导体的该多个低氧区;
于该氧吸收层中形成多个第一开口,各该第一开口暴露出具有一第一面积的其中一该低氧区;
于该基板上形成一绝缘层,覆盖该氧吸收层、该氧化物通半导体层以及该栅极;
于该绝缘层中形成多个第二开口,各该第二开口位于其中一该第一开口之内以暴露出具有一第二面积的其中一该低氧区,其中,该第二面积小于该第一面积;以及
于该多个第二开口中形成多个导电电极。
13.如权利要求12所述的薄膜晶体管的制作方法,其特征在于,形成该氧吸收层的方法包括先将一氧吸收材料形成于该基板上,该氧吸收材料接触该氧化物半导体层的该多个低氧区以吸收该多个低氧区的氧。
14.如权利要求13所述的薄膜晶体管的制作方法,其特征在于,形成该多个第一开口的方法包括在吸收该多个低氧区的氧使该多个低氧区的氧浓度低于该通道区的氧浓度之后,进行一图案化步骤以移除部分的该氧吸收层而形成该多个第一开口。
15.如权利要求14所述的薄膜晶体管的制作方法,其特征在于,该图案化步骤更包括移除未接触该多个低氧区的部分的该氧吸收层。
16.如权利要求13所述的薄膜晶体管的制作方法,其特征在于,该氧吸收材料包括镁、铝、硅、钛、钒、铬、镍、钇、锆、铌、钼、铈、钕、铪、钽、钨或上述的组合。
17.如权利要求12所述的薄膜晶体管的制作方法,其特征在于,采用相同一个光罩形成该多个第一开口与形成该多个第二开口。
18.如权利要求17所述的薄膜晶体管的制作方法,其特征在于,采用不同的图案化步骤形成该多个第一开口与形成该多个第二开口。
19.如权利要求12所述的薄膜晶体管的制作方法,其特征在于,采用不同光罩分别形成该多个第一开口与该多个第二开口。
20.如权利要求12所述的薄膜晶体管的制作方法,其特征在于,形成该栅绝缘层与该栅极的方法包括依序将一绝缘材料层与一导电层形成于该氧化物半导体层上,再将该绝缘材料层与该导电层图案化以形成该栅极以及该栅绝缘层。
21.如权利要求20所述的薄膜晶体管的制作方法,其特征在于,该栅极与该栅绝缘层共同构成一岛状结构,且该岛状结构位于该氧化物半导体层的该通道区上。
CN201310559447.8A 2013-09-23 2013-11-11 薄膜晶体管及其制作方法 Pending CN103545380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102134085A TWI528564B (zh) 2013-09-23 2013-09-23 薄膜電晶體及其製作方法
TW102134085 2013-09-23

Publications (1)

Publication Number Publication Date
CN103545380A true CN103545380A (zh) 2014-01-29

Family

ID=49968646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310559447.8A Pending CN103545380A (zh) 2013-09-23 2013-11-11 薄膜晶体管及其制作方法

Country Status (3)

Country Link
US (1) US20150084036A1 (zh)
CN (1) CN103545380A (zh)
TW (1) TWI528564B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN105140271A (zh) * 2015-07-16 2015-12-09 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052025A1 (en) * 2005-09-06 2007-03-08 Canon Kabushiki Kaisha Oxide semiconductor thin film transistor and method of manufacturing the same
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
CN101752365A (zh) * 2008-12-04 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构
US20120242627A1 (en) * 2011-03-21 2012-09-27 Qualcomm Mems Technologies Amorphous oxide semiconductor thin film transistor fabrication method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052025A1 (en) * 2005-09-06 2007-03-08 Canon Kabushiki Kaisha Oxide semiconductor thin film transistor and method of manufacturing the same
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
CN101752365A (zh) * 2008-12-04 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构
US20120242627A1 (en) * 2011-03-21 2012-09-27 Qualcomm Mems Technologies Amorphous oxide semiconductor thin film transistor fabrication method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN104659107B (zh) * 2015-01-08 2018-02-06 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
CN105140271A (zh) * 2015-07-16 2015-12-09 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置

Also Published As

Publication number Publication date
TWI528564B (zh) 2016-04-01
US20150084036A1 (en) 2015-03-26
TW201513368A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI567995B (zh) 薄膜電晶體及其製造方法
US10692951B2 (en) Back plate and manufacturing method thereof
US8853699B2 (en) Thin film transistor and method of forming the same
US20150295092A1 (en) Semiconductor device
US20150129865A1 (en) Semiconductor device and method for manufacturing same
US10964790B1 (en) TFT substrate and manufacturing method thereof
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
US9117768B2 (en) Display substrate having a thin film transistor and method of manufacturing the same
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
CN103972298A (zh) 薄膜晶体管及其制造方法
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US10833104B2 (en) Array substrate and its fabricating method, display device
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
CN103578984B (zh) 半导体元件及其制造方法
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
US9972643B2 (en) Array substrate and fabrication method thereof, and display device
TW201733090A (zh) 畫素結構與其製造方法
CN103545380A (zh) 薄膜晶体管及其制作方法
US10249763B2 (en) Array substrate, and display device, and fabrication methods
CN214477474U (zh) 一种薄膜晶体管
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
US20230187555A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140129