CN103531620A - 一种基于n型注入层的igbt芯片及其制造方法 - Google Patents

一种基于n型注入层的igbt芯片及其制造方法 Download PDF

Info

Publication number
CN103531620A
CN103531620A CN201310527108.1A CN201310527108A CN103531620A CN 103531620 A CN103531620 A CN 103531620A CN 201310527108 A CN201310527108 A CN 201310527108A CN 103531620 A CN103531620 A CN 103531620A
Authority
CN
China
Prior art keywords
igbt chip
implanted layer
type implanted
active area
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310527108.1A
Other languages
English (en)
Other versions
CN103531620B (zh
Inventor
刘江
包海龙
张宇
刘隽
车家杰
赵哿
高明超
金锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Shanghai Electric Power Co Ltd
Smart Grid Research Institute of SGCC
Original Assignee
State Grid Corp of China SGCC
State Grid Shanghai Electric Power Co Ltd
Smart Grid Research Institute of SGCC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Shanghai Electric Power Co Ltd, Smart Grid Research Institute of SGCC filed Critical State Grid Corp of China SGCC
Priority to CN201310527108.1A priority Critical patent/CN103531620B/zh
Publication of CN103531620A publication Critical patent/CN103531620A/zh
Application granted granted Critical
Publication of CN103531620B publication Critical patent/CN103531620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件技术，具体涉及一种基于N型注入层的IGBT芯片及其制造方法。IGBT芯片包括有源区、终端区和栅极区，在所述有源区和所述终端区均设有N型注入层；所述N型注入层在有源区包括以下设置方式：所述N型注入层包围P-基区；所述N型注入层包围P-基区且延伸到栅氧化层的下方和所述N型注入层包围P-基区且未包围P-基区拐角处。还提供了一种IGBT芯片的制造方法，本发明中在IGBT设计时引入N型注入层，优化了终端区的设计，降低了终端区的尺寸。同时降低了有源区的饱和电压，提高了芯片的电流能力。本发明在不影响IGBT芯片其他性能的前提下，通过引入N型注入层，优化IGBT芯片各功能区域的比例，提高了IGBT芯片的电流能力。

Description

一种基于N型注入层的IGBT芯片及其制造方法
技术领域
本发明涉及半导体器件技术，具体涉及一种基于N型注入层的IGBT芯片及其制造方法。
背景技术
IGBT（绝缘栅双极晶体管）同时具有单极性器件和双极性器件的优点，驱动电路简单，控制电路功耗和成本低，饱和电压低，器件自身损耗小，是未来高压大电流的发展方向。
IGBT为三端器件，包括正面发射极，栅极及背面集电极。IGBT芯片有源区剖面图详见图1，包括正面的发射极6，栅极1和背面的集电极7。表面为MOSFET结构，背面为寄生PNP管结构。其中：1多晶，2氧化层，3P-基区，4N+发射区，5P+集电区，6发射极金属，7集电极金属。
IGBT设计需综合考虑导通损耗，关断损耗和安全工作区，IGBT设计折衷三角见图2。
IGBT芯片由功能划分为：有源区、终端区和栅极区三部分，其俯视图见图3。有源区又称元胞区，为芯片的功能区域，主要影响芯片的电流相关参数，如饱和电压VCE(sat)，阈值电压VGE(th)，在芯片总面积中比例尽量增大。终端区位于芯片的边缘区域，主要影响芯片的击穿电压V(BR)CES，在芯片总面积中比例尽量缩小。栅极区为芯片的栅极控制区域，影响器件的开关特性，在芯片总面积中比例尽量缩小。栅极区一般加入栅极镇流电阻结构，抑制有源区各部分阈值电压和开关速度的不均匀，防止电流局部集中。
提高IGBT的功率密度是IGBT发展方向之一，可通过增大有源区的面积，增加有源区的电流密度等措施实现。现有的IGBT技术存在饱和电压大，导通损耗大的缺点。另现有IGBT芯片终端区的尺寸大，压缩了有源区的面积（即有效芯片的面积），压缩终端区尺寸也是IGBT发展方向之一。
发明内容
针对现有技术的不足，本发明的目的是提供一种基于N型注入层的IGBT芯片，另一目的是提供一种基于N型注入层的IGBT芯片的制造方法，本发明中在IGBT设计时引入N型注入层，优化了终端区的设计，降低了终端区的尺寸。同时降低了有源区的饱和电压，提高了芯片的电流能力。本发明在不影响IGBT芯片其他性能的前提下，通过引入N型注入层，优化IGBT芯片各功能区域的比例，提高了IGBT芯片的电流能力。
本发明的目的是采用下述技术方案实现的：
本发明提供一种基于N型注入层的IGBT芯片，所述IGBT芯片包括有源区、终端区和栅极区，其改进之处在于，在所述有源区和所述终端区均设有N型注入层；所述N型注入层在有源区包括以下设置方式：所述N型注入层包围P-基区；所述N型注入层包围P-基区且延伸到栅氧化层的下方和所述N型注入层包围P-基区且未包围P-基区拐角处。
进一步地，所述有源区称为元胞区，集成IGBT芯片的电流参数；所述有源区包括N-衬底区；N-衬底区表面的栅极氧化层，沉积在栅极氧化层上的多晶硅栅极；栅极氧化层与N-衬底区之间的P-基区；位于P-基区与栅极氧化层之间的N+区；位于N-衬底区下方P+集电极；位于栅极氧化层上方的发射极金属以及P+集电极下方的集电极金属；
所述N型注入层设置于P-基区的外侧，包围P-基区，形成空穴阻挡层，用于在IGBT芯片导通状况下增加过剩载流子浓度，能够增强有源区的载流能力。
进一步地，所述终端区位于IGBT芯片的边缘区域，集成IGBT芯片的耐压参数，所述终端区包括终端基本单元；所述终端基本单元包括场板、场限环、结终端延伸保护模块、横向变掺杂模块和阻性场板，所述终端基本单元用于减少有源区边缘PN结的曲率，耗尽层横向延伸，增强水平方向的耐压能力；
在场限环上设有N型注入层，所述N型注入层的厚度等于场限环的厚度；所述N型注入层使终端区由非穿通型变为穿通型。
进一步地，所述N型注入层的厚度为4-8um，掺杂元素为N型掺杂元素，包括但不限于磷元素，掺杂浓度为E11-E13/cm3。
进一步地，所述栅极区集成IGBT芯片的开关特性，位于有源区一角，包括栅焊盘区和栅汇流条区；栅内阻串联在所述栅焊盘区和栅汇流条区之间。
本发明基于另一目的提供的一种基于N型注入层的IGBT芯片的制造方法，其改进之处在于，所述方法包括下述步骤：
A、制造N型注入层；
B、制造IGBT芯片的有源区、终端区和栅极区。
进一步地，所述步骤A包括下述步骤：
a、对N型注入层进行光刻，光刻工艺由涂胶-曝光-显影组成，其目的为将光刻版上的图形转移到硅片表面的光刻胶上，为后续注入或腐蚀工艺作准备。光刻搭配后续工艺，即可在硅片上形成图形；
b、对N型注入层进行注入：N型注入层的厚度为4-8um，掺杂元素为N型掺杂元素，包括磷元素，掺杂浓度为E11-E13/cm3；
c、对N型注入层进行去胶，去胶有干法去胶和湿法去胶，干法去胶使用气体为O2，去光刻胶中的C生成CO；湿法去胶采用H2SO4与H2O2，其强氧化性使胶中的C氧化为CO2；
d、对N型注入层进行推结，包括采用炉管、快速热退火和激光方式。推结工艺需控制温度，时间，气体等参数，如炉管推结温度范围900-2000℃，时间为10-500min，气体为N2等。
进一步地，所述步骤B包括下述步骤：
B1，制造IGBT芯片的终端区-耐压环掩膜板；
B2，制造IGBT芯片的有源区掩模版；
B3，制造IGBT芯片的多晶掩模版；
B4，制造IGBT芯片的孔掩模版；
B5，制造IGBT芯片的金属掩模版；
B6，制造IGBT芯片的钝化掩模版；
B7，制造IGBT芯片的背面。
进一步地，所述步骤A的N型注入层或穿插在步骤B中进行；包括步骤B1-A-B2-B3-B4-B5-B6-B7，或步骤B1-B2-A-B3-B4-B5-B6-B7。
与现有技术比，本发明达到的有益效果是：
（一）本发明引入N型注入层，优化了终端区的设计，降低了终端区的尺寸；
（二）本发明引入N型注入层，优化了有源区的设计，降低了饱和电压，提高了IGBT芯片电流能力；
（三）与传统IGBT制造工艺兼容，工艺易实现，可行性强；
（四）与新型IGBT结构和设计理念兼容，易移植，可塑性强。
（五）本发明提供的IGBT芯片适用于硅材料，也可拓展到SIC等材料，扩大了适用范围。
附图说明
图1是IGBT芯片有源区剖面图；
图2是IGBT设计折衷三角图；
图3是IGBT芯片俯视图；
图4A是IGBT传统终端场环结构（PR）；
图4B是本发明IGBT终端场环结构（N型注入层+PR）一种制造方法；
图5是本发明IGBT有源区结构制造方法实施例1；
图6是本发明IGBT有源区结构制造方法实施例2；
图7是本发明IGBT有源区结构制造方法实施例3；
其中：1-多晶，2-氧化层，3-P-基区，4-N+发射区，5-P+集电区，6-发射极金属，7-集电极金属；8-栅极氧化层；9-N型注入层（NR）；
图8是本发明IGBT N型注入层工艺模块制造方法。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明提供一种基于N型注入层的IGBT芯片，所述IGBT芯片包括有源区、终端区和栅极区，在所述有源区和所述终端区均设有N型注入层。
所述有源区称为元胞区，集成IGBT芯片的电流参数；所述有源区包括N-衬底区；N-衬底区表面的栅极氧化层，沉积在栅极氧化层上的多晶硅栅极；栅极氧化层与N-衬底区之间的P-基区；位于P-基区与栅极氧化层之间的N+区；位于N-衬底区下方P+集电极；位于栅极氧化层上方的发射极金属以及P+集电极下方的集电极金属；所述N型注入层设置于P-基区的外侧，包围P-基区，形成空穴阻挡层，使得P-基区/N-一侧，在IGBT导通状况下过剩载流子浓度增加，增强了有源区的载流能力，提高了IGBT芯片的电流能力。相反的，在同样芯片面积和测试电流下，本发明的IGBT将拥有较小的饱和电压VCE(sat)。图5-图7为IGBT有源区引入N型注入层的剖面图。
实施例1
本发明IGBT有源区结构制造方法实施例1见图5。图5中，N型注入层9包围P-基区3，作用1，P-基区横、纵向尺寸压缩，P-基区间距增大，过剩载流子浓度增加，饱和电压降低。作用2，沟道长度变短，沟道电阻变小，饱和电压降低。作用3，P-基区拐角处曲率半径减小，击穿电压降低，存在击穿的风险。其中作用1、2为优点，作用3为缺点，需折衷考虑。
实施例2
本发明IGBT有源区结构制造方法实施例2见图6。图6中，N型注入层9包围P-基区3且延伸到栅氧化层8的下方。作用1，与例1比，过剩载流子农地进一步增加，饱和电压进一步降低。作用2，沟道长度变短，，沟道电阻变小，饱和电压降低。作用3，P-基区拐角处曲率半径减小，击穿电压降低，存在击穿的风险。作用4，与例1相比，可减少N型注入层光刻版，成本降低。其中作用1、2、4为优点，作用3为缺点，需折衷考虑。实施实例2在例1的基础上进一步增强了IGBT的电流能力，但同样存在击穿的风险。
实施例3
本发明IGBT有源区结构制造方法实施例3见图7。图7中，与实施实例1相比，N型注入层9包围P-基区3且未包围P-基区拐角处。因此继承了实施实例1的优点1、2，而避免了实施实例1的缺点3，即避免了击穿的风险。
所述终端区位于IGBT芯片的边缘区域，集成IGBT芯片的耐压参数，所述终端区包括终端基本单元；所述终端基本单元包括场板、场限环、结终端延伸保护模块、横向变掺杂模块和阻性场板，所述终端基本单元用于减少有源区边缘PN结的曲率，耗尽层横向延伸，增强水平方向的耐压能力；在场限环上设有N型注入层，所述N型注入层的厚度等于场限环的厚度；所述N型注入层使终端区由非穿通型变为穿通型。
本发明中在设计场限环PR结构前引入N型注入层，N型注入层结深与PR相当，一般为4-8um，掺杂浓度为E11-E13/cm3，掺杂元素一般为磷元素，也可以为其他N型掺杂元素。加入N型注入层后，IGBT终端横向结构由非穿通（NPT）变为穿通型（PT）。根据IGBT纵向结构设计理念，PT与NPT相比，N-基区厚度可大幅减小，可推得终端的尺寸也大幅减小，减少了终端区占芯片总面积的比例。IGBT场限环终端结构如图4A，本发明终端结构如图4B。
所述栅极区集成IGBT芯片的开关特性，位于有源区一角，包括栅焊盘区和栅汇流条区；栅内阻串联在所述栅焊盘区和栅汇流条区之间。
本发明还提供一种基于N型注入层的IGBT芯片的制造方法，包括下述步骤：
A、制造N型注入层；
B、制造IGBT芯片的有源区、终端区和栅极区。
N型注入层流程如图8所示，包括下述步骤：
a、对N型注入层进行光刻，光刻工艺主要由涂胶-曝光-显影组成，其目的为将光刻版上的图形转移到硅片表面的光刻胶上，为后续注入或腐蚀工艺作准备。光刻搭配后续工艺，即可在硅片上形成图形，类似于照相技术；b、对N型注入层进行注入：N型注入层的厚度为4-8um，掺杂元素为N型掺杂元素，包括磷元素，掺杂浓度为E11-E13/cm3；
c、对N型注入层进行去胶，去胶有干法去胶和湿法去胶，干法去胶使用气体主要为O2，去光刻胶中的C生成CO。湿法去胶常用H2SO4与H2O2，其强氧化性使胶中的C氧化为CO2；
d、对N型注入层进行推结，主要可分为炉管、快速热退火和激光等方式，推结工艺需控制温度，时间，气体等参数，如炉管推结温度范围900-2000℃，时间为10-500min，气体为N2等。
所述步骤B包括下述步骤：
B1、制造IGBT芯片的终端区耐压环掩膜板：在耐压环区域N型掺杂，在IGBT芯片设计时通过向衬底掺杂完成耐压环的场板结构，所述场板结构通过多晶场板、金属场板结构或孔结构与耐压环接触，形成等电位。
B2、制造IGBT芯片的有源区掩模版：有源区与终端区的P-阱区同时注入，所述有源区的P-阱区形成MOS结构；终端区的P-阱区形成终端区场环结构。
B3、制造IGBT芯片的多晶掩模版：所述步骤C中，多晶掩模版包含多晶硅，所述多晶硅分布在有源区，栅极区和终端区；有源区多晶硅形成MOS栅结构，栅极区多晶硅为有源区MOS栅结构汇总区域，终端区多晶硅形成终端区的场板结构。
B4、制造IGBT芯片的孔掩模版：所述孔掩模版包括孔；所述孔分布在有源区，栅极区和终端区；有源区孔为IGBT芯片发射极引出端；栅极区孔为IGBT芯片栅极引出端；终端区孔为场板与场环接触孔，形成接触场板结构。
B5、制造IGBT芯片的金属掩模版：所述金属掩模版包括金属；所述金属分布在有源区，栅极区和终端区；有源区金属为IGBT芯片发射极引出端；栅极区金属IGBT芯片栅极引出端；终端区金属形成终端场板结构。
B6、制造IGBT芯片的钝化掩模版：所述钝化掩模版包括钝化；所述钝化分布在终端区，有源区，栅极区；终端区钝化为IGBT芯片终端区保护材料，用于隔离和保护芯片；有源区和栅极区钝化开口为IGBT芯片栅焊盘区，用于对IGBT芯片封装，发射极和栅极打线位置。
N型注入层工艺模块不影响IGBT芯片的其他制造工艺，可放在IGBT其他工艺模块制造前，也可穿插在IGBT其他工艺模块制造中。在实际流片中，可根据需求，相应增加，删减或优化N型注入层工艺步骤。
如步骤A-B1-B2-B3-B4-B5-B6-B7，或步骤B1-A-B2-B3-B4-B5-B6-B7，或步骤B1-B2-A-B3-B4-B5-B6-B7。其中步骤A-B1-B2-B3-B4-B5-B6-B7为A步骤N型注入层在B步骤前，步骤B1-A-B2-B3-B4-B5-B6-B7和步骤B1-B2-A-B3-B4-B5-B6-B7为A步骤N型注入层穿插在步骤B中。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种基于N型注入层的IGBT芯片，所述IGBT芯片包括有源区、终端区和栅极区，其特征在于，在所述有源区和所述终端区均设有N型注入层；所述N型注入层在有源区包括以下设置方式：所述N型注入层包围P-基区；所述N型注入层包围P-基区且延伸到栅氧化层的下方和所述N型注入层包围P-基区且未包围P-基区拐角处。
2.如权利要求1所述的IGBT芯片，其特征在于，所述有源区称为元胞区，集成IGBT芯片的电流参数；所述有源区包括N-衬底区；N-衬底区表面的栅极氧化层，沉积在栅极氧化层上的多晶硅栅极；栅极氧化层与N-衬底区之间的P-基区；位于P-基区与栅极氧化层之间的N+区；位于N-衬底区下方P+集电极；位于栅极氧化层上方的发射极金属以及P+集电极下方的集电极金属；
所述N型注入层设置于P-基区的外侧，包围P-基区，形成空穴阻挡层，用于在IGBT芯片导通状况下增加过剩载流子浓度，能够增强有源区的载流能力。
3.如权利要求1所述的IGBT芯片，其特征在于，所述终端区位于IGBT芯片的边缘区域，集成IGBT芯片的耐压参数，所述终端区包括终端基本单元；所述终端基本单元包括场板、场限环、结终端延伸保护模块、横向变掺杂模块和阻性场板，所述终端基本单元用于减少有源区边缘PN结的曲率，耗尽层横向延伸，增强水平方向的耐压能力；
在场限环上设有N型注入层，所述N型注入层的厚度等于场限环的厚度；所述N型注入层使终端区由非穿通型变为穿通型。
4.如权利要求2或3所述的IGBT芯片，其特征在于，所述N型注入层的厚度为4-8um，掺杂元素为N型掺杂元素，包括但不限于磷元素，掺杂浓度为E11-E13/cm3。
5.如权利要求1所述的IGBT芯片，其特征在于，所述栅极区集成IGBT芯片的开关特性，位于有源区一角，包括栅焊盘区和栅汇流条区；栅内阻串联在所述栅焊盘区和栅汇流条区之间。
6.一种基于N型注入层的IGBT芯片的制造方法，其特征在于，所述方法包括下述步骤：
A、制造N型注入层；
B、制造IGBT芯片的有源区、终端区和栅极区。
7.如权利要求6所述的制造方法，其特征在于，所述步骤A包括下述步骤：
a、对N型注入层进行光刻，光刻工艺由涂胶-曝光-显影组成，用于将光刻版上的图形转移到硅片表面的光刻胶上，为后续注入或腐蚀工艺作准备；
b、对N型注入层进行注入：N型注入层的厚度为4-8um，掺杂元素为N型掺杂元素，包括磷元素，掺杂浓度为E11-E13/cm3；
c、对N型注入层进行去胶，去胶包括干法去胶和湿法去胶，所述干法去胶使用气体为O2，去光刻胶中的C生成CO；所述湿法去胶采用H2SO4与H2O2，其强氧化性使胶中的C氧化为CO2；
d、对N型注入层进行推结，包括采用炉管、快速热退火和激光方式。
8.如权利要求6所述的制造方法，其特征在于，所述步骤B包括下述步骤：
B1，制造IGBT芯片的终端区耐压环掩膜板；
B2，制造IGBT芯片的有源区掩模版；
B3，制造IGBT芯片的多晶掩模版；
B4，制造IGBT芯片的孔掩模版；
B5，制造IGBT芯片的金属掩模版；
B6，制造IGBT芯片的钝化掩模版；
B7，制造IGBT芯片的背面工艺。
9.如权利要求6所述的制造方法，其特征在于，所述步骤A的N型注入层或穿插在步骤B中进行；包括步骤B1-A-B2-B3-B4-B5-B6-B7或步骤B1-B2-A-B3-B4-B5-B6-B7。
CN201310527108.1A 2013-10-30 2013-10-30 一种基于n型注入层的igbt芯片及其制造方法 Active CN103531620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310527108.1A CN103531620B (zh) 2013-10-30 2013-10-30 一种基于n型注入层的igbt芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310527108.1A CN103531620B (zh) 2013-10-30 2013-10-30 一种基于n型注入层的igbt芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN103531620A true CN103531620A (zh) 2014-01-22
CN103531620B CN103531620B (zh) 2017-02-08

Family

ID=49933484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310527108.1A Active CN103531620B (zh) 2013-10-30 2013-10-30 一种基于n型注入层的igbt芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN103531620B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
CN105097508A (zh) * 2015-08-31 2015-11-25 上海华虹宏力半导体制造有限公司 电荷存储型igbt的制造方法
CN106033772A (zh) * 2015-03-19 2016-10-19 国家电网公司 一种具有改善安全工作区的igbt器件及其制造方法
CN106033773A (zh) * 2015-03-19 2016-10-19 国家电网公司 一种具有空穴旁路结构的igbt器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169892A (zh) * 2011-03-09 2011-08-31 电子科技大学 一种增强型平面绝缘栅双极型晶体管
US20130119432A1 (en) * 2010-10-27 2013-05-16 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN103367398A (zh) * 2013-07-23 2013-10-23 上海北车永电电子科技有限公司 终端保护环及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130119432A1 (en) * 2010-10-27 2013-05-16 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN102169892A (zh) * 2011-03-09 2011-08-31 电子科技大学 一种增强型平面绝缘栅双极型晶体管
CN103367398A (zh) * 2013-07-23 2013-10-23 上海北车永电电子科技有限公司 终端保护环及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
CN104241348B (zh) * 2014-08-28 2018-03-27 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
CN106033772A (zh) * 2015-03-19 2016-10-19 国家电网公司 一种具有改善安全工作区的igbt器件及其制造方法
CN106033773A (zh) * 2015-03-19 2016-10-19 国家电网公司 一种具有空穴旁路结构的igbt器件及其制造方法
CN105097508A (zh) * 2015-08-31 2015-11-25 上海华虹宏力半导体制造有限公司 电荷存储型igbt的制造方法

Also Published As

Publication number Publication date
CN103531620B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN108183131A (zh) 一种集成sbd结构的单侧mos型器件制备方法
WO2022042481A1 (zh) 逆导型igbt芯片
WO2019157819A1 (zh) 一种具有三维沟道的复合栅igbt芯片
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
JP2015023141A (ja) 半導体装置
CN103531620A (zh) 一种基于n型注入层的igbt芯片及其制造方法
CN115832057A (zh) 一种碳化硅mosfet器件以及制备方法
JP2005101551A (ja) 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子
CN115528117A (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115832039A (zh) 一种逆导型igbt器件
CN102034815B (zh) 一种igbt及其制作方法
CN116646401B (zh) 一种碳化硅异质结的共源共栅mosfet器件
CN116387358B (zh) 门极换流晶闸管及其制备方法
CN112768532A (zh) 一种单片集成续流二极管的SiC MOSFET器件及其制备方法
CN104795438A (zh) 一种能抑制负阻效应的sa-ligbt
CN203562430U (zh) 一种基于n型注入层的igbt芯片
CN102842611B (zh) 一种5块掩模版igbt芯片及其制造方法
CN103022114B (zh) 一种基于截止环的高压大功率igbt芯片及其设计方法
KR101534104B1 (ko) 반도체 소자
CN114220860A (zh) 一种高可靠性平面栅SiC MOSFET器件结构及其制备方法
CN210743952U (zh) 一种高压dmos器件
CN108172610B (zh) 一种具有内置镇流电阻的高压igbt器件
CN102931228B (zh) 逆导igbt器件及制造方法
RU2749386C2 (ru) Способ производства структуры единичной ячейки силиконово-карбидного моп-транзистора

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant