CN102543776B - 形成焊垫再分布的方法 - Google Patents

形成焊垫再分布的方法 Download PDF

Info

Publication number
CN102543776B
CN102543776B CN201010594916.6A CN201010594916A CN102543776B CN 102543776 B CN102543776 B CN 102543776B CN 201010594916 A CN201010594916 A CN 201010594916A CN 102543776 B CN102543776 B CN 102543776B
Authority
CN
China
Prior art keywords
pad
layer
medium layer
contact pad
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010594916.6A
Other languages
English (en)
Other versions
CN102543776A (zh
Inventor
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010594916.6A priority Critical patent/CN102543776B/zh
Publication of CN102543776A publication Critical patent/CN102543776A/zh
Application granted granted Critical
Publication of CN102543776B publication Critical patent/CN102543776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成焊垫再分布的方法，包括：提供半导体芯片，所述半导体芯片顶层为焊垫层，所述焊垫层包括第一介质层以及位于所述第一介质层中的焊垫；形成第二介质层，覆盖所述焊垫层；在所述第二介质层中形成接触焊垫，所述接触焊垫位于所述焊垫上；在所述第二介质层和所述接触焊垫的表面形成再分布连线，与所述接触焊垫连接，再分布所述焊垫。本发明可以减少芯片的电迁移问题，延长芯片的使用寿命。

Description

形成焊垫再分布的方法
技术领域
本发明涉及半导体技术领域，尤其涉及为了芯片封装方便形成焊垫再分布的方法。
背景技术
现有技术中，进行芯片封装时，需要将芯片顶层的焊垫与引线框架上对应的焊垫或者引线对接，这样可以通过引线框架将芯片与外部电路连接。其中，引线框架一般为标准模式，进行封装的芯片的焊垫位置与引线框架上的焊垫或者引线位置并不对应，因此需要对芯片顶层的焊垫进行再分布，使焊垫可以与引线框架上的焊垫或者引线电连接。
图1a～图1e为现有技术的对芯片顶层焊垫进行再分布的方法的剖面结构示意图。
参考图1a，提供半导体芯片10，该半导体芯片10的底层为器件结构层11，顶层为焊垫层12，该焊垫层12包括介质层121以及位于介质层121中的焊垫122，该焊垫122的材料为铜。参考图1b，在所述焊垫层12上形成介质层13。参考图1c，利用光刻、刻蚀工艺在所述介质层13形成通孔131。参考图1d，利用物理气相沉积铝层，填充所述通孔，并且覆盖介质层13的表面；通孔内的金属铝作为接触焊垫141，光刻、刻蚀介质层13表面的金属铝，形成再分布连线142，该再分布连线14以及通孔内的金属铝141将焊垫122再分布，使焊垫122可以通过再分布连线142以及接触焊垫141可以与引线框架上的焊垫或者引线电连接。参考图1e，形成钝化层15，覆盖所述再分布连线142以及接触焊垫141，同时也覆盖介质层13暴露出的表面，该钝化层15起到保护再分布连线142以及接触焊垫141的作用。之后，可以在钝化层15上开口，以暴露出需要与引线框架上的焊垫或者引线的位置。
现有技术中，在形成再分布连线和接触焊垫时，再分布连线和接触焊垫的表面非常不规则；而且，在形成再分布连线和接触焊垫时，会形成空隙，空隙的存在会导致电迁移问题，此不规则的表面会加剧电迁移问题，影响器件的寿命。
图2a为现有技术的焊垫再分布后进行的第一种模式失效时间测试的结构示意图，失效时间测试的时间为370个小时，在通孔内填充导电材料时不可避免的形成的空隙16位于接触焊垫141内。图2b为现有技术的焊垫再分布后进行的第二种模式失效时间测试的结构示意图，失效时间测试的时间为164个小时，在通孔内填充导电材料时不可避免的形成的空隙17位于再分布连线的右上方。这两种模式下，随着电子的移动(沿图中箭头所表示的方向)，空隙16、17会向周围扩大，随着时间延长，空隙会阻塞在再分布连线142与接触焊垫141的通路上，从而导致电路不能流通，芯片失效不可用。
发明内容
本发明解决的问题是现有技术的形成焊垫再分布的方法，再分布连线比接触焊垫高出很多，形状不规则，会加剧电迁移问题，从而影响器件的寿命。
为解决上述问题，本发明提供一种形成焊垫再分布的方法，包括：
提供半导体芯片，所述半导体芯片顶层为焊垫层，所述焊垫层包括第一介质层以及位于所述第一介质层中的焊垫；
形成第二介质层，覆盖所述焊垫层；
在所述第二介质层中形成接触焊垫，所述接触焊垫位于所述焊垫上；
在所述第二介质层和所述接触焊垫的表面形成再分布连线，与所述接触焊垫连接，再分布所述焊垫。
可选的，还包括：形成钝化层，覆盖所述再分布连线以及所述第二介质层暴露出的部分。
可选的，所述在所述第二介质层中形成接触焊垫包括：
在所述第二介质层的表面形成图形化的光刻胶，定义出接触焊垫的图形；
以所述图形化的光刻胶为掩膜，刻蚀所述第二介质层，形成通孔；
在通孔内填充导电材料形成接触焊垫；
去除图形化的光刻胶。
可选的，所述在通孔内填充导电材料形成接触焊垫包括：
形成导电层，覆盖所述第二介质层并填满所述通孔；
在所述导电层上形成图形化的光刻胶，覆盖所述通孔对应的所述导电层的位置；
以所述图形化的光刻胶为掩膜，刻蚀去除第二介质层表面的导电材料，形成接触焊垫；
去除所述图形化的光刻胶。
可选的，所述接触焊垫的材料为铝。
可选的，在所述第二介质层和所述接触焊垫的表面形成再分布连线包括：
形成导电层，覆盖所述第二介质层和所述接触焊垫；
图形化所述导电层，在所述第二介质层和所述接触焊垫的表面形成再分布连线。
可选的，所述再分布连线的材料为铝。
可选的，所述焊垫的材料为铜或铝。
与现有技术相比，本发明具有以下优点：
本发明的形成焊垫再分布的方法，在第二介质层中形成接触焊垫后，再在所述第二介质层和所述接触焊垫的表面形成再分布连线，因此再分布连线在接触焊垫上方的部分高出其他部分或者与其他部分相平(在本发明具体实施例中，在接触焊垫上方的部分高出其他部分)，这样的形状与现有技术相比，可以减少空隙导致的电迁移问题，延长芯片的使用寿命。
附图说明
图1a～图1e为现有技术的对芯片顶层焊垫进行再分布的方法的剖面结构示意图；
图2a为现有技术的焊垫再分布后进行的第一种模式失效时间测试的结构示意图；
图2b为现有技术的焊垫再分布后进行的第二种模式失效时间测试的结构示意图；
图3是本发明具体实施方式的形成焊垫再分布的方法的流程图；
图4a～图4i是本发明具体实施例的形成焊垫再分布的方法的剖面结构示意图；
图5a为利用本发明的方法焊垫再分布后的第一种模式的失效时间测试结构示意图；
图5b为利用本发明的方法焊垫再分布后的第二种模式的失效时间测试结构示意图。
具体实施方式
现有技术中，由于在同一铝沉积工艺中需要形成接触焊垫和再分布连线的铝层，导致通孔的开口拐角处的铝层的厚度较薄，即所述接触焊垫和介质层上的再分布连线相接的部分铝层的厚度较薄，在该位置附近出现空隙会很容易导致电迁移问题。
本发明具体实施方式的本发明的形成焊垫再分布的方法，在第二介质层中形成接触焊垫后，再在所述第二介质层和所述接触焊垫的表面形成再分布连线，因此再分布连线在接触焊垫上方的部分高出其他部分或者与其他部分相平(在本发明具体实施例中，在接触焊垫上方的部分高出其他部分)，即增加了接触焊垫和再分布连线相接的部分的金属厚度，这样的形状与现有技术相比，可以减少空隙导致的电迁移问题，延长芯片的使用寿命。
为了使本领域的技术人员可以更好的理解本发明，下面结合附图详细说明本发明的具体实施方式。
图3是本发明具体实施方式的形成焊垫再分布的方法的流程图；参图3，本发明具体实施方式的形成焊垫再分布的方法包括：
步骤S21，提供半导体芯片，所述半导体芯片顶层为焊垫层，所述焊垫层包括第一介质层以及位于所述第一介质层中的焊垫；
步骤S22，形成第二介质层，覆盖所述焊垫层；
步骤S23，在所述第二介质层中形成接触焊垫，所述接触焊垫位于所述焊垫上；
步骤S24，在所述第二介质层和所述接触焊垫的表面形成再分布连线，与所述接触焊垫连接，再分布所述焊垫。
图4a～图4i是本发明具体实施例的形成焊垫再分布的方法的剖面结构示意图，为了使本领域技术人员可以更好的理解本发明具体实施方式的形成焊垫再分布的方法，下面结合具体实施例并结合参考图3和图4a～图4i详细说明本发明具体实施方式的形成焊垫再分布的方法。
结合参考图3和图4a，执行步骤S21，提供半导体芯片30，所述半导体芯片30顶层为焊垫层32，所述焊垫层32包括第一介质层321以及位于所述第一介质层321中的焊垫322。本发明中，半导体芯片30底层为器件层31，在本发明具体实施例中，器件层31包括半导体衬底，以及位于半导体衬底上的器件结构，其中，所述半导体衬底的材料可以为单晶或非晶结构的硅或硅锗；也可以是绝缘体上硅(SOI)；或者还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。半导体衬底上的器件结构可以为半导体技术领域中的各种器件结构，例如可以为存储器结构。在本发明具体实施例中，第一介质层321的材料为二氧化硅，在其他实施例中，第一介质层321的材料可以为本领域技术人员公知的其他材料，例如氟化玻璃、碳氧化硅等。第一介质层321中的焊垫322的材料为铜，在其他实施例中，焊垫322的材料也可以为铝或钨。
结合参考图3和图4b，执行步骤S22，形成第二介质层33，覆盖所述焊垫层32。本发明具体实施例中，第二介质层33的材料为二氧化硅，利用化学气相沉积在焊垫层32的表面沉积二氧化硅形成第二介质层33，也就是说，在第一介质层321和焊垫322组成的表面形成第二介质层33。在本发明其他实施例中，第二介质层33的材料本领域技术人员公知的其他材料，例如氟化玻璃。可以利用化学气相沉积形成其他材料的第二介质层33。
结合参考图3和图4g，执行步骤S23，在所述第二介质层33中形成接触焊垫35，所述接触焊垫35位于所述焊垫322上。本发明具体实施方式中，所述在所述第二介质层33中形成接触焊垫35包括：参考图4c，在所述第二介质层33的表面形成图形化的光刻胶，定义出接触焊垫35的图形；以所述图形化的光刻胶为掩膜，刻蚀所述第二介质层33，形成通孔34，之后灰化去除图形化的光刻胶；参考图4g，在通孔内填充导电材料形成接触焊垫35。在本发明具体实施例中，具体为：
参考图4c，在所述第二介质层33的表面形成图形化的光刻胶，定义出接触焊垫35的图形具体为：利用旋涂光刻胶法，在第二介质层33的表面形成一定厚度的光刻胶，然后，利用曝光、显影工艺图形化所述光刻胶，形成图形化的光刻胶，定义出接触焊垫35的图形。以图形化的光刻胶为掩膜，利用干法刻蚀，例如等离子体干法刻蚀刻蚀第二介质层33，形成通孔34，该通孔34的位置在所述焊垫322上，这样在之后的工艺中，在其内填充导电材料形成接触焊垫时，接触焊垫可以与焊垫322接触导电。之后，灰化去除图形化的光刻胶。
本发明具体实施例中，所述在通孔34内填充导电材料形成接触焊垫35包括：参考图4d，形成导电层35′，覆盖所述第二介质层33并填满所述通孔；参考图4e，在所述导电层35′上形成图形化的光刻胶36，覆盖所述通孔对应的导电层的部分；参考图4f，以所述图形化的光刻胶36为掩膜，刻蚀去除第二介质层33表面的导电材料，形成接触焊垫35，该接触焊垫35位于所述焊垫322上，之后，参考图4g，去除图形化的光刻胶。在本发明具体实施例中，导电层35′的材料为铝，利用物理气相沉积方法，在第二介质层33表面以及通孔34内形成导电材料，并且，导电材料填满通孔34，在本发明其他实施例中，导电层35′的材料也可以为本领域技术人员公知的其他导电材料，例如铜。之后，利用旋涂光刻胶法，在导电层35′的表面形成一定厚度的光刻胶，然后，利用曝光、显影工艺图形化所述光刻胶，形成图形化的光刻胶36，覆盖通孔34上的导电层，也就是在通孔34上的导电层上的光刻胶被保留，其余的光刻胶被显影去除。之后，可以利用图形化的光刻胶36为掩膜，利用刻蚀去除第二介质层33表面的导电材料，形成接触焊垫35，该接触焊垫35位于所述焊垫322上。由于导电层的材料为铝，因此本发明具体实施例中，接触焊垫35的材料为铝。之后，利用灰化方法去除图形化的光刻胶36。
本发明中，接触焊垫的表面与第二介质层的表面相平，或者高于第二介质层的表面，在该具体实施例中，接触焊垫的表面高于第二介质层的表面。
结合参考图3和图4h，执行步骤S24，在所述第二介质层33和所述接触焊垫35的表面形成再分布连线37，与所述接触焊垫35连接，再分布所述焊垫322。本发明具体实施方式中，在所述第二介质层33和所述接触焊垫35的表面形成再分布连线37包括：形成导电层，覆盖所述第二介质层33和所述接触焊垫35；图形化所述导电层，在所述第二介质层33和所述接触焊垫35的表面形成再分布连线37。在本发明具体实施例中，导电层的材料为铝，形成导电层的方法为物理气相沉积；形成导电层后，在导电层的表面形成一定厚度的光刻胶，然后，利用曝光、显影工艺图形化所述光刻胶，形成图形化的光刻胶；接着，以该图形化的光刻胶为掩膜，刻蚀导电层，形成图形化的导电层，即形成再分布连线37，该再分布连线与接触焊垫35连接，因此可以将焊垫322再分布。在本发明具体实施例中，导电层的材料为铝，因此再分布连线的材料为铝。在本发明其他具体实施例中，导电层的材料也可以为其他导电材料，因此再分布连线的材料也可以为其他导电材料，例如铜。
本发明中，由于接触焊垫的表面与第二介质层的表面相平，或者高于第二介质层的表面，这样，再分布连线在接触焊垫上的部分与其他部分相平或者高于其他部分，在该具体实施例中，高于其他部分。
执行完以上的步骤S21～S24之后，即完成了半导体芯片30上的焊垫322的再分布，也就是说，焊垫322通过接触焊垫35和再分布连线37可以与引线框架上的焊垫或者引线电连接。而且，本发明中，先沉积一层导电层，填充通孔并覆盖第二介质层表面，之后去除第二介质层表面的导电层，剩余通孔内的导电材料作为接触焊垫，然后在接触焊垫和第二介质层的表面形成再分布连线，这样形成的再分布连线在接触焊垫上的部分高于其他部分或者与其他部分相平，与现有技术相比可以减少空隙导致的电迁移问题，从而可以提高半导体芯片的使用寿命。
在本发明的其他实施例中，在形成再分布连线后，可以执行步骤S25，参考图4i，形成钝化层40，覆盖所述再分布连线以及所述第二介质层33暴露的表面，以保护再分布连线，之后，可以在钝化层40上形成开口41，所述开口41的位置与焊垫需要再分布的位置相应，也就是说，需要与半导体芯片30封装的引线框架上的焊垫的位置相应。本发明具体实施例中，所述钝化层40为多层结构，包括正硅酸乙酯(TEOS)层和氮化硅层。
图5a为利用本发明的方法焊垫再分布后的第一种模式的失效时间测试结构示意图；图5b为利用本发明的方法焊垫再分布后的第二种模式的失效时间测试结构示意图；由于接触焊垫35高出第二介质层，相应的接触焊垫35上方的再分布连线37的相应部分也高出其他部分的再分布连线，这样再进行失效时间测试时，不论是位于再分布连线37右上方的空隙还是位于接触焊垫35的空隙，与现有技术相比，在失效时间测试时，随着电子的移动(图中箭头所指方向)，空隙42、43向周围长大时，均不容易堵塞电流的通路，因此可以减少电迁移现象，延长器件的使用寿命。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种形成焊垫再分布的方法，其特征在于，包括：
提供半导体芯片，所述半导体芯片顶层为焊垫层，所述焊垫层包括第一介质层以及位于所述第一介质层中的焊垫；
形成第二介质层，覆盖所述焊垫层；
在所述第二介质层中形成接触焊垫，所述接触焊垫位于所述焊垫上；
在所述第二介质层和所述接触焊垫的表面形成再分布连线，与所述接触焊垫连接，再分布所述焊垫。
2.如权利要求1所述的形成焊垫再分布的方法，其特征在于，还包括：形成钝化层，覆盖所述再分布连线以及所述第二介质层暴露出的部分。
3.如权利要求1所述的形成焊垫再分布的方法，其特征在于，所述接触焊垫的表面高出所述第二介质层的表面。
4.如权利要求1所述的形成焊垫再分布的方法，其特征在于，所述在所述第二介质层中形成接触焊垫包括：
在所述第二介质层的表面形成图形化的光刻胶，定义出接触焊垫的图形；
以所述图形化的光刻胶为掩膜，刻蚀所述第二介质层，形成通孔；
在通孔内填充导电材料形成接触焊垫；
去除图形化的光刻胶。
5.如权利要求4所述的形成焊垫再分布的方法，其特征在于，所述在通孔内填充导电材料形成接触焊垫包括：
形成导电层，覆盖所述第二介质层并填满所述通孔；
在所述导电层上形成图形化的光刻胶，覆盖所述通孔对应的所述导电层的位置；
以所述图形化的光刻胶为掩膜，刻蚀去除第二介质层表面的导电材料，形成接触焊垫；
去除所述图形化的光刻胶。
6.如权利要求1～5任一项所述的形成焊垫再分布的方法，其特征在于，所述接触焊垫的材料为铝。
7.如权利要求1所述的形成焊垫再分布的方法，其特征在于，在所述第二介质层和所述接触焊垫的表面形成再分布连线包括：
形成导电层，覆盖所述第二介质层和所述接触焊垫；
图形化所述导电层，在所述第二介质层和所述接触焊垫的表面形成再分布连线。
8.如权利要求1或7所述的形成焊垫再分布的方法，其特征在于，所述再分布连线的材料为铝。
9.如权利要求1所述的形成焊垫再分布的方法，其特征在于，所述焊垫的材料为铜或铝。
10.如权利要求2所述的形成焊垫再分布的方法，其特征在于，还包括：在所述钝化层中形成开口，所述开口的位置与所述焊垫再分布的位置相应。
CN201010594916.6A 2010-12-17 2010-12-17 形成焊垫再分布的方法 Active CN102543776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010594916.6A CN102543776B (zh) 2010-12-17 2010-12-17 形成焊垫再分布的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010594916.6A CN102543776B (zh) 2010-12-17 2010-12-17 形成焊垫再分布的方法

Publications (2)

Publication Number Publication Date
CN102543776A CN102543776A (zh) 2012-07-04
CN102543776B true CN102543776B (zh) 2014-04-02

Family

ID=46350347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010594916.6A Active CN102543776B (zh) 2010-12-17 2010-12-17 形成焊垫再分布的方法

Country Status (1)

Country Link
CN (1) CN102543776B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632917A (zh) * 2014-10-29 2016-06-01 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105712289B (zh) * 2014-12-04 2017-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107919342B (zh) * 2016-10-09 2020-12-04 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050668A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 소자분리막의 형성 방법
KR20090022325A (ko) * 2007-08-30 2009-03-04 주식회사 동부하이텍 반도체 소자의 본딩 패드 및 그의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003123208A (ja) * 2001-10-04 2003-04-25 Alps Electric Co Ltd 薄膜素子の端子電極及びその製造方法と薄膜磁気ヘッド
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050668A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 소자분리막의 형성 방법
KR20090022325A (ko) * 2007-08-30 2009-03-04 주식회사 동부하이텍 반도체 소자의 본딩 패드 및 그의 제조 방법

Also Published As

Publication number Publication date
CN102543776A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN101483162B (zh) 半导体装置及其制造方法
KR101896517B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
TWI436463B (zh) 半導體封裝結構及其製造方法
US8008779B2 (en) Semiconductor device and semiconductor device manufacturing method
CN102347298A (zh) 基板上的凸块结构与其形成方法
CN104979334A (zh) 半导体器件及方法
CN103035604B (zh) 一种倒装芯片封装结构及其制作工艺
JP2009272490A (ja) 半導体装置および半導体装置の製造方法
CN102496606A (zh) 一种高可靠圆片级柱状凸点封装结构
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
CN102543776B (zh) 形成焊垫再分布的方法
JP2009152503A (ja) 半導体装置及びその製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
CN102543782B (zh) 转接封装结构及其形成方法
CN103633038A (zh) 封装结构及其形成方法
KR20140140390A (ko) 관통전극을 갖는 반도체 소자의 제조방법
CN103489842B (zh) 半导体封装结构
JP2009200361A (ja) 半導体装置の製造方法
CN103531487B (zh) 半导体封装结构的形成方法
CN103489804B (zh) 半导体封装结构的形成方法
US9257369B2 (en) Semiconductor device having a base film and manufacturing method for same
US20220344291A1 (en) Bond pad structure coupled to multiple interconnect conductive\ structures through trench in substrate
CN103377990A (zh) 硅通孔结构
CN103378030B (zh) 硅通孔结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121107

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant